KR100243336B1

KR100243336B1 - Differential amplifier

Info

Publication number: KR100243336B1
Application number: KR1019970062081A
Authority: KR
Inventors: 박낙규
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-11-21
Filing date: 1997-11-21
Publication date: 2000-02-01
Also published as: KR19990041487A

Abstract

본 발명은 차동 증폭기에 관한 것으로, 특히 커런트 싱크를 다이오드 커넥션 형태로 구성하여 활성전류의 크기를 제어하고, 또다른 커런트 미러를 추가하여 전류의 진폭을 안정화시켜 저전류 소모 및 증폭률을 향상시킨 것이다.The present invention relates to a differential amplifier. In particular, the current sink is configured in the form of a diode connection to control the magnitude of the active current, and another current mirror is added to stabilize the current amplitude to improve low current consumption and amplification rate.

Description

Differential amplifier

본 발명은 디램의 차동 증폭기에 관한 것으로, 특히 정상동작시 활성전류를 최소화하고 전압이득을 향상시키기 위한 차동 증폭기에 관한 것이다.The present invention relates to a differential amplifier of a DRAM, and more particularly, to a differential amplifier for minimizing active current and improving voltage gain during normal operation.

일반적으로 차동 증폭기의 전압이득은 입력전압차에 대한 출력전압차의 비율로 나타내며, 입력단 전압차가 최소 몇 V 이상에서만 정상동작을 수행하게 된다.In general, the voltage gain of the differential amplifier is expressed as the ratio of the output voltage difference to the input voltage difference, and normal operation is performed only when the input terminal voltage difference is at least several V or more.

이러한 차동 증폭기의 정상동작시 흐르는 활성전류가 적을수록 저전력화 되어가는 디램에 도움이 된다.The less active current flows during normal operation of the differential amplifier, the lower the power consumption of the DRAM.

도 1은 종래에 사용되고 있는 차동 증폭기의 한 예를 나타낸 것으로, 입력단으로 전원전압을 수신하여 제1 노드(N1)와 제2 노드(N2)로 서로 다른 크기의 전류를 출력하는 커런트 미러(200)와, 게이트로 바이어스 전압(BIAS) 발생기에서 출력되는 바이어스 전압(BIAS)을 수신하고 상기 커런트 미러(200) 제1 노드(N1)와 접지전압 단자(Vss) 사이에 연결된 커런트 싱크(100)와, 상기 커런트 미러(200) 제2 노드(N2)와 제3 노드(N3)사이에 연결되고 두 입력전압의 전압차를 증폭하여 출력전압을 발생하는 증폭회로(300)와, 게이트가 드레인 단자에 연결되어 상기 제3 노드에 접속되고 소오스 단자가 접지전압 단자(Vss)에 연결된 제4 엔모스형 다이오드를 포함하여 구성되어 있다.1 illustrates an example of a conventional differential amplifier, and includes a current mirror 200 that receives a power supply voltage at an input terminal and outputs a current having different magnitudes to a first node N1 and a second node N2. A current sink 100 receiving a bias voltage BIAS output from a bias voltage generator as a gate and connected between the current mirror 200, the first node N1, and a ground voltage terminal Vss; An amplification circuit 300 connected between the current mirror 200 and a second node N2 and a third node N3 and amplifying a voltage difference between two input voltages to generate an output voltage, and a gate connected to a drain terminal. And a fourth NMOS type diode connected to the third node and having a source terminal connected to the ground voltage terminal Vss.

상기 커런트 싱크(100)는 제1 엔모스형 트랜지스터(MN1)를 포함하여 구성되어 있다.The current sink 100 includes a first NMOS transistor MN1.

상기 커런트 미러(200)는 게이트가 서로 접속되어 상기 제1 노드(N1)에 연결되는 제1 피모스형 트랜지스터(MP1)와 제2 피모스형 트랜지스터(MP2)를 포함하여 구성되어 있다.The current mirror 200 includes a first PMOS transistor MP1 and a second PMOS transistor MP2 having gates connected to each other and connected to the first node N1.

상기 증폭회로(300)는 게이트로 입력전압을 받아들이고 상기 제2 노드(N2)와 출력단 사이에 연결되는 제3 피모스형 트랜지스터(MP3), 제4 피모스형 트랜지스터(MP4)와 게이트가 출력단에 연결되고 출력단과 제3 노드(N3)사이에 연결되는 제2 엔모스형 트랜지스터(MN2), 제3 엔모스형 트랜지스터(MN3)를 포함하여 구성되어 있다.The amplifier circuit 300 receives an input voltage as a gate and connects a third PMOS transistor MP3, a fourth PMOS transistor MP4 and a gate connected to an output terminal between the second node N2 and an output terminal. The second NMOS transistor MN2 and the third NMOS transistor MN3 connected between the output terminal and the third node N3 are configured.

상기한 바와 같은 종래 차동 증폭기의 동작을 살펴보면, 바이어스 전압(BIAS) 발생기에 의해 일정한 바이어스 전압(BIAS)을 인가받는 커런트 싱크(100)의 면적을 조절하여 일정한 전류를 흐르게 한다.Looking at the operation of the conventional differential amplifier as described above, by adjusting the area of the current sink 100 is applied a constant bias voltage (BIAS) by a bias voltage (BIAS) generator to flow a constant current.

커런트 미러(200)의 동일한 게이트 입력을 갖는 제1 피모스형 트랜지스터(MP1)와 제2 피모스형 트랜지스터(MP2)의 크기 비율에 의해 차동 증폭기의 활성전류를 제어한다.The active current of the differential amplifier is controlled by the size ratio of the first PMOS transistor MP1 and the second PMOS transistor MP2 having the same gate input of the current mirror 200.

일반적으로 정상동작시 차동 증폭기의 최소 입력전압차는 커런트 미러(200)와 커런트 싱크(100)와 같은 제어회로가 없는 경우 0.23V이고 전압이득은 7.3V 정도이다.In general, the minimum input voltage difference of the differential amplifier during normal operation is 0.23V without a control circuit such as the current mirror 200 and the current sink 100, and the voltage gain is about 7.3V.

반면에 커런트 미러(200)와 커런트 싱크(100)와 같은 제어회로가 존재하는 경우에는 최소 활성전류가 311㎁, 최소 입력전압차가 0.23V, 전압이득이 4.96 정도이다.On the other hand, when there are control circuits such as the current mirror 200 and the current sink 100, the minimum active current is 311 mA, the minimum input voltage difference is 0.23V, and the voltage gain is about 4.96.

일반적으로 차동 증폭기는 최소의 활성전류, 최소 입력전압차로 최대의 전압이득을 얻기 위한 것으로, 상기에서 커런트 미러(200)와 커런트 싱크(100)와 같은 제어회로가 없는 경우가 있는 경우보다 전압이득에 있어서 보다 양호하다.In general, the differential amplifier is to obtain the maximum voltage gain with the minimum active current and the minimum input voltage difference, and the voltage gain is higher than the case where there is no control circuit such as the current mirror 200 and the current sink 100. It is better.

하지만, 상기와 같은 제어회로가 존재하지 않는 경우 흐르는 활성전류가 불안정하게 되기 때문에 제어회로를 부착하여야 한다.However, when the control circuit as described above does not exist, the active current flowing becomes unstable, so a control circuit should be attached.

이와 같이, 종래 차동 증폭기에 있어서는 도 3에 도시된 바와 같이 증폭회로(300)에 흐르는 활성전류의 진폭이 심해지며, 도 5에 도시된 바와 같이 최소 입력전압차에 대한 전압이득이 작다는 단점이 있으며 또한 커런트 싱크(100)로 가해지는 일정한 바이어스 전압(BIAS)을 발생시키기 위한 바이어스 전압(BIAS) 발생회로가 필요하기 때문에 레이아웃 면적이 증가하는 문제점이 있다.As described above, in the conventional differential amplifier, as shown in FIG. 3, the amplitude of the active current flowing through the amplification circuit 300 is increased, and as shown in FIG. 5, the voltage gain for the minimum input voltage difference is small. In addition, since a bias voltage (BIAS) generation circuit is required to generate a constant bias voltage (BIAS) applied to the current sink 100, the layout area is increased.

이에 본 발명은 상기한 바와 같은 종래의 제 문제점들을 해소시키기 위하여 창안된 것으로, 커런트 싱크용으로 사용되는 엔모스형 트랜지스터와 피모스형 트랜지스터의 게이트 단자를 드레인에 연결시켜 직렬접속하고 전원단과 접지단에 2개의 커런트 미러를 부착하므로서 활성전류를 최소화하고 최소 입력전압차에 의한 전압이득을 극대화시키기 위한 차동 증폭기를 제공함에 그 목적이 있다.Therefore, the present invention was devised to solve the above-mentioned problems, and connected in series by connecting the gate terminals of the NMOS transistor and the PMOS transistor used for the current sink to the drain, and the power terminal and the ground terminal. The purpose is to provide a differential amplifier for minimizing active current and maximizing voltage gain due to minimum input voltage difference by attaching two current mirrors to the current mirror.

도 1은 종래기술에 따른 차동 증폭기의 한 예를 나타낸 회로도.1 is a circuit diagram showing an example of a differential amplifier according to the prior art.

도 2는 본 발명의 일 실시예에 따른 차동 증폭기의 한 예를 나타낸 회로도.2 is a circuit diagram illustrating an example of a differential amplifier according to an embodiment of the present invention.

도 3은 상기 도 1의 차동 증폭기에 흐르는 활성전류의 특성을 보여주는 시뮬레이션도.3 is a simulation diagram showing a characteristic of an active current flowing in the differential amplifier of FIG.

도 4는 상기 도 2의 차동 증폭기에 흐르는 활성전류의 특성을 보여주는 시뮬레이션도.4 is a simulation diagram showing a characteristic of an active current flowing in the differential amplifier of FIG.

도 5는 상기 도 1의 차동 증폭기에 대한 전압특성을 보여주는 시뮬레이션도.FIG. 5 is a simulation diagram illustrating voltage characteristics of the differential amplifier of FIG. 1. FIG.

도 6은 상기 도 2의 차동 증폭기에 대한 전압특성을 보여주는 시뮬레이션도.FIG. 6 is a simulation diagram illustrating voltage characteristics of the differential amplifier of FIG. 2. FIG.

〈도면의주요부분에대한부호의설명〉〈Description of the symbols for the main parts of the drawings〉

100 : 커런트 싱크 200 : 커런트 미러100: current sink 200: current mirror

300 : 증폭회로 110 : 커런트 싱크300: amplification circuit 110: current sink

210 : 제1 커런트 미러 220 : 제2 커런트 미러210: first current mirror 220: second current mirror

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 입력되는 전원전압에 의해 활성전류를 출력하는 제1 커런트 미러와;The present invention for achieving the above object, the first current mirror for outputting an active current by the input power supply voltage;

상기 제1 커런트 미러의 공통 게이트 단자에 연결되어 상기 활성전류를 제어하기 위한 커런트 싱크와;A current sink connected to the common gate terminal of the first current mirror to control the active current;

상기 제1 커런트 미러의 활성전류에 의해 동작하여 입력전압을 증폭하는 증폭수단과;Amplifying means for amplifying an input voltage by operating by an active current of the first current mirror;

상기 커런트 싱크 출력단 및 증폭수단의 출력단과 접지전압 단자 사이에 연결되어 상기 활성전류를 안정화시키는 제2 커런트 미러를 포함하여 구성함을 특징으로 한다.And a second current mirror connected between the current sink output terminal and the output terminal of the amplifying means and the ground voltage terminal to stabilize the active current.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 차동 증폭기를 나타낸 것으로, 입력되는 전원전압에 의해 동작하여 제1 노드(N1)와 제3 노드(N3)로 모스 트랜지스터의 사이즈 차에 의한 전류를 출력하는 제1 커런트 미러(210)와, 상기 제1 커런트 미러(210) 제1 노드(N1)와 제2 노드(N2)(N2)사이에 연결되어 상기 제1 노드(N1)에서 제2 노드(N2)로 흐르는 전류량을 제어하기 위한 커런트 싱크(110)와, 상기 제1 커런트 미러(210) 제3 노드(N3)와 제4 노드(N4)사이에 연결되어 전압을 증폭하는 증폭회로(300)와, 상기 제2 노드(N2)와 제4 노드(N4)로부터 입력되는 전류를 접지전압 단자(Vss)로 전달하는 제2 커런트 미러(220)를 포함하여 구성한다.2 illustrates a differential amplifier according to an embodiment of the present invention, which operates by an input power supply voltage to output current due to a difference in size of a MOS transistor to a first node N1 and a third node N3. The first current mirror 210 and the first current mirror 210 are connected between the first node N1 and the second node N2 and N2 to the second node N2 at the first node N1. A current sink 110 for controlling an amount of current flowing through the second current, an amplification circuit 300 connected between the first current mirror 210, the third node N3, and the fourth node N4 to amplify a voltage; And a second current mirror 220 transferring current input from the second node N2 and the fourth node N4 to the ground voltage terminal Vss.

상기 제1 커런트 미러(210)는 게이트가 제1 노드(N1)에 상호 접속되고 전원전압 단자(Vcc)와 제1 노드(N1)(N1)사이에 연결된 제1 피모스형 트랜지스터(MP1)와 전원전압 단자(Vcc)와 제3 노드(N3)사이에 연결된 제2 피모스형 트랜지스터(MP2)를 포함하여 구성한다.The first current mirror 210 may include a first PMOS transistor MP1 having a gate connected to the first node N1 and connected between a power supply voltage terminal Vcc and the first node N1 and N1. The second PMOS transistor MP2 is connected between the power supply voltage terminal Vcc and the third node N3.

상기 커런트 싱크(110)는 소오스 단자가 상기 제1 노드(N1)에 연결되고 게이트 단자가 드레인 단자와 접속되는 제3 피모스형 트랜지스터(MP3)와, 게이트 단자가 드레인 단자에 접속되어 상기 제3 피모스형 트랜지스터(MP3) 드레인 단자에 연결되고 소오스 단자가 제2 노드(N2)에 연결되는 제1 엔모스형 트랜지스터(MN1)를 포함하여 구성한다.The current sink 110 includes a third PMOS transistor MP3 having a source terminal connected to the first node N1, a gate terminal connected to a drain terminal, and a gate terminal connected to a drain terminal, wherein the third PMOS transistor MP3 is connected to the drain terminal. The PMOS transistor MP3 includes a first NMOS transistor MN1 connected to a drain terminal and a source terminal connected to a second node N2.

상기 증폭회로(300)는 게이트로 입력전압(/IN)을 수신하고 상기 제3 노드(N3)와 출력단(/OUT) 사이에 연결된 제4 피모스형 트랜지스터(MP4)와, 게이트로 입력전압(IN)을 수신하고 상기 제3 노드(N3)와 출력단(OUT) 사이에 연결되는 제5 피모스형 트랜지스터(MP5)와, 게이트가 상기 출력단(OUT)에 연결되고 상기 출력단(/OUT)과 제4 노드(N4)사이에 연결되는 제2 엔모스형 트랜지스터(MN2)와, 게이트가 상기 출력단(/OUT)에 연결되고 상기 출력단(OUT)과 제4 노드(N4)사이에 연결되는 제3 엔모스형 트랜지스터(MN3)를 포함하여 구성한다.The amplifier circuit 300 receives an input voltage / IN through a gate and is connected to the fourth PMOS transistor MP4 connected between the third node N3 and the output terminal / OUT, and an input voltage through the gate. A fifth PMOS transistor MP5 connected to the third node N3 and the output terminal OUT, and a gate connected to the output terminal OUT, and receiving the IN; A second NMOS transistor MN2 connected between the four nodes N4, and a third yen connected to the output terminal / OUT and a gate connected between the output terminal OUT and the fourth node N4. It comprises a MOS transistor MN3.

상기 제2 커런트 미러(220)는 게이트가 상호 접속되어 상기 제2 노드(N2)에 연결되고 드레인 단자가 상기 제2 노드(N2)에 연결되며 소오스 단자가 접지전압 단자(Vss)에 연결되는 제5 엔모스형 트랜지스터(MN5)와 드레인 단자가 상기 제4 노드(N4)에 연결되고 소오스 단자가 접지전압 단자(Vss)에 연결되는 제4 엔모스형 트랜지스터(MN4)를 포함하여 구성한다.Gates of the second current mirror 220 may be connected to the second node N2, the drain terminal may be connected to the second node N2, and the source terminal may be connected to the ground voltage terminal Vss. The fourth NMOS transistor MN5 and the drain terminal are connected to the fourth node N4 and the source terminal is connected to the ground voltage terminal Vss.

여기서, 제1 피모스형 트랜지스터(MP1)의 사이즈를 제2 피모스형 트랜지스터(MP2)의 사이즈 보다 4배이다.Here, the size of the first PMOS transistor MP1 is four times the size of the second PMOS transistor MP2.

커런트 싱크(110)의 제3 피모스형 트랜지스터(MP3)의 사이즈는 제3 엔모스형 트랜지스터(MN3) 사이즈의 2배이다.The size of the third PMOS transistor MP3 of the current sink 110 is twice the size of the third NMOS transistor MN3.

증폭회로(300)의 제4 피모스형 트랜지스터(MP4)와 제5 피모스형 트랜지스터(MP5)의 사이즈는 제2, 제3 엔모스형 트랜지스터(MN3) 사이즈의 2배이다.The size of the fourth PMOS transistor MP4 and the fifth PMOS transistor MP5 of the amplifier circuit 300 is twice the size of the second and third NMOS transistors MN3.

제2 커런트 미러(220)의 제5 엔모스형 트랜지스터(MN5)의 사이즈는 제4 엔모스형 트랜지스터(MN4) 사이즈의 4배이다.The size of the fifth NMOS transistor MN5 of the second current mirror 220 is four times the size of the fourth NMOS transistor MN4.

이와 같이 본 발명은 커런트 싱크(110)를 바이어스 전압(BIAS) 발생회로가 필요없는 다이오드 커넥션 형태의 정전압원으로 대체하여 제1 커런트 미러(210)의 피모스 게이트 전압을 커런트 싱크(110)의 피모스와 엔모스의 임계전압 만큼 감소시키고, 상기 커런트 싱크(110)의 폭의 크기를 조절하여 차동 증폭기의 활성전류를 1㎂ 이하로 감소시켰다.As such, the present invention replaces the current sink 110 with a constant voltage source in the form of a diode connection that does not require a bias voltage (BIAS) generation circuit, thereby replacing the PMOS gate voltage of the first current mirror 210 with the coat of the current sink 110. By reducing the threshold voltage of Swa NMOS, and controlling the magnitude of the width of the current sink 110 to reduce the active current of the differential amplifier to less than 1mA.

따라서, 본 발명은 최소전류가 303㎁로서 도 6에 도시된 바와 같이 최소 입력전압 단자의 전압차가 0.16V이며 전압이득은 13.6 정도로 종래의 기술과 비교하여 전류, 입력전압 및 전압이득이 개선되었다.Accordingly, in the present invention, the minimum current is 303 mA, and as shown in FIG. 6, the voltage difference between the minimum input voltage terminal is 0.16V and the voltage gain is about 13.6. Thus, the current, the input voltage and the voltage gain are improved.

또한, 커런트 미러의 균형적 배치로 차동 증폭기의 전류진폭이 도 4에 도시된 바와 같이 줄어들었음을 알 수 있다.In addition, it can be seen that the current amplitude of the differential amplifier is reduced as shown in FIG. 4 due to the balanced arrangement of the current mirrors.

아울러, 본 발명과 같이 바이어스 전압(BIAS) 발생회로에 의한 커런트 싱크(110)의 전류조절을 도 2에 나타낸 바와 같이 커런트 싱크(110)의 피모스와 엔모스의 사이즈 폭의 크기에 의해 조절하므로서 상대적으로 레이아웃의 면적이 줄어드는 잇점이 있다.In addition, as shown in FIG. 2, the current adjustment of the current sink 110 by the bias voltage generation circuit is controlled by the size of the size width of the PMOS and the NMOS of the current sink 110 as shown in FIG. 2. This has the advantage of reducing the layout area.

이상과 같이 본 발명에서는 일정 바이어스 전압(BIAS)을 수신하여 커런트 미러의 전류를 조절하는 종래와는 달리 커런트 싱크(110)부분의 피모스와 엔모스의 게이트 단자를 드레인 단자에 접속하여 다이오드 커넥션 형태로 구현하여 전류를 제어하고 접지단에 또다른 커런트 미러를 부착하여 전류를 안정화시키므로서 전류의 진폭을 줄이고 전압이득을 극대화하였다.As described above, unlike the conventional method of controlling the current of the current mirror by receiving a constant bias voltage BIAS, the gate terminal of the PMOS and NMOS of the current sink 110 is connected to the drain terminal in the form of a diode connection. By controlling the current and attaching another current mirror to the ground terminal to stabilize the current, the current amplitude is reduced and the voltage gain is maximized.

이상에서 상세히 설명한 바와 같이 본 발명은, 라스 인에이블 상태를 기억하고, 기억된 신호에 의해 동작하는 스위칭 구조를 사용하므로서 비액티브 명령을 제어하여 컬럼 액티브 동작이 이루어질 수 없도록하므로서 비액티브 명령에 의한 소자의 오동작을 제거하고, 소자의 신뢰성을 증진시킴과 동시에 전력소모를 줄일 수 있어 제품 성능을 향상시키는 효과가 있다.As described in detail above, the present invention uses a switching structure that stores a las enabled state and operates by a stored signal, thereby controlling the inactive command so that the column active operation cannot be performed. Eliminates malfunctions, improves device reliability, and reduces power consumption, improving product performance.

아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.In addition, the preferred embodiment of the present invention for the purpose of illustration and those skilled in the art will be possible to various modifications, changes, substitutions and additions through the spirit and scope of the present invention disclosed in the appended claims.

Claims

A first current mirror configured to output an active current by an input power supply voltage;

A current sink connected to the common gate terminal of the first current mirror to control the active current;

Amplifying means for amplifying an input voltage by operating by an active current of the first current mirror;

And a second current mirror connected between the current sink output terminal and the output terminal of the amplifying means to stabilize the active current.

The method of claim 1,

The current sink;

A differential amplifier comprising a diode connection to control the magnitude of the active current using a MOS transistor.

The method of claim 1,

The second current mirror;

A differential amplifier comprising MOS transistors of different size ratios.