JP3422706B2 - Startup circuit of reference voltage generator - Google Patents

Startup circuit of reference voltage generator

Info

Publication number
JP3422706B2
JP3422706B2 JP35557398A JP35557398A JP3422706B2 JP 3422706 B2 JP3422706 B2 JP 3422706B2 JP 35557398 A JP35557398 A JP 35557398A JP 35557398 A JP35557398 A JP 35557398A JP 3422706 B2 JP3422706 B2 JP 3422706B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
current
output
voltage generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35557398A
Other languages
Japanese (ja)
Other versions
JP2000181554A (en
Inventor
勝治 里見
史朗 崎山
雅善 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35557398A priority Critical patent/JP3422706B2/en
Publication of JP2000181554A publication Critical patent/JP2000181554A/en
Application granted granted Critical
Publication of JP3422706B2 publication Critical patent/JP3422706B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、供給される電源電
圧や温度の変動の大きな影響を受けないで、一定のDC電
位を出力する基準電圧発生回路において、その安定動作
を補償するスタートアップ回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a start-up circuit for compensating a stable operation of a reference voltage generating circuit which outputs a constant DC potential without being greatly affected by fluctuations in a supplied power supply voltage or temperature. It is a thing.

【0002】[0002]

【従来の技術】一定のDC電位を発生する基準電圧発生回
路は、安定した特性を実現するために様々な半導体回路
装置、とりわけアナログ回路によく用いられる。その中
でも図5に示すフィードバック制御されたバンドギャッ
プ基準電圧発生回路は、電源電圧の変動や温度による出
力DC電位の変動を抑えることができ、良好な基準電圧を
得られることが知られている。
2. Description of the Related Art A reference voltage generating circuit for generating a constant DC potential is often used in various semiconductor circuit devices, particularly analog circuits, in order to realize stable characteristics. Among them, it is known that the feedback-controlled bandgap reference voltage generating circuit shown in FIG. 5 can suppress the fluctuation of the power supply voltage and the fluctuation of the output DC potential due to the temperature, and can obtain a good reference voltage.

【0003】このバンドギャップ基準電圧発生回路は、
フィードバック制御によって所要のDC電位が得られる正
常動作安定点と、所要の電位よりも低いDC電位を出力す
る異常動作点を持つ。このためこうした基準電圧発生回
路では、異常動作点を示す出力電位となった際に動作点
を正常に戻すための回路を別途設けている。この回路
は、電源投入の直後に入りやすい異常動作点を回避する
役割を持つことからスタートアップ回路と呼ばれてい
る。
This bandgap reference voltage generating circuit is
It has a normal operation stable point where a required DC potential is obtained by feedback control and an abnormal operation point where a DC potential lower than the required potential is output. Therefore, in such a reference voltage generating circuit, a circuit for returning the operating point to a normal state when the output potential indicating the abnormal operating point is provided is separately provided. This circuit is called a start-up circuit because it has a role of avoiding an abnormal operating point that tends to occur immediately after the power is turned on.

【0004】以下に図5を用いて、バンドギャップ基準
電圧発生回路と、従来のスタートアップ回路の動作につ
いて説明する。
The operation of the bandgap reference voltage generating circuit and the conventional start-up circuit will be described below with reference to FIG.

【0005】図5において、カレントミラー回路110
とカレントミラー回路110の電流を決めるNchMOSトラ
ンジスタ113から電流源が構成されており、NchMOSト
ランジスタ113によって決まる電流値に対してPchMOS
トランジスタ112とPchMOSトランジスタ111とのト
ランジスタサイズ比に比例した一定電流を、第1の電圧
発生回路210と第2の電圧発生回路220に供給する
構成となっている。
In FIG. 5, the current mirror circuit 110 is shown.
And a current source composed of an NchMOS transistor 113 that determines the current of the current mirror circuit 110, and a PchMOS for the current value determined by the NchMOS transistor 113.
A constant current proportional to the transistor size ratio between the transistor 112 and the PchMOS transistor 111 is supplied to the first voltage generating circuit 210 and the second voltage generating circuit 220.

【0006】第1の電圧発生回路210は基準電圧発生
端子230に一端が接続された抵抗素子211と、抵抗
素子211の他端とGND との間に介設されたダイオード
素子213からなり、抵抗素子211とダイオード素子
213の接続部を出力端子214としている。第2の電
圧発生回路220は基準電圧発生端子230に一端が接
続された抵抗素子221と、抵抗素子211の他端と一
端を接続された抵抗素子222と、この抵抗素子222
の他端とGND との間に介設されたダイオード素子213
のn倍の素子サイズを有するダイオード素子223から
なり、抵抗素子221と222の間の接続点を出力端子
224としている。
The first voltage generating circuit 210 comprises a resistance element 211, one end of which is connected to a reference voltage generating terminal 230, and a diode element 213, which is interposed between the other end of the resistance element 211 and GND. The connecting portion between the element 211 and the diode element 213 is used as the output terminal 214. The second voltage generation circuit 220 has a resistance element 221 having one end connected to the reference voltage generation terminal 230, a resistance element 222 having one end connected to the other end of the resistance element 211, and the resistance element 222.
Element 213 interposed between the other end of the and GND
The diode element 223 has an element size n times larger than the above, and the connection point between the resistance elements 221 and 222 is used as the output terminal 224.

【0007】330は差動増幅回路を示しており、PchM
OSトランジスタによる定電流源331と、この定電流源
331から電流を供給され差動入力信号を増幅するPchM
OSトランジスタ332、333と、このPchMOSトランジ
スタから増幅差動信号が入力されこの入力信号に応じた
電流を引き抜くNchMOSトランジスタ334、335から
なるカレントミラー回路とを備えている。PchMOSトラン
ジスタ332、333のゲート入力はそれぞれ第2、第
1の電圧発生回路220、210の出力信号を受けて差
動増幅し、出力端子336に増幅信号を出力する構成と
なっている。
Reference numeral 330 denotes a differential amplifier circuit, which is PchM
A constant current source 331 formed by an OS transistor and PchM that is supplied with current from the constant current source 331 and amplifies a differential input signal
It is provided with OS transistors 332 and 333, and a current mirror circuit composed of NchMOS transistors 334 and 335 which receives an amplified differential signal from the PchMOS transistor and extracts a current corresponding to the input signal. The gate inputs of the PchMOS transistors 332 and 333 receive the output signals of the second and first voltage generation circuits 220 and 210, respectively, and differentially amplify the signals, and output the amplified signals to the output terminal 336.

【0008】340は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源341と、定電流源341からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ342からなる。反転増幅回路340は差
動増幅回路330からの信号を受けて、反転増幅信号を
出力端子343に出力する。この反転増幅回路340の
出力端子343は、カレントミラー回路110の電流を
決めるNchMOSトランジスタ113のゲート入力に接続さ
れている。
Reference numeral 340 denotes an inverting amplifier circuit, which is a PchMOS transistor constant current source 341 and an NchMOS which receives a current from the constant current source 341 and inverts and amplifies a signal from a gate input.
It is composed of a transistor 342. The inverting amplifier circuit 340 receives the signal from the differential amplifier circuit 330 and outputs the inverted amplifier signal to the output terminal 343. The output terminal 343 of the inverting amplifier circuit 340 is connected to the gate input of the NchMOS transistor 113 that determines the current of the current mirror circuit 110.

【0009】121はPchMOSトランジスタの電流源であ
り、差動増幅回路330の定電流源331及び反転増幅
回路340の定電流源341とゲート入力ノードを共有
しカレントミラー回路を構成している。各電流源は負荷
回路240の抵抗素子241によって決まる電流を基準
に、電流源121のトランジスタサイズに対する定電流
源331、341のトランジスタサイズに比例した電流
をそれぞれ流す構成としている。
Reference numeral 121 denotes a PchMOS transistor current source, which shares a gate input node with the constant current source 331 of the differential amplifier circuit 330 and the constant current source 341 of the inverting amplifier circuit 340 to form a current mirror circuit. Each current source is configured so that a current proportional to the transistor size of the constant current sources 331 and 341 with respect to the transistor size of the current source 121 flows based on the current determined by the resistance element 241 of the load circuit 240.

【0010】400はスタートアップ回路であり、イン
バータ回路370と制御回路420からなる。インバー
タ回路370はPchMOSトランジスタ371とNchMOSトラ
ンジスタ372からなり、基準電圧発生端子230を入
力とし、出力373は制御回路420の入力へ接続され
ている。制御回路420は制御入力信号を反転するイン
バータ回路422とこのインバータ回路出力がゲート入
力に接続されたPchMOSスイッチ421からなり、出力は
NchMOSトランジスタ113のゲート入力に接続されてい
る。
A start-up circuit 400 is composed of an inverter circuit 370 and a control circuit 420. The inverter circuit 370 includes a PchMOS transistor 371 and an NchMOS transistor 372, receives the reference voltage generation terminal 230 as an input, and an output 373 is connected to an input of the control circuit 420. The control circuit 420 includes an inverter circuit 422 that inverts the control input signal and a PchMOS switch 421 whose output is connected to the gate input.
It is connected to the gate input of the NchMOS transistor 113.

【0011】このような回路構成での第1及び第2の電
圧発生回路210、220の動作を図3を用いて説明す
る。図3の横軸は基準電圧発生端子230の電圧Voutを
示し、縦軸は第1及び第2の電圧発生回路の出力21
4、224の電圧V1、V2を示している。基準電圧発
生端子230の電位を0Vより上げていくと、0.7V
近傍まではダイオード素子のオン抵抗は大きくいわゆる
オフ状態であり、第1および第2の電圧発生回路21
0、220ともにほぼ基準電圧発生端子230と同じ電
圧を出力する。基準電圧出力の電圧Voutが0.7Vを超
えるとダイオード素子213がオンして電流が流れ、
0.7V以上の基準電圧出力の電圧は抵抗素子211に
かかり、第1の電圧発生回路210の出力Q1はほぼ
0.7Vの一定電圧となる。第2の電圧発生回路220
はダイオード素子223がダイオード素子213のn倍
と大きいため第1の電圧発生回路210のダイオード素
子213よりも小さい基準電圧出力でオンしはじめて電
流が流れ、0.7V以上の基準電圧出力の電圧は抵抗素
子221と222にかかり、出力電圧Q2はこの2つの
抵抗素子221、222の抵抗値に応じて分圧されて抵
抗素子222にかかる電圧とダイオード素子223のオ
ン電圧を加えた出力電圧となる。図3に示す通り、0.
7V以上の基準電圧出力で第1と第2の電圧発生回路2
10、220のそれぞれの出力はクロスポイントPを持
つ。
The operation of the first and second voltage generating circuits 210 and 220 having such a circuit configuration will be described with reference to FIG. The horizontal axis of FIG. 3 represents the voltage Vout of the reference voltage generation terminal 230, and the vertical axis represents the output 21 of the first and second voltage generation circuits.
The voltages V1 and V2 of 4, 224 are shown. When the potential of the reference voltage generation terminal 230 is raised from 0V, 0.7V
The on-resistance of the diode element is large up to the vicinity and is in a so-called off state.
Both 0 and 220 output substantially the same voltage as the reference voltage generation terminal 230. When the voltage Vout of the reference voltage output exceeds 0.7V, the diode element 213 turns on and a current flows,
The voltage of the reference voltage output of 0.7 V or more is applied to the resistance element 211, and the output Q1 of the first voltage generation circuit 210 becomes a constant voltage of approximately 0.7 V. Second voltage generation circuit 220
Since the diode element 223 is as large as n times as large as the diode element 213, the current starts to flow at a reference voltage output smaller than that of the diode element 213 of the first voltage generating circuit 210, and a current starts to flow. The output voltage Q2 applied to the resistance elements 221 and 222 is divided according to the resistance values of the two resistance elements 221, 222 and becomes an output voltage obtained by adding the voltage applied to the resistance element 222 and the ON voltage of the diode element 223. . As shown in FIG.
First and second voltage generation circuits 2 with a reference voltage output of 7 V or more
Each output of 10 and 220 has a cross point P.

【0012】差動増幅回路330と反転増幅回路340
は合わせて演算増幅回路として動作する。この演算増幅
回路の出力は第1および第2の電圧発生回路210、2
20の第1の電流源111の電流を決めるNchMOSトラン
ジスタ113を制御する構成となっており、また一般的
に演算増幅回路はゲインが大きく第1及び第2の電圧発
生回路210、220からの差動入力はほぼ等しくなる
ようにフィードバック制御される。第1の電圧発生回路
210の出力が第2の電圧発生回路220の出力よりも
低い場合は、定電流源331からの電流はPchMOSトラン
ジスタ333側に多く流れPchMOSトランジスタ332側
は減少する方向へ動作ポイントを移そうとする。しかし
ながら、NchMOSトランジスタ334、335からなるカ
レントミラー回路は同じ電流を流そうとするため、PchM
OSトランジスタ332、333のソース−ドレイン間電
圧が変わることで平衡が保たれ、この場合はPchMOSトラ
ンジスタ333にかかる電圧が小さくなる。この結果、
差動増幅回路出力336の電位レベルは上がり、反転増
幅回路出力343は電位レベルが下がる。これによっ
て、NchMOSトランジスタ113の電流は小さくなりカレ
ントミラー回路110の電流を減らす方向へ動作点を移
行させる。これは、基準電圧出力Voutの電位レベルを下
げることになる。図3のグラフ上では、クロスポイント
Pより右側の状態(第1の電圧発生回路出力が第2の電
圧発生回路出力より低い状態)からクロスポイントPの
方へ状態変化することを示している。一方、第1の電圧
発生回路210の出力が第2の電圧発生回路220の出
力より高い場合は逆の動作となって、図3のグラフ上で
クロスポイントPより左側の状態からクロスポイントP
の方へ状態変化する。従って、図3上のクロスポイント
Pは安定動作点となる。
Differential amplifier circuit 330 and inverting amplifier circuit 340
Together operate as an operational amplifier circuit. The output of this operational amplifier circuit is the first and second voltage generation circuits 210, 2
20 is configured to control the NchMOS transistor 113 that determines the current of the first current source 111, and in general, the operational amplifier circuit has a large gain and the difference from the first and second voltage generation circuits 210 and 220. The dynamic inputs are feedback-controlled so that they are almost equal. When the output of the first voltage generating circuit 210 is lower than the output of the second voltage generating circuit 220, a large amount of the current from the constant current source 331 flows to the PchMOS transistor 333 side and the PchMOS transistor 332 side operates in the decreasing direction. I try to transfer points. However, since the current mirror circuit composed of NchMOS transistors 334 and 335 tries to flow the same current, PchM
The source-drain voltage of the OS transistors 332 and 333 is changed to maintain balance, and in this case, the voltage applied to the PchMOS transistor 333 is reduced. As a result,
The potential level of the differential amplifier circuit output 336 rises, and the potential level of the inverting amplifier circuit output 343 lowers. As a result, the current of the NchMOS transistor 113 becomes smaller, and the operating point shifts in the direction of decreasing the current of the current mirror circuit 110. This lowers the potential level of the reference voltage output Vout. In the graph of FIG. 3, it is shown that the state changes from the state on the right side of the cross point P (the state where the output of the first voltage generating circuit is lower than the output of the second voltage generating circuit) to the cross point P. On the other hand, when the output of the first voltage generating circuit 210 is higher than the output of the second voltage generating circuit 220, the operation is reversed, and the state on the left side of the cross point P on the graph of FIG.
The state changes to. Therefore, the cross point P in FIG. 3 is a stable operating point.

【0013】電源電圧が変動しても、常に演算増幅回路
のフィードバック制御によってクロスポイントPは維持
され、この時の電圧は第1と第2の電圧発生回路21
0、220の抵抗素子とダイオード素子の特性だけで決
まるため、電源電圧に依存しない基準電圧が得られるこ
とになる。
Even if the power supply voltage fluctuates, the cross point P is always maintained by the feedback control of the operational amplifier circuit, and the voltage at this time is the first and second voltage generating circuits 21.
Since it is determined only by the characteristics of the resistance elements 0 and 220 and the diode element, a reference voltage independent of the power supply voltage can be obtained.

【0014】また、この回路では温度に対する基準電圧
の変動も、ダイオードのオン電圧の温度特性に対して、
第1および第2の電圧発生回路210、220の抵抗素
子を適当な値に選ぶことによって温度依存の小さい基準
電圧が得られることが知られている。
Further, in this circuit, the fluctuation of the reference voltage with respect to the temperature is
It is known that a reference voltage having a small temperature dependence can be obtained by selecting the resistance elements of the first and second voltage generating circuits 210 and 220 to have appropriate values.

【0015】一方図3に示す通り、クロスポイントP以
外に基準電圧出力が小さいところで第1と第2の電圧発
生回路出力の電位差が殆どなく、この若干の電位差が演
算増幅回路のオフセット電圧とつりあうポイントすなわ
ち異常動作点がある。この場合には正常な基準電圧が得
られない。
On the other hand, as shown in FIG. 3, there is almost no potential difference between the outputs of the first and second voltage generating circuits except the cross point P where the reference voltage output is small, and this slight potential difference balances with the offset voltage of the operational amplifier circuit. There is a point, that is, an abnormal operation point. In this case, a normal reference voltage cannot be obtained.

【0016】こうした動作点に入らないようにするため
に、従来の基準電圧発生回路では図5に示すようなスタ
ートアップ回路400を設けていた。
In order to avoid entering such an operating point, the conventional reference voltage generating circuit is provided with the startup circuit 400 as shown in FIG.

【0017】基準電圧出力を入力信号とするインバータ
回路は、基準電圧が低い場合Hレベルを出力する。イン
バータ回路出力373がHレベルになると、制御回路4
20内のインバータ回路422は反転しPchMOSトランジ
スタスイッチ421はゲート入力にLレベル信号を受け
てオンし制御出力をHレベルの方へ持ち上げる。制御回
路出力はNchMOSトランジスタ113に接続されており、
この動作によってカレントミラー回路の電流が増え、第
1及び第2の電圧発生回路の各内部点の電位レベルは持
ち上げられる。この結果基準電圧発生回路の動作点は、
基準電圧出力が小さいところでの第1と第2の電圧発生
回路出力が同電位となるポイントから高い基準電圧出力
へと移行する。
The inverter circuit using the reference voltage output as an input signal outputs the H level when the reference voltage is low. When the inverter circuit output 373 becomes H level, the control circuit 4
The inverter circuit 422 in 20 is inverted, and the PchMOS transistor switch 421 receives the L level signal at the gate input and is turned on to raise the control output to the H level. The control circuit output is connected to the NchMOS transistor 113,
By this operation, the current of the current mirror circuit increases and the potential level at each internal point of the first and second voltage generating circuits is raised. As a result, the operating point of the reference voltage generator is
The point where the outputs of the first and second voltage generating circuits are at the same potential where the reference voltage output is small shifts to a higher reference voltage output.

【0018】基準電圧が高い電位レベルに移ると、PchM
OSトランジスタ421はオフして制御回路420の出力
はハイインピーダンス状態になり基準電圧出力を持ち上
げる効果が止まる。この後、基準電圧発生回路は、安定
点に移行し正常動作に入る。
When the reference voltage shifts to a high potential level, PchM
The OS transistor 421 is turned off, the output of the control circuit 420 becomes a high impedance state, and the effect of raising the reference voltage output stops. After that, the reference voltage generating circuit shifts to a stable point and starts normal operation.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、このス
タートアップ回路400では、インバータ回路370の
スイッチングレベルの設定に注意を要した。スイッチン
グレベルが正常動作の基準電圧値よりも高いレベルにあ
ると、安定点を超えても制御回路420が基準電圧を高
いレベルに持ち上げようとし、設計値と異なる基準電圧
となってしまう。
However, in the start-up circuit 400, attention must be paid to the setting of the switching level of the inverter circuit 370. When the switching level is higher than the reference voltage value for normal operation, the control circuit 420 tries to raise the reference voltage to a high level even if the stable point is exceeded, resulting in a reference voltage different from the designed value.

【0020】またスイッチングレベルは電源電圧によっ
ても変動する。昨今、半導体MOS プロセスでは微細化に
伴ない電源電圧がスケーリングされてきている一方で、
集積度の増大からLSI 設計は設計済みの回路ブロックを
再利用することで開発期間の短縮が図られている。こう
した状況の下では、幅広い電源電圧範囲で安定して動作
できる回路が要望される。従来のスタートアップ回路で
は、電源電圧に依存しない基準電圧に対して、電源電圧
に依存するスイッチングレベルを有するインバータ回路
を用いているため、幅広い電圧範囲に対応させることが
難しい。
The switching level also varies depending on the power supply voltage. In recent years, the power supply voltage has been scaled with the miniaturization in the semiconductor MOS process,
Due to the increase in the degree of integration, LSI design is designed to shorten the development period by reusing the designed circuit blocks. Under such circumstances, a circuit that can stably operate in a wide power supply voltage range is required. The conventional start-up circuit uses an inverter circuit having a switching level that depends on the power supply voltage for a reference voltage that does not depend on the power supply voltage, and thus it is difficult to support a wide voltage range.

【0021】本発明は、以上の点に鑑みてなされたもの
で、幅広い電源電圧範囲でも安定して異常動作点から正
常動作安定点に移行できる基準電圧発生回路のスタート
アップ回路を提供することを目的としている。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a start-up circuit of a reference voltage generating circuit capable of stably shifting from an abnormal operation point to a normal operation stable point even in a wide power supply voltage range. I am trying.

【0022】[0022]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の基準電圧発生回路のスタートアップ回路
は、抵抗素子とダイオード素子からなる第1と第2の電
圧発生回路の両出力が演算増幅回路によってフィードバ
ック制御されて基準電圧を発生させる回路において、第
3の電圧発生回路からの出力と基準電圧発生回路からの
出力をコンパレータ回路により比較し、基準電圧出力レ
ベルの方が低い場合にコンパレータ回路出力信号によっ
て動作する制御回路で基準電圧発生端子への供給電流を
増大させ、これにより異常動作点から正常安定動作点に
移行させる構成を備え、且つ第3の電圧発生回路の出力
にダイオードのオン電圧を利用した構成としている。
In order to solve the above-mentioned problems, the start-up circuit of the reference voltage generating circuit of the present invention has both outputs of the first and second voltage generating circuits consisting of a resistance element and a diode element. In a circuit that generates a reference voltage by feedback control by an operational amplifier circuit, an output from the third voltage generation circuit and an output from the reference voltage generation circuit are compared by a comparator circuit, and when the reference voltage output level is lower, The control circuit that operates according to the output signal of the comparator circuit increases the supply current to the reference voltage generation terminal, thereby shifting from the abnormal operating point to the normal stable operating point, and the output of the third voltage generating circuit has a diode. It is configured to use the ON voltage of.

【0023】請求項1記載の基準電圧発生回路のスター
トアップ回路は、基準電圧発生端子を有し、基準電圧発
生端子に一端が接続された第1の抵抗素子と、この第1
の抵抗素子の他端に陽極が接続され陰極が低電圧源に接
続された第1のダイオード素子とを有し、第1の抵抗素
子と第1のダイオード素子との接続点が第1の内部点で
ある第1の電圧発生回路と、第1の電圧発生回路と同じ
基準電圧発生端子を有し、基準電圧発生端子に一端が接
続された第2の抵抗素子と、この第2の抵抗素子の他端
に一端が接続された第3の抵抗素子と、この第3の抵抗
素子の他端に陽極が接続され陰極が低電圧源に接続され
た第2のダイオード素子とを有し、第2の抵抗素子と第
3の抵抗素子との接続点が第2の内部点である第2の電
圧発生回路とを備え、第1の内部点と第2の内部点の両
電圧が同電位になるように基準電圧発生端子への供給電
流をフィードバック制御することで一定の電圧を発生し
第1の内部点の電圧値と第2の内部点の電圧値とが一致
する正常動作点及びこの正常動作点以外の他の動作点を
有する基準電圧発生回路のスタートアップ回路であっ
て、第3の内部点を有し、この第3の内部点と低電圧源
との間に介設されたダイオード素子を有する構成を持つ
第3の電圧発生回路と、2個の入力端子を有し、2個の
入力端子が第3の電圧発生回路の第3の内部点と第1と
第2の電圧発生回路の基準電圧発生端子とに各々接続さ
れ両電圧の電位レベルを比較するコンパレータ回路と、
制御入力端子と制御出力端子を有し、制御入力端子がコ
ンパレータ回路の出力に接続され、コンパレータ回路の
比較結果信号を受けて制御出力端子からの信号が、基準
電圧発生端子への供給電流を更に制御することで基準電
圧出力を正常動作とは異なる安定点から正常動作点へ移
行させる制御回路を備え、第3の内部点を有し、第3の
内部点と低電圧源との間に介設されたダイオード素子の
特性と、第1のダイオード素子および第2のダイオード
素子の特性が同じであるものである。
A start-up circuit of a reference voltage generating circuit according to claim 1 has a reference voltage generating terminal, and a first resistance element having one end connected to the reference voltage generating terminal, and the first resistance element.
A first diode element in which an anode is connected to the other end of the resistance element and a cathode is connected to a low voltage source, and a connection point between the first resistance element and the first diode element is a first internal portion. A second resistance element having a first voltage generation circuit, which is a point, and a reference voltage generation terminal same as the first voltage generation circuit, and one end of which is connected to the reference voltage generation terminal, and the second resistance element A third resistance element having one end connected to the other end of the third resistance element, and a second diode element having an anode connected to the other end of the third resistance element and a cathode connected to the low voltage source. A second voltage generating circuit in which a connection point between the second resistance element and the third resistance element is a second internal point, and both voltages at the first internal point and the second internal point have the same potential. Feedback control of the current supplied to the reference voltage generation terminal so that a constant voltage is generated and the voltage at the first internal point is A start-up circuit of a reference voltage generation circuit having a normal operating point where a value and a voltage value of the second internal point match and an operating point other than the normal operating point, and having a third internal point, A third voltage generation circuit having a configuration having a diode element interposed between the third internal point and the low voltage source, and two input terminals, and two input terminals being the third A comparator circuit connected to the third internal point of the voltage generating circuit and the reference voltage generating terminals of the first and second voltage generating circuits to compare the potential levels of both voltages,
It has a control input terminal and a control output terminal, the control input terminal is connected to the output of the comparator circuit, and the signal from the control output terminal receives the comparison result signal of the comparator circuit and further supplies the current supplied to the reference voltage generation terminal. The control circuit is provided with a control circuit that shifts the reference voltage output from a stable point different from a normal operation to a normal operation point by controlling, has a third internal point, and has a third internal point.
Of the diode element installed between the internal point and the low voltage source
Characteristics, first diode element and second diode
The elements have the same characteristics.

【0024】請求項1記載の基準電圧発生回路のスター
トアップ回路によれば、基準電圧発生端子の基準電圧出
力の電位レベルを予め設定した電位レベルと比較して、
Lowレベルとなっているときに基準電圧の電位レベルを
決める供給電流を制御することで基準電圧出力レベルを
持ち上げ、電源投入時などに所望の基準電圧が得られる
正常動作安定点以外の異常動作点に陥るのを確実に防ぐ
ことが可能となる。また電位レベルの判定にコンパレー
タ回路を用いることで、レベル判定は予め設定した比較
対象電位レベルにのみ依存し、コンパレータ回路の判定
結果は電源電圧に依存しないため幅広い電源電圧範囲で
安定して動作することが可能となる。また、予め設定さ
れた比較対象電位レベルは陰極をGND に接地したダイオ
ードのオン電圧を利用しているため、更に電源電圧の影
響を受けない電位レベルとすることができる。更に、基
準電圧発生回路内の2つの電圧発生回路のダイオード素
子と同様の特性を持つダイオード素子を用いているた
め、異常動作点と正常安定動作点の間の電位レベルに確
実に設定でき、またオン電圧の温度特性が同じであるこ
とから温度の変動に対しても安定した動作が可能とな
る。
According to the start-up circuit of the reference voltage generating circuit of claim 1, the potential level of the reference voltage output of the reference voltage generating terminal is compared with a preset potential level,
An abnormal operating point other than the normal operating stable point where the desired reference voltage is obtained when the power is turned on by raising the reference voltage output level by controlling the supply current that determines the potential level of the reference voltage when it is at the Low level. It is possible to reliably prevent falling into. Further, by using the comparator circuit for the determination of the potential level, the level determination depends only on the preset comparison target potential level, and the determination result of the comparator circuit does not depend on the power supply voltage, so that it operates stably in a wide power supply voltage range. It becomes possible. Further, since the preset potential level for comparison uses the ON voltage of the diode whose cathode is grounded to GND, it can be set to a potential level that is not affected by the power supply voltage. Furthermore, the diode elements of the two voltage generating circuits in the reference voltage generating circuit are
Since a diode element with the same characteristics as the child is used, the potential level between the abnormal operation point and the normal stable operation point can be set reliably, and the temperature characteristics of the on-voltage are the same, so there is no fluctuation in temperature. Also, stable operation is possible.

【0025】請求項2記載の基準電圧発生回路のスター
トアップ回路は、請求項1において、制御回路が、基準
電圧発生端子と第3の内部点をコンパレータ回路により
比較した結果で第3の内部点の電位より基準電圧出力が
低い場合に、基準電圧発生端子への供給電流を増大させ
ることで基準電圧出力を正常動作とは異なる安定点から
正常動作点へ移行させる請求項1記載の基準電圧発生回
路のスタートアップ回路。
According to a second aspect of the present invention, in the start-up circuit of the reference voltage generating circuit according to the first aspect, the control circuit compares the reference voltage generating terminal with the third internal point by the comparator circuit, and the third internal point is detected. The reference voltage generating circuit according to claim 1, wherein when the reference voltage output is lower than the potential, the reference voltage output is shifted from a stable point different from normal operation to a normal operating point by increasing the supply current to the reference voltage generating terminal. Startup circuit.

【0026】請求項2記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the second aspect, the same effect as that of the first aspect can be obtained.

【0027】請求項3記載の基準電圧発生回路のスター
トアップ回路は、請求項1において、フィードバック制
御が、2個の入力端子を有し、この2個の入力端子が第
1の内部点と第2の内部点に各々接続された演算増幅回
路によって行われるものである。
According to a third aspect of the present invention, in the start-up circuit of the reference voltage generating circuit according to the first aspect, the feedback control has two input terminals, the two input terminals being the first internal point and the second internal point. Is performed by operational amplifier circuits respectively connected to the internal points of the.

【0028】請求項3記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the third aspect, the same effect as that of the first aspect can be obtained.

【0029】請求項4記載の基準電圧発生回路のスター
トアップ回路は、請求項3において、演算増幅回路が差
動増幅回路を有し、この差動増幅回路は、定電流源と、
この定電流源から電流が供給されると共に、第1および
第2の電圧発生回路の第1の内部点及び第2の内部点の
両電圧が差動信号として入力され、この差動信号を増幅
する差動増幅部と、この差動増幅部の増幅差動信号が入
力される第1および第2の電流入力端子を有し、第1の
電流入力端子に入力される信号の値に比例した値で且つ
この信号と同極性の電流を第2の電流入力端子から引き
抜くカレントミラー回路とを備え、第2の電流入力端子
が差動増幅回路の出力端子となるものである。
According to a fourth aspect of the present invention, in the startup circuit of the reference voltage generating circuit according to the third aspect, the operational amplifier circuit has a differential amplifier circuit, and the differential amplifier circuit includes a constant current source,
A current is supplied from the constant current source, and both voltages at the first internal point and the second internal point of the first and second voltage generating circuits are input as a differential signal to amplify the differential signal. And a first and second current input terminal to which an amplified differential signal of the differential amplifier section is input, which is proportional to the value of the signal input to the first current input terminal. A current mirror circuit for extracting a current having the same value and the same polarity as this signal from the second current input terminal, and the second current input terminal serves as an output terminal of the differential amplifier circuit.

【0030】請求項4記載の基準電圧発生回路のスター
トアップ回路によれば、請求項3と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the fourth aspect, the same effect as the third aspect can be obtained.

【0031】請求項5記載の基準電圧発生回路のスター
トアップ回路は、請求項4において、演算増幅回路は更
に反転増幅回路を備え、この反転増幅回路は、定電流源
を有すると共に、差動増幅回路の出力端子の電圧を反転
増幅するものである。
According to a fifth aspect of the present invention, in the startup circuit of the reference voltage generating circuit according to the fourth aspect, the operational amplifier circuit further includes an inverting amplifier circuit, and the inverting amplifier circuit has a constant current source and a differential amplifier circuit. The voltage at the output terminal of is inverted and amplified.

【0032】請求項5記載の基準電圧発生回路のスター
トアップ回路によれば、請求項4と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the fifth aspect, the same effect as in the fourth aspect can be obtained.

【0033】請求項6記載の基準電圧発生回路のスター
トアップ回路は、請求項1において、コンパレータ回路
が差動増幅回路を有し、この差動増幅回路は、定電流源
と、定電流源から電流が供給されると共に、基準電圧発
生端子の基準電圧と第3の内部点が差動信号として入力
され、この差動信号を増幅する差動増幅部と、この差動
増幅部の増幅差動信号が入力される第1および第2の電
流入力端子を有し、第1の電流入力端子に入力される信
号の値に比例した値で且つこの信号と同極性の電流を第
2の電流入力端子から引き抜くカレントミラー回路とを
備え、第2の電流入力端子が差動増幅回路の出力端子と
なるものである。
According to a sixth aspect of the present invention, in the start-up circuit of the reference voltage generating circuit according to the first aspect, the comparator circuit has a differential amplifier circuit, and the differential amplifier circuit has a constant current source and a current from the constant current source. Is supplied, the reference voltage of the reference voltage generating terminal and the third internal point are input as a differential signal, and a differential amplifier that amplifies the differential signal and an amplified differential signal of the differential amplifier Having a first and a second current input terminal to which is input, a current having a value proportional to the value of the signal input to the first current input terminal and having the same polarity as this signal is input to the second current input terminal. And a current mirror circuit that is pulled out from the second current input terminal, and the second current input terminal serves as an output terminal of the differential amplifier circuit.

【0034】請求項6記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of claim 6, the same effect as that of claim 1 can be obtained.

【0035】請求項7記載の基準電圧発生回路のスター
トアップ回路は、請求項6において、コンパレータ回路
が更に反転増幅回路を備え、この反転増幅回路は、定電
流源を有すると共に、差動増幅回路の出力端子の電圧を
反転増幅するものである。
According to a seventh aspect of the present invention, there is provided a start-up circuit for a reference voltage generating circuit according to the sixth aspect, wherein the comparator circuit further includes an inverting amplifier circuit, and the inverting amplifier circuit has a constant current source and a differential amplifier circuit. The voltage at the output terminal is inverted and amplified.

【0036】請求項7記載の基準電圧発生回路のスター
トアップ回路によれば、請求項6と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the seventh aspect, the same effect as the sixth aspect can be obtained.

【0037】請求項8記載の基準電圧発生回路のスター
トアップ回路は、請求項1において、制御回路が、定電
圧源と制御出力端子との間に介設されたスイッチ回路で
あって制御入力端子をスイッチのオン/オフ制御端子と
し、基準電圧発生端子と第3の内部点をコンパレータ回
路により比較した結果で第3の内部点の電位より基準電
圧出力が低い場合にコンパレータ回路からの出力信号に
よりオンし、オン直前の制御出力端子の電位レベルと定
電圧源電位レベルとの中間の一定電圧に到達した際に供
給電流を減少させ少なくとも基準電圧発生回路の正常動
作点への移行動作を完了する時間範囲においては一定電
圧を維持するものである。
According to an eighth aspect of the present invention, in the start-up circuit of the reference voltage generating circuit according to the first aspect, the control circuit is a switch circuit provided between the constant voltage source and the control output terminal and has a control input terminal. It is used as an ON / OFF control terminal of the switch, and when the reference voltage output is lower than the potential of the third internal point as a result of comparing the reference voltage generation terminal and the third internal point by the comparator circuit, it is turned on by the output signal from the comparator circuit. However, at least the time to complete the transition operation to the normal operating point of the reference voltage generation circuit by reducing the supply current when reaching a constant voltage between the potential level of the control output terminal immediately before turning on and the constant voltage source potential level. A constant voltage is maintained in the range.

【0038】請求項8記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項1と同様な効果の
ほか、正常動作点への移行の際に基準電圧出力が正常動
作点での電位レベルより大きくなりすぎてしまうのを防
ぐことができる。このため、この基準電圧を利用する回
路側で、所望の基準電圧より大きな異常電圧が入力され
た場合の誤動作対策を考慮する必要がなくなる。
According to the start-up circuit of the reference voltage generating circuit of the invention described in claim 8, in addition to the same effect as that of claim 1, the reference voltage output is a potential at the normal operating point when shifting to the normal operating point. You can prevent it from becoming too big above the level. Therefore, it becomes unnecessary for the circuit side using this reference voltage to take measures against malfunction when an abnormal voltage larger than the desired reference voltage is input.

【0039】請求項9記載の基準電圧発生回路のスター
トアップ回路は、請求項6または請求項7において、コ
ンパレータ回路内の差動増幅回路及び反転増幅回路の各
々の定電流源は、第3の電圧発生回路に流れる電流値に
比例した値で且つ同極性の電流を引き抜く2個のカレン
トミラー回路を備え、各々のカレントミラー回路出力を
定電流源出力とし、第3の電圧発生回路が2個のカレン
トミラー回路の負荷回路として共用されているものであ
る。
According to a ninth aspect of the present invention, in the start-up circuit of the reference voltage generating circuit according to the sixth or seventh aspect, the constant current source of each of the differential amplifier circuit and the inverting amplifier circuit in the comparator circuit has a third voltage. The current mirror circuit is provided with two current mirror circuits each of which extracts a current having a value proportional to the current value flowing through the generating circuit and having the same polarity. Each current mirror circuit output serves as a constant current source output, and the third voltage generating circuit includes two current mirror circuits. It is shared as a load circuit of the current mirror circuit.

【0040】請求項9記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項6または請求項7
と同様な効果のほか、回路を構成するのに必要なカレン
トミラー回路の負荷回路と比較対象電位レベルを発生す
る回路を共用することで、レイアウト面積とDC電流を削
減することができる。
According to the start-up circuit of the reference voltage generating circuit of the invention described in claim 9, claim 6 or claim 7.
In addition to the effect similar to, the layout area and the DC current can be reduced by sharing the load circuit of the current mirror circuit necessary for forming the circuit and the circuit for generating the comparison target potential level.

【0041】請求項10記載の基準電圧発生回路のスタ
ートアップ回路は、請求項4、請求項5または請求項9
において、演算増幅回路内の差動増幅回路及び反転増幅
回路の各々の定電流源は、第3の電圧発生回路に流れる
電流値に比例した値で且つ同極性の電流を引き抜く2個
のカレントミラー回路を備え、各々のカレントミラー回
路出力を定電流源出力とし、第3の電圧発生回路が2個
のカレントミラー回路の負荷回路として共用されている
ものである。
The start-up circuit of the reference voltage generating circuit according to claim 10 is claim 4, claim 5, or claim 9.
The constant current sources of the differential amplifier circuit and the inverting amplifier circuit in the operational amplifier circuit are two current mirrors that extract currents of a value proportional to the current value of the third voltage generation circuit and having the same polarity. A circuit is provided, and each current mirror circuit output is used as a constant current source output, and the third voltage generating circuit is shared as a load circuit for the two current mirror circuits.

【0042】請求項10記載の発明の基準電圧発生回路
のスタートアップ回路によれば、請求項4または請求項
5ならびに請求項9と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the tenth aspect of the present invention, the same effects as those of the fourth, fifth and ninth aspects are obtained.

【0043】[0043]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0044】(第1の実施の形態)図1は、本発明の第
1の実施の形態における基準電圧発生回路である。
(First Embodiment) FIG. 1 shows a reference voltage generating circuit according to a first embodiment of the present invention.

【0045】図1において、カレントミラー回路110
とカレントミラー回路の電流を決めるNchMOSトランジス
タ113から電流源が構成されており、NchMOSトランジ
スタ113によって決まる電流値に対してPchMOSトラン
ジスタ112とPchMOSトランジスタ111とのトランジ
スタサイズ比に比例した一定電流を、第1の電圧発生回
路210と第2の電圧発生回路220に供給する構成と
なっている。
In FIG. 1, the current mirror circuit 110
And a current source composed of an NchMOS transistor 113 that determines the current of the current mirror circuit, and a constant current proportional to the transistor size ratio of the PchMOS transistor 112 and the PchMOS transistor 111 to the current value determined by the NchMOS transistor 113 The voltage is supplied to the first voltage generating circuit 210 and the second voltage generating circuit 220.

【0046】第1の電圧発生回路210は基準電圧発生
端子230に一端が接続された抵抗素子211と、抵抗
素子211の他端とGND との間に介設されたダイオード
素子213からなり、抵抗素子211とダイオード素子
213の接続部を出力端子214としている。第2の電
圧発生回路220は基準電圧発生端子230に一端が接
続された抵抗素子221と、抵抗素子211の他端と一
端を接続された抵抗素子222と、この抵抗素子222
の他端とGND との間に介設されたダイオード素子213
のn倍の素子サイズを有するダイオード素子223から
なり、抵抗素子221と222の間の接続点を出力端子
224としている。
The first voltage generating circuit 210 comprises a resistance element 211, one end of which is connected to the reference voltage generation terminal 230, and a diode element 213, which is interposed between the other end of the resistance element 211 and GND. The connecting portion between the element 211 and the diode element 213 is used as the output terminal 214. The second voltage generation circuit 220 has a resistance element 221 having one end connected to the reference voltage generation terminal 230, a resistance element 222 having one end connected to the other end of the resistance element 211, and the resistance element 222.
Element 213 interposed between the other end of the and GND
A diode element 223 having an element size n times larger than that of the resistor element 221
224 .

【0047】330は差動増幅回路を示しており、PchM
OSトランジスタによる定電流源331と、この定電流源
から電流を供給され差動入力信号を増幅するPchMOSトラ
ンジスタ332、333と、このPchMOSトランジスタか
ら増幅差動信号が入力されこの入力信号に応じた電流を
引き抜くNchMOSトランジスタ334、335からなるカ
レントミラー回路とを備えている。PchMOSトランジスタ
332、333のゲート入力はそれぞれ第2、第1の電
圧発生回路220、210の出力信号を受けて差動増幅
し、出力端子336に増幅信号を出力する構成となって
いる。
Reference numeral 330 denotes a differential amplifier circuit, which is PchM
A constant current source 331 by an OS transistor, PchMOS transistors 332 and 333 that are supplied with current from this constant current source and amplify a differential input signal, and an amplified differential signal is input from this PchMOS transistor and a current corresponding to this input signal And a current mirror circuit made up of NchMOS transistors 334 and 335 for pulling out. The gate inputs of the PchMOS transistors 332 and 333 receive the output signals of the second and first voltage generation circuits 220 and 210, respectively, and differentially amplify the signals, and output the amplified signals to the output terminal 336.

【0048】340は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源341と、定電流源341からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ342からなる。反転増幅回路340は差
動増幅回路330からの信号を受けて、反転増幅信号を
出力端子343に出力する。この反転増幅回路出力34
3は、カレントミラー回路の電流を決めるNchMOSトラン
ジスタ113のゲート入力に接続されている。
Reference numeral 340 denotes an inverting amplifier circuit, which is a PchMOS transistor constant current source 341 and an NchMOS which receives a current from the constant current source 341 and inverts and amplifies a signal from a gate input.
It is composed of a transistor 342. The inverting amplifier circuit 340 receives the signal from the differential amplifier circuit 330 and outputs the inverted amplifier signal to the output terminal 343. This inverting amplifier output 34
3 is connected to the gate input of the NchMOS transistor 113 that determines the current of the current mirror circuit.

【0049】400はスタートアップ回路であり、第3
の電圧発生回路250とコンパレータ回路380と制御
回路であるNchMOSトランジスタスイッチ411からな
る。第3の電圧発生回路250は、電流源122に一端
が接続された抵抗素子251と、抵抗素子251の他端
とGND の間に介設されたダイオード素子252からな
り、抵抗素子251とダイオード素子252の接続部を
出力端子253としている。NchMOSトランジスタスイッ
チ411は電源端子と基準電圧発生端子230との間に
介設されている。
400 is a start-up circuit,
The voltage generating circuit 250, the comparator circuit 380, and the NchMOS transistor switch 411 which is a control circuit. The third voltage generating circuit 250 includes a resistance element 251 having one end connected to the current source 122 and a diode element 252 interposed between the other end of the resistance element 251 and GND. The connecting portion of 252 is used as an output terminal 253. The NchMOS transistor switch 411 is provided between the power supply terminal and the reference voltage generation terminal 230.

【0050】コンパレータ回路380は更に差動増幅回
路350と反転増幅回路360からなる。差動増幅回路
350は、PchMOSトランジスタによる定電流源351
と、この定電流源351から電流を供給され差動入力信
号を増幅するPchMOSトランジスタ352、353と、こ
れらのPchMOSトランジスタ352、353から増幅差動
信号が入力されこの入力信号に応じた電流を引き抜くNc
hMOSトランジスタ354、355からなるカレントミラ
ー回路とを備えている。差動増幅回路350の入力すな
わちコンパレータ回路380の入力ともなるPchMOSトラ
ンジスタ352、353のゲート入力はそれぞれ基準電
圧発生端子230および第3の電圧発生回路250の出
力端子253が接続され、それらの出力信号を受けて差
動増幅し、出力端子356に増幅信号を出力する構成と
なっている。360は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源361と、定電流源361からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ362からなる。反転増幅回路360は差
動増幅回路350からの信号を受けて、反転増幅信号を
出力端子363に出力する。コンパレータ回路380の
出力ともなる反転増幅回路出力363は、NchMOSトラン
ジスタスイッチ411のゲート入力へ接続されている。
121はPchMOSトランジスタの電流源であり、差動増幅
回路330の定電流源331、反転増幅回路340の定
電流源341と更にコンパレータ回路380内の差動増
幅回路350の定電流源351、反転増幅回路360の
定電流源361とゲート入力ノードを共有しカレントミ
ラー回路を構成している。カレントミラーの負荷回路2
40は、電流源121に一端が接続された抵抗素子24
1からなる。各定電流源331、341、351及び3
61は抵抗素子241に流れる電流を基準に、電流源1
21のトランジスタサイズに対するぞれぞれの定電流源
トランジスタのサイズに比例した電流をそれぞれ流す構
成としている。
The comparator circuit 380 further comprises a differential amplifier circuit 350 and an inverting amplifier circuit 360. The differential amplifier circuit 350 is a constant current source 351 composed of PchMOS transistors.
And PchMOS transistors 352 and 353 which are supplied with a current from the constant current source 351 to amplify a differential input signal, and an amplified differential signal is input from these PchMOS transistors 352 and 353 and a current corresponding to this input signal is extracted. Nc
and a current mirror circuit including hMOS transistors 354 and 355. The input terminals of the differential amplifier circuit 350, that is, the gate inputs of the PchMOS transistors 352 and 353, which also serve as the input terminals of the comparator circuit 380, are connected to the reference voltage generation terminal 230 and the output terminal 253 of the third voltage generation circuit 250, respectively, and output signals thereof. In response, the signal is differentially amplified and the amplified signal is output to the output terminal 356. Reference numeral 360 denotes an inverting amplifier circuit, which is a PchMOS transistor constant current source 361 and an NchMOS that receives a current from the constant current source 361 and inverts and amplifies a signal from a gate input.
It consists of a transistor 362. The inverting amplifier circuit 360 receives the signal from the differential amplifier circuit 350 and outputs the inverting amplified signal to the output terminal 363. The inverting amplifier circuit output 363 which also serves as the output of the comparator circuit 380 is connected to the gate input of the NchMOS transistor switch 411.
Reference numeral 121 denotes a PchMOS transistor current source, which includes a constant current source 331 of the differential amplifier circuit 330, a constant current source 341 of the inverting amplifier circuit 340, and a constant current source 351 of the differential amplifier circuit 350 in the comparator circuit 380. A gate input node is shared with the constant current source 361 of the circuit 360 to form a current mirror circuit. Current mirror load circuit 2
40 is a resistance element 24 whose one end is connected to the current source 121.
It consists of 1. Each constant current source 331, 341, 351 and 3
Reference numeral 61 is a current source 1 based on the current flowing through the resistance element 241.
The current is proportional to the size of each constant current source transistor with respect to the transistor size of 21.

【0051】このような回路構成において、カレントミ
ラー回路110とNchMOSトランジスタ113で構成され
ている電流源、第1と第2の電圧発生回路210、22
0、差動増幅回路330及び反転増幅回路340からな
る基準電圧発生回路の動作については図5の従来回路の
動作と同様である。ここでは基準電圧を発生させる動作
についての説明は省略し、スタートアップ回路400に
関わる動作について説明する。
In such a circuit configuration, the current source composed of the current mirror circuit 110 and the NchMOS transistor 113, the first and second voltage generating circuits 210 and 22.
0, the operation of the reference voltage generating circuit including the differential amplifier circuit 330 and the inverting amplifier circuit 340 is the same as that of the conventional circuit of FIG. Here, the description of the operation of generating the reference voltage is omitted, and the operation of the start-up circuit 400 will be described.

【0052】この基準電圧発生回路は従来例と同様に、
先に示した第1の電流源から電流が供給されて第1及び
第2の電圧発生回路210、220の両出力214、2
24が同電位となる正常動作点以外に別の動作点を有す
る。これは、第1の電流源から殆ど電流が供給されない
場合であり、この時第1及び第2の電圧発生回路21
0、220の両出力とも正常動作点よりもGNDレベルよ
りの電位となり、この場合も両出力はほぼ同じ電位レベ
ルとなる。基準電圧発生端子(基準電圧出力)230が
こうした正常動作点以外の低い電位レベルの動作点とな
ったとき、スタートアップ回路400は以下に示すよう
に動作する。
This reference voltage generating circuit is similar to the conventional example,
Both the outputs 214, 2 of the first and second voltage generating circuits 210, 220 are supplied with current from the first current source shown above.
In addition to the normal operating point where 24 has the same potential, it has another operating point. This is a case where almost no current is supplied from the first current source, and at this time, the first and second voltage generation circuits 21
Both outputs 0 and 220 have a potential closer to the GND level than the normal operating point, and in this case also both outputs have substantially the same potential level. When the reference voltage generating terminal (reference voltage output) 230 reaches an operating point of a low potential level other than the normal operating point, the start-up circuit 400 operates as follows.

【0053】第3の電圧発生回路250の出力253に
比べて基準電圧出力230の電位が低い場合、コンパレ
ータ回路380内の差動増幅回路350のPchMOSトラン
ジスタ352に流れる電流は増える方向へ、PchMOSトラ
ンジスタ353に流れる電流は減る方向へ動作点を移そ
うとする。一方、2つのNchMOSトランジスタ354、3
55で構成されているカレントミラー回路はPchMOSトラ
ンジスタ352、353に同じ電流を流そうとするた
め、PchMOSトランジスタ352のソース−ドレイン間電
圧は小さくなり、PchMOSトランジスタ353のソース−
ドレイン間電圧は大きくなって平衡を保とうとする。こ
の結果、差動回路出力356は電位が下がりLowレベル
となる。反転増幅回路360は差動増幅回路出力356
の変化に対してNchMOSトランジスタ362に流れる電流
は減る方向へ動作点を移そうとするが、定電流源361
は一定電流を保とうとするため、NchMOSトランジスタ3
62のソース−ドレイン間電圧が大きくなり、出力36
3はHighレベルへと移行する。
When the potential of the reference voltage output 230 is lower than that of the output 253 of the third voltage generating circuit 250, the current flowing in the PchMOS transistor 352 of the differential amplifier circuit 350 in the comparator circuit 380 increases in the direction of increasing the PchMOS transistor. The current flowing through 353 tries to shift the operating point in the decreasing direction. On the other hand, two NchMOS transistors 354 and 3
Since the current mirror circuit composed of 55 tries to pass the same current to the PchMOS transistors 352 and 353, the source-drain voltage of the PchMOS transistor 352 becomes small, and the source-drain voltage of the PchMOS transistor 353 becomes small.
The voltage between the drains increases and tries to maintain balance. As a result, the potential of the differential circuit output 356 is lowered to the Low level. The inverting amplifier circuit 360 outputs the differential amplifier circuit output 356.
The current flowing through the NchMOS transistor 362 tends to decrease in response to the change of the
Tries to maintain a constant current, the NchMOS transistor 3
The source-drain voltage of 62 increases and the output 36
3 shifts to High level.

【0054】このコンパレータ回路380の動作によっ
てNchMOSトランジスタスイッチ411はオンし、第1及
び第2の電圧発生回路210、220に電流を流し込
む。この動作によって、電圧発生回路210、220内
の各素子にかかる電圧は大きくなり、基準電圧出力23
0はHighレベルへと持ち上げられる。基準電圧出力23
0が持ち上がると所望の基準電圧が得られる正常動作安
定点へと動作ポイントが移行していく。この移行の際に
基準電圧出力230が第3の電圧発生回路250の出力
253より高いレベルになると、コンパレータ回路38
0は前述の動作とは逆の動作を行って出力363はLow
レベルとなる。この結果NchMOSトランジスタスイッチ4
11はオフし制御回路出力はハイインピーダンス状態と
なって、第1及び第2の電圧発生回路210、220に
電流を流し込む動作をストップする。
By the operation of the comparator circuit 380, the NchMOS transistor switch 411 is turned on and a current is supplied to the first and second voltage generating circuits 210 and 220. By this operation, the voltage applied to each element in the voltage generation circuits 210 and 220 increases, and the reference voltage output 23
0 is raised to high level. Reference voltage output 23
When 0 rises, the operation point shifts to the normal operation stable point where the desired reference voltage is obtained. When the reference voltage output 230 becomes higher than the output 253 of the third voltage generating circuit 250 during this transition, the comparator circuit 38
0 performs the reverse operation to the above operation and output 363 is Low
It becomes a level. As a result, NchMOS transistor switch 4
11 is turned off and the output of the control circuit is in a high impedance state to stop the operation of flowing a current into the first and second voltage generating circuits 210 and 220.

【0055】以上のような動作により、電源立上げ時等
に陥りやすい異常動作を回避し正常動作点へ移行するこ
とが可能となる。
By the above-mentioned operation, it becomes possible to avoid an abnormal operation that is likely to occur when the power is turned on, and to shift to a normal operating point.

【0056】本発明の第1の実施の形態によれば、コン
パレータ回路380の出力反転は、2入力信号レベルの
大小によって決まり、供給される電源電圧によって判定
レベルが変わるといったことがないため幅広い電源電圧
範囲においてこうした異常動作点を回避する動作が可能
となる。
According to the first embodiment of the present invention, the output inversion of the comparator circuit 380 is determined by the level of the two input signal levels, and the judgment level does not change depending on the supplied power supply voltage, so that a wide range of power supplies can be used. It becomes possible to avoid such an abnormal operating point in the voltage range.

【0057】また、第3の電圧発生回路250の出力2
53の電圧はダイオードのオン電圧で決まっていること
から電源電圧の変動に伴う出力電位レベルの変動を抑制
することができる。第3の電圧発生回路250の構成は
GNDに陰極が接続されたダイオード素子を用いている点
で第1及び第2の電圧発生回路210、220と同様で
ある。従って、第1及び第2の電圧発生回路が異常動作
点にある場合は、第1及び第2の電圧発生回路210、
220内のダイオード素子213、223はオフ状態に
あって基準電圧出力が低い電位レベルにあるのに対し
て、第3の電圧発生回路250内のダイオード素子25
2は常にオン状態であり、この時第3の電圧発生回路2
50の出力253は常に基準電圧出力より高い電位とな
る。これは図3上では、第3の電圧発生回路250の出
力電位V3は基準電圧出力電位Voutによらず一定であ
り、必ず異常動作点の右側に位置することを示してい
る。この結果、コンパレータ回路380は確実に異常動
作点から正常動作安定点へ移行させるための信号を発生
する。
The output 2 of the third voltage generating circuit 250
Since the voltage of 53 is determined by the ON voltage of the diode, it is possible to suppress the fluctuation of the output potential level due to the fluctuation of the power supply voltage. The configuration of the third voltage generation circuit 250 is
It is similar to the first and second voltage generating circuits 210 and 220 in that a diode element in which a cathode is connected to GND is used. Therefore, when the first and second voltage generating circuits are at the abnormal operating point, the first and second voltage generating circuits 210,
While the diode elements 213 and 223 in 220 are in the off state and the reference voltage output is at a low potential level, the diode element 25 in the third voltage generating circuit 250 is
2 is always on, and at this time, the third voltage generating circuit 2
The output 253 of 50 is always at a higher potential than the reference voltage output. This indicates that in FIG. 3, the output potential V3 of the third voltage generation circuit 250 is constant regardless of the reference voltage output potential Vout and is always located on the right side of the abnormal operating point. As a result, the comparator circuit 380 reliably generates a signal for shifting from the abnormal operation point to the normal operation stable point.

【0058】一方第1及び第2の電圧発生回路210、
220が正常動作点にある場合は、第1及び第2の電圧
発生回路210、220内のダイオード素子213、2
23はオン状態になり基準電圧出力はダイオードのオン
電圧に更に抵抗素子にかかる電圧を加えた電位レベルと
なり、この時第3の電圧発生回路250の出力253は
常に基準電圧出力より低い電位となる。これは図3上で
は、第3の電圧発生回路250の出力電位V3は必ず正
常動作点Pの左側に位置することを示している。この結
果、ダイオードのオン電圧だけで決まる第3の電圧発生
回路250の出力を判定レベルとするコンパレータ回路
380は正常動作点Pへの移行後には確実に出力反転し
てスタートアップ動作を止めることができる。
On the other hand, the first and second voltage generating circuits 210,
When 220 is at the normal operating point, the diode elements 213, 2 in the first and second voltage generating circuits 210, 220
23 is in the ON state, and the reference voltage output has a potential level obtained by adding the voltage applied to the resistance element to the ON voltage of the diode. At this time, the output 253 of the third voltage generating circuit 250 is always lower than the reference voltage output. . This indicates that in FIG. 3, the output potential V3 of the third voltage generation circuit 250 is always located on the left side of the normal operating point P. As a result, the comparator circuit 380, which sets the output of the third voltage generation circuit 250, which is determined only by the ON voltage of the diode, as the determination level, can reliably invert the output after the transition to the normal operating point P and stop the start-up operation. .

【0059】更に、温度の変動に伴ってダイオードのオ
ン電圧が変動した場合においても第1及び第2の電圧発
生回路からの基準電圧出力と第3の電圧発生回路の出力
は同様の温度特性を持つため、温度変動に対する動作マ
ージンが確保できる。
Further, even when the ON voltage of the diode fluctuates due to temperature fluctuation, the reference voltage output from the first and second voltage generating circuits and the output of the third voltage generating circuit have similar temperature characteristics. Since it has, an operation margin for temperature fluctuation can be secured.

【0060】(第2の実施の形態)次に、第2の実施の
形態について、図2を参照しながら説明する。図2は本
発明の第2の実施の形態における基準電圧発生回路の回
路図である。
(Second Embodiment) Next, a second embodiment will be described with reference to FIG. FIG. 2 is a circuit diagram of a reference voltage generating circuit according to the second embodiment of the present invention.

【0061】第2の実施の形態の基準電圧発生回路で
は、図1の第1の実施の形態の基準電圧発生回路とは、
第3の電圧発生回路250の構成方法と制御回路410
の構成が異なる。すなわち第3の電圧発生回路250
は、差動増幅回路330の定電流源331、反転増幅回
路340の定電流源341、更にコンパレータ回路38
0内の差動増幅回路350の定電流源351、および反
転増幅回路360の定電流源361で構成されるカレン
トミラー回路の負荷回路として共用されている。代わり
に、図1の基準電圧発生回路の電流源121とその負荷
回路240が削除されている。また制御回路410は、
一端が電源端子に接続されたゲート入力を制御入力端子
とするNchMOSトランジスタスイッチ411と、このNchM
OSトランジスタスイッチ411の他端と制御出力端子と
の間に介設されゲート入力をNchMOSトランジスタスイッ
チ411の他端に接続しダイオード接続されたNchMOSト
ランジスタ412からなり、制御出力端子はNchMOSトラ
ンジスタ113のゲート入力に接続されている。
In the reference voltage generating circuit of the second embodiment, the reference voltage generating circuit of the first embodiment of FIG.
Method for configuring third voltage generating circuit 250 and control circuit 410
The configuration of is different. That is, the third voltage generation circuit 250
Is the constant current source 331 of the differential amplifier circuit 330, the constant current source 341 of the inverting amplifier circuit 340, and the comparator circuit 38.
It is shared as a load circuit of a current mirror circuit configured by the constant current source 351 of the differential amplifier circuit 350 in 0 and the constant current source 361 of the inverting amplifier circuit 360. Instead, the current source 121 and its load circuit 240 of the reference voltage generating circuit of FIG. 1 are deleted. Further, the control circuit 410
An NchMOS transistor switch 411 having a gate input whose one end is connected to a power supply terminal as a control input terminal and this NchM
It is composed of an NchMOS transistor 412 that is connected between the other end of the OS transistor switch 411 and the control output terminal and has its gate input connected to the other end of the NchMOS transistor switch 411 and is diode-connected. The control output terminal is the gate of the NchMOS transistor 113. Connected to input.

【0062】その他の構成は、図1に示す基準電圧発生
回路の構成と同様であり、図1と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
The other structure is the same as that of the reference voltage generating circuit shown in FIG. 1, and the parts having the same functions as those in FIG. 1 are designated by the same reference numerals and the detailed description thereof will be omitted.

【0063】このような回路構成において、カレントミ
ラー回路110とNchMOSトランジスタ113で構成され
ている電流源、第1と第2の電圧発生回路210、22
0、差動増幅回路330及び反転増幅回路340からな
る基準電圧発生回路の動作については、図5の従来回路
の動作と同様である。ここでは基準電圧を発生させる動
作についての説明は省略し、スタートアップ回路400
に関わる動作について説明する。
In such a circuit configuration, the current source composed of the current mirror circuit 110 and the NchMOS transistor 113, the first and second voltage generating circuits 210 and 22.
0, the operation of the reference voltage generating circuit including the differential amplifier circuit 330 and the inverting amplifier circuit 340 is the same as that of the conventional circuit of FIG. Here, description of the operation of generating the reference voltage is omitted, and the start-up circuit 400
The operation related to is explained.

【0064】この基準電圧発生回路は第1の実施の形態
と同様に、先に示した第1の電流源から電流が供給され
て第1及び第2の電圧発生回路210、220の両出力
が同電位となる正常動作点以外に別の動作点を有する。
基準電圧出力230がこうした正常動作点以外の低い電
位レベルの動作点となったとき、スタートアップ回路4
00は以下に示すように動作する。
Similar to the first embodiment, this reference voltage generating circuit is supplied with current from the above-mentioned first current source to output both outputs of the first and second voltage generating circuits 210 and 220. It has another operating point other than the normal operating point where the potential is the same.
When the reference voltage output 230 reaches an operating point of a low potential level other than the normal operating point, the start-up circuit 4
00 operates as shown below.

【0065】第3の電圧発生回路250の出力253に
比べて基準電圧出力230の電位が低い場合第1の実施
の形態と同様にコンパレータ回路出力363はHighレベ
ルへと移行する。
When the potential of the reference voltage output 230 is lower than the output 253 of the third voltage generating circuit 250, the comparator circuit output 363 shifts to the high level as in the first embodiment.

【0066】このコンパレータ回路380の動作によっ
て、制御回路410内のNchMOSスイッチ411はオン
し、ダイオード接続のNchMOSトランジスタ412を介し
て、NchMOSトランジスタ113のゲート入力をHighレベ
ルへと持ち上げる。これにより、NchMOSトランジスタ1
13を流れる電流は増え、これに比例して定電流源11
1の電流は増える。この動作によって、電圧発生回路2
10、220内の各素子にかかる電圧は大きくなり、基
準電圧出力230はHighレベルへと持ち上げられる。基
準電圧出力230が持ち上がると所望の基準電圧が得ら
れる正常動作安定点へと動作ポイントが移行していく。
この移行の際に基準電圧出力230が第3の電圧発生回
路250の出力253より高いレベルになると、コンパ
レータ回路380は前述の動作とは逆の動作を行って出
力363はLow レベルとなる。この結果制御回路410
のNchMOSトランジスタスイッチ411はオフし制御回路
出力はハイインピーダンス状態となって、NchMOSトラン
ジスタ113のゲート入力をHighレベルに持ち上げる動
作をストップする。
By the operation of the comparator circuit 380, the NchMOS switch 411 in the control circuit 410 is turned on, and the gate input of the NchMOS transistor 113 is raised to the high level via the diode-connected NchMOS transistor 412. As a result, NchMOS transistor 1
The current flowing through 13 increases, and in proportion to this, the constant current source 11
The current of 1 increases. By this operation, the voltage generating circuit 2
The voltage across each element in 10, 220 increases and the reference voltage output 230 is raised to a high level. When the reference voltage output 230 rises, the operation point shifts to a normal operation stable point where a desired reference voltage is obtained.
When the reference voltage output 230 becomes a level higher than the output 253 of the third voltage generating circuit 250 during this transition, the comparator circuit 380 performs an operation opposite to the above operation and the output 363 becomes a low level. As a result, the control circuit 410
The NchMOS transistor switch 411 is turned off and the control circuit output becomes a high impedance state, and the operation of raising the gate input of the NchMOS transistor 113 to the High level is stopped.

【0067】また、制御回路410内のスイッチにはNc
hMOS トランジスタスイッチ411を用いており、更に
ダイオード接続のNchMOSトランジスタ412が出力端子
との間に介設されていることで、スイッチがオンして電
流が供給されVDD −2Vtに達した時点で電流の供給が止
まり、出力電位はこの電位レベルにクリップされる。こ
の動作は、NchMOSトランジスタ113のオン抵抗の急激
な低下、すなわち第1の電流源の電流の急激な増大を抑
えることになる。このため、基準電圧発生端子230の
電位レベルが正常動作点で得られる電圧より大きくなり
すぎるのを防ぐことができる。
The switch in the control circuit 410 has Nc.
Since the hMOS transistor switch 411 is used and the diode-connected NchMOS transistor 412 is interposed between the output terminal and the switch, the current is supplied when the switch is turned on and current is supplied to VDD -2Vt. The supply is stopped and the output potential is clipped to this potential level. This operation suppresses a rapid decrease in the on-resistance of the NchMOS transistor 113, that is, a rapid increase in the current of the first current source. Therefore, it is possible to prevent the potential level of the reference voltage generation terminal 230 from becoming excessively higher than the voltage obtained at the normal operating point.

【0068】図4(a)に基準電圧出力が異常動作点か
ら正常動作点Pへ移行する際の動作波形を示す。図5の
従来回路の場合では、制御回路420によって基準電圧
出力が電源電圧に近いレベルまで一端持ち上げられる。
基準電圧出力は図3に示す正常動作点(クロスポイン
ト)Pよりかなり大きくなって、フィードバック制御に
よりクロスポイントPの方へ戻す効果が差動増幅回路3
30において大きく働く。この結果、クロスポイントP
を行き過ぎてしまうといった動作となり、これを繰り返
すかたちで図4(b)に示すように基準電圧出力が発振
するという動作に陥りやすい。一方、図2の本発明の第
2の実施の形態の回路の場合では、正常動作点Pでの電
位レベルより大きくなり過ぎず、むしろ図3に示すクロ
スポイントPより左側から近づいていくため発振動作も
起こさずスムーズに正常動作点へ移行する。
FIG. 4A shows an operation waveform when the reference voltage output shifts from the abnormal operation point to the normal operation point P. In the case of the conventional circuit of FIG. 5, the control circuit 420 once raises the reference voltage output to a level close to the power supply voltage.
The reference voltage output becomes considerably larger than the normal operating point (cross point) P shown in FIG. 3, and the effect of returning to the cross point P by the feedback control is the differential amplifier circuit 3.
Works great at 30. As a result, cross point P
4B, the reference voltage output oscillates as shown in FIG. 4B. On the other hand, in the case of the circuit according to the second embodiment of the present invention in FIG. 2, the potential level at the normal operating point P does not become higher than the potential level, but rather approaches from the left side of the cross point P shown in FIG. It moves smoothly to the normal operating point without causing any movement.

【0069】第2の実施の形態の回路では、正常動作時
の基準電圧より大きな出力電圧を発生することがないた
め、この基準電圧発生回路を用いている回路の動作への
悪影響を未然に回避することができる。
Since the circuit of the second embodiment does not generate an output voltage higher than the reference voltage during normal operation, adverse effects on the operation of the circuit using this reference voltage generating circuit can be avoided. can do.

【0070】更に第2の実施の形態では、コンパレータ
回路380内の差動増幅回路350及び反転増幅回路3
60の定電流源を構成するカレントミラー回路の負荷回
路とフィードバック制御を行なう差動増幅回路330及
び反転増幅回路340の定電流源を構成するカレントミ
ラー回路の負荷回路を第3の電圧発生回路250と共用
しているため、別途負荷回路を設けた場合に比べてレイ
アウト面積とDC電流を削減することができる。
Further, in the second embodiment, the differential amplifier circuit 350 and the inverting amplifier circuit 3 in the comparator circuit 380 are used.
The load circuit of the current mirror circuit constituting the constant current source 60 and the load circuit of the current mirror circuit constituting the constant current source of the differential amplifier circuit 330 and the inverting amplifier circuit 340 which performs feedback control are the third voltage generating circuit 250. Since it is also used, the layout area and DC current can be reduced as compared with the case where a separate load circuit is provided.

【0071】[0071]

【発明の効果】請求項1記載の基準電圧発生回路のスタ
ートアップ回路によれば、基準電圧発生端子の基準電圧
出力の電位レベルを予め設定した電位レベルと比較し
て、Lowレベルとなっているときに基準電圧の電位レベ
ルを決める供給電流を制御することで基準電圧出力レベ
ルを持ち上げ、電源投入時などに所望の基準電圧が得ら
れる正常動作安定点以外の異常動作点に陥るのを確実に
防ぐことが可能となる。また電位レベルの判定にコンパ
レータ回路を用いることで、レベル判定は予め設定した
比較対象電位レベルにのみ依存し、コンパレータ回路の
判定結果は電源電圧に依存しないため幅広い電源電圧範
囲で安定して動作することが可能となる。また、予め設
定された比較対象電位レベルは陰極をGND に接地したダ
イオードのオン電圧を利用しているため、更に電源電圧
の影響を受けない電位レベルとすることができる。更
に、基準電圧発生回路内の2つの電圧発生回路のダイオ
ード素子と同様の特性を持つダイオード素子を用いてい
るため、異常動作点と正常安定動作点の間の電位レベル
に確実に設定でき、またオン電圧の温度特性が同じであ
ることから温度の変動に対しても安定した動作が可能と
なる。
According to the start-up circuit of the reference voltage generating circuit of claim 1, when the potential level of the reference voltage output of the reference voltage generating terminal is compared with a preset potential level and is at the Low level, By controlling the supply current that determines the potential level of the reference voltage, the reference voltage output level is raised, and it is possible to reliably prevent falling into an abnormal operation point other than the normal operation stable point where the desired reference voltage is obtained when the power is turned on. It becomes possible. Further, by using the comparator circuit for the determination of the potential level, the level determination depends only on the preset comparison target potential level, and the determination result of the comparator circuit does not depend on the power supply voltage, so that it operates stably in a wide power supply voltage range. It becomes possible. Further, since the preset potential level for comparison uses the ON voltage of the diode whose cathode is grounded to GND, it can be set to a potential level that is not affected by the power supply voltage. Furthermore, two of the voltage generating circuit of the reference voltage generator in circuit diode
Since a diode element with the same characteristics as the diode element is used, the potential level between the abnormal operation point and the normal stable operation point can be reliably set, and the temperature characteristics of the on-voltage are the same, so the temperature Stable operation is possible even with fluctuations.

【0072】請求項2記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the second aspect, the same effect as that of the first aspect can be obtained.

【0073】請求項3記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the third aspect, the same effect as that of the first aspect can be obtained.

【0074】請求項4記載の基準電圧発生回路のスター
トアップ回路によれば、請求項3と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the fourth aspect, the same effect as that of the third aspect can be obtained.

【0075】請求項5記載の基準電圧発生回路のスター
トアップ回路によれば、請求項4と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the fifth aspect, the same effect as in the fourth aspect can be obtained.

【0076】請求項6記載の基準電圧発生回路のスター
トアップ回路によれば、請求項1と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of claim 6, the same effect as that of claim 1 can be obtained.

【0077】請求項7記載の基準電圧発生回路のスター
トアップ回路によれば、請求項6と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit described in claim 7, the same effect as in claim 6 can be obtained.

【0078】請求項8記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項1と同様な効果の
ほか、正常動作点への移行の際に基準電圧出力が正常動
作点での電位レベルより大きくなりすぎてしまうのを防
ぐことができる。このため、この基準電圧を利用する回
路側で、所望の基準電圧より大きな異常電圧が入力され
た場合の誤動作対策を考慮する必要がなくなる。
According to the start-up circuit of the reference voltage generating circuit of the invention described in claim 8, in addition to the same effect as in claim 1, the reference voltage output is a potential at the normal operating point at the time of shifting to the normal operating point. You can prevent it from becoming too big above the level. Therefore, it becomes unnecessary for the circuit side using this reference voltage to take measures against malfunction when an abnormal voltage larger than the desired reference voltage is input.

【0079】請求項9記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項6または請求項7
と同様な効果のほか、回路を構成するのに必要なカレン
トミラー回路の負荷回路と比較対象電位レベルを発生す
る回路を共用することで、レイアウト面積とDC電流を削
減することができる。
According to the start-up circuit of the reference voltage generating circuit of the invention described in claim 9, claim 6 or claim 7.
In addition to the effect similar to, the layout area and the DC current can be reduced by sharing the load circuit of the current mirror circuit necessary for forming the circuit and the circuit for generating the comparison target potential level.

【0080】請求項10記載の発明の基準電圧発生回路
のスタートアップ回路によれば、請求項4または請求項
5ならびに請求項9と同様な効果がある。
According to the start-up circuit of the reference voltage generating circuit of the invention described in claim 10, the same effect as in claim 4, claim 5, or claim 9 can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の基準電圧発生回路
の全体構成図である。
FIG. 1 is an overall configuration diagram of a reference voltage generation circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態の基準電圧発生回路
の全体構成図である。
FIG. 2 is an overall configuration diagram of a reference voltage generation circuit according to a second embodiment of the present invention.

【図3】基準電圧出力電位に対する第1及び第2の電圧
発生回路の出力電位を示したグラフである。
FIG. 3 is a graph showing output potentials of the first and second voltage generation circuits with respect to a reference voltage output potential.

【図4】異常動作点から正常動作点へ移行する際の基準
電圧出力の波形を示した図であり、(a)は図2の第2
の実施の形態の場合、(b)は図5の従来例の場合であ
る。
4 is a diagram showing a waveform of a reference voltage output when shifting from an abnormal operating point to a normal operating point, (a) of FIG.
In the case of the above embodiment, (b) is the case of the conventional example of FIG.

【図5】従来例の基準電圧発生回路の全体構成図であ
る。
FIG. 5 is an overall configuration diagram of a conventional reference voltage generating circuit.

【符号の説明】[Explanation of symbols]

110 カレントミラー回路 111 定電流源 112 PchMOSトランジスタ(電流源) 113 NchMOSトランジスタ 210 第1の電圧発生回路 220 第2の電圧発生回路 211、221、222 抵抗素子 213、223 ダイオード素子 214 第1の電圧発生回路出力 224 第2の電圧発生回路出力 230 基準電圧発生端子(基準電圧出力) 330 差動増幅回路 331 定電流源 332、333 差動増幅部PchMOSトランジスタ 334、335 カレントミラー回路部NchMOSトランジ
スタ 336 差動増幅回路出力 340 反転増幅回路 341 定電流源 342 反転増幅部NchMOSトランジスタ 343 反転増幅回路出力 121 電流源 240 負荷回路 241 抵抗素子 122 電流源 250 第3の電圧発生回路 251 抵抗素子 252 ダイオード素子 253 第3の電圧発生回路出力 400 スタートアップ回路 410 制御回路 411 NchMOSトランジスタスイッチ 412 ダイオード接続NchMOSトランジスタ 420 制御回路 421 PchMOSトランジスタスイッチ 422 インバータ回路 380 コンパレータ回路 350 差動増幅回路 351 定電流源 352、353 差動増幅部PchMOSトランジスタ 354、355 カレントミラー回路部NchMOSトランジ
スタ 356 差動増幅回路出力 360 反転増幅回路 361 定電流源 362 反転増幅部NchMOSトランジスタ 363 コンパレータ回路出力(反転増幅回路出力) 370 インバータ回路 371 PchMOSトランジスタ 372 NchMOSトランジスタ 373 インバータ回路出力 Vout 基準電圧出力 V1 第1の電圧発生回路出力電位 V2 第2の電圧発生回路出力電位 V3 第3の電圧発生回路出力電位
110 current mirror circuit 111 constant current source 112 PchMOS transistor (current source) 113 NchMOS transistor 210 first voltage generation circuit 220 second voltage generation circuit 211, 221, 222 resistance element 213, 223 diode element 214 first voltage generation Circuit output 224 Second voltage generation circuit output 230 Reference voltage generation terminal (reference voltage output) 330 Differential amplification circuit 331 Constant current source 332, 333 Differential amplification section PchMOS transistor 334, 335 Current mirror circuit section NchMOS transistor 336 Differential Amplifier circuit output 340 Inverting amplifier circuit 341 Constant current source 342 Inverting amplifier section NchMOS transistor 343 Inverting amplifier circuit output 121 Current source 240 Load circuit 241 Resistance element 122 Current source 250 Third voltage generation circuit 251 Resistance element 252 Diode element 253 Third Electric power Generation circuit output 400 Startup circuit 410 Control circuit 411 NchMOS transistor switch 412 Diode-connected NchMOS transistor 420 Control circuit 421 PchMOS transistor switch 422 Inverter circuit 380 Comparator circuit 350 Differential amplifier circuit 351 Constant current source 352, 353 Differential amplifier PchMOS transistor 354 355 Current mirror circuit section NchMOS transistor 356 Differential amplification circuit output 360 Inversion amplification circuit 361 Constant current source 362 Inversion amplification section NchMOS transistor 363 Comparator circuit output (inversion amplification circuit output) 370 Inverter circuit 371 PchMOS transistor 372 NchMOS transistor 373 Inverter circuit Output Vout Reference voltage output V1 First voltage generator output potential V2 Second voltage generator output potential V3 Third voltage generator output potential

フロントページの続き (56)参考文献 特開 平9−297626(JP,A) (58)調査した分野(Int.Cl.7,DB名) G05F 1/445,1/56 G05F 1/613,1/618 H03F 3/45 Continuation of front page (56) Reference JP-A-9-297626 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G05F 1 / 445,1 / 56 G05F 1 / 613,1 / 618 H03F 3/45

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基準電圧発生端子を有し、前記基準電圧
発生端子に一端が接続された第1の抵抗素子と、この第
1の抵抗素子の他端に陽極が接続され陰極が低電圧源に
接続された第1のダイオード素子とを有し、前記第1の
抵抗素子と前記第1のダイオード素子との接続点が第1
の内部点である第1の電圧発生回路と、 前記第1の電圧発生回路と同じ基準電圧発生端子を有
し、前記基準電圧発生端子に一端が接続された第2の抵
抗素子と、この第2の抵抗素子の他端に一端が接続され
た第3の抵抗素子と、この第3の抵抗素子の他端に陽極
が接続され陰極が低電圧源に接続された第2のダイオー
ド素子とを有し、前記第2の抵抗素子と前記第3の抵抗
素子との接続点が第2の内部点である第2の電圧発生回
路とを備え、 前記第1の内部点と前記第2の内部点の両電圧が同電位
になるように前記基準電圧発生端子への供給電流をフィ
ードバック制御することで一定の電圧を発生し前記第1
の内部点の電圧値と前記第2の内部点の電圧値とが一致
する正常動作点及びこの正常動作点以外の他の動作点を
有する基準電圧発生回路のスタートアップ回路であっ
て、 第3の内部点を有し、この第3の内部点と低電圧源との
間に介設されたダイオード素子を有する構成を持つ第3
の電圧発生回路と、 2個の入力端子を有し、前記2個の入力端子が前記第3
の電圧発生回路の前記第3の内部点と前記第1と第2の
電圧発生回路の前記基準電圧発生端子とに各々接続され
両電圧の電位レベルを比較するコンパレータ回路と、 制御入力端子と制御出力端子を有し、前記制御入力端子
が前記コンパレータ回路の出力に接続され、前記コンパ
レータ回路の比較結果信号を受けて制御出力端子からの
信号が、前記基準電圧発生端子への供給電流を更に制御
することで前記基準電圧出力を正常動作とは異なる安定
点から前記正常動作点へ移行させる制御回路を備え、前記第3の内部点を有し、前記第3の内部点と前記低電
圧源との間に介設された前記ダイオード素子の特性と、
前記第1のダイオード素子および前記第2のダイオード
素子の特性が同じである 基準電圧発生回路のスタートア
ップ回路。
1. A first resistance element having a reference voltage generation terminal, one end of which is connected to the reference voltage generation terminal, and an anode connected to the other end of the first resistance element and a cathode of which is a low voltage source. A first diode element connected to the first diode element, and a connection point between the first resistance element and the first diode element is a first point.
A first voltage generating circuit which is an internal point of the second voltage generating circuit, a second voltage generating circuit having the same reference voltage generating terminal as that of the first voltage generating circuit, and one end of which is connected to the reference voltage generating terminal; A third resistance element having one end connected to the other end of the second resistance element, and a second diode element having an anode connected to the other end of the third resistance element and a cathode connected to a low voltage source. And a second voltage generating circuit in which a connection point between the second resistance element and the third resistance element is a second internal point, the first internal point and the second internal point A constant voltage is generated by feedback-controlling the current supplied to the reference voltage generation terminal so that both voltages at the points have the same potential.
A start-up circuit of a reference voltage generating circuit having a normal operating point at which the voltage value of the internal point of the same and the voltage value of the second internal point match, and an operating point other than the normal operating point, A third structure having an internal point and having a diode element interposed between the third internal point and the low voltage source.
Voltage generating circuit and two input terminals, and the two input terminals are the third input terminals.
Comparator circuit connected to the third internal point of the voltage generating circuit and the reference voltage generating terminals of the first and second voltage generating circuits for comparing the potential levels of both voltages, and a control input terminal and a control circuit. An output terminal is provided, the control input terminal is connected to the output of the comparator circuit, and the signal from the control output terminal upon receiving the comparison result signal of the comparator circuit further controls the current supplied to the reference voltage generation terminal. By doing so, a control circuit is provided that shifts the reference voltage output from a stable point different from normal operation to the normal operation point, has the third internal point, and has the third internal point and the low power source.
Characteristics of the diode element provided between the pressure source,
The first diode element and the second diode
Start-up circuit of the reference voltage generation circuit with the same element characteristics .
【請求項2】 制御回路は、基準電圧発生端子と第3の
内部点をコンパレータ回路により比較した結果で前記第
3の内部点の電位より基準電圧出力が低い場合に、前記
基準電圧発生端子への供給電流を増大させることで前記
基準電圧出力を正常動作とは異なる安定点から正常動作
点へ移行させる請求項1記載の基準電圧発生回路のスタ
ートアップ回路。
2. The control circuit, when the reference voltage output is lower than the potential of the third internal point as a result of comparison between the reference voltage generating terminal and the third internal point by the comparator circuit, sends the reference voltage to the reference voltage generating terminal. The start-up circuit of the reference voltage generation circuit according to claim 1, wherein the reference voltage output is shifted from a stable point different from a normal operation to a normal operation point by increasing the supply current of the reference voltage generator.
【請求項3】 フィードバック制御は、2個の入力端子
を有し、この2個の入力端子が第1の内部点と第2の内
部点に各々接続された演算増幅回路によって行われる請
求項1記載の基準電圧発生回路のスタートアップ回路。
3. The feedback control is performed by an operational amplifier circuit having two input terminals, the two input terminals being connected to a first internal point and a second internal point, respectively. Start-up circuit of the reference voltage generation circuit described.
【請求項4】 演算増幅回路は差動増幅回路を有し、 この差動増幅回路は、定電流源と、 この定電流源から電流が供給されると共に、前記第1お
よび第2の電圧発生回路の第1の内部点及び第2の内部
点の両電圧が差動信号として入力され、この差動信号を
増幅する差動増幅部と、 この差動増幅部の増幅差動信号が入力される第1および
第2の電流入力端子を有し、前記第1の電流入力端子に
入力される信号の値に比例した値で且つこの信号と同極
性の電流を前記第2の電流入力端子から引き抜くカレン
トミラー回路とを備え、 前記第2の電流入力端子が差動増幅回路の出力端子とな
る請求項3記載の基準電圧発生回路のスタートアップ回
路。
4. The operational amplifier circuit has a differential amplifier circuit, and the differential amplifier circuit is provided with a constant current source, current supplied from the constant current source, and the first and second voltage generators. Both the voltage at the first internal point and the voltage at the second internal point of the circuit are input as a differential signal, and a differential amplifier that amplifies this differential signal and an amplified differential signal of this differential amplifier are input. A first and a second current input terminal, and a current having a value proportional to the value of the signal input to the first current input terminal and having the same polarity as the signal is output from the second current input terminal. The start-up circuit of the reference voltage generating circuit according to claim 3, further comprising a current mirror circuit for extracting the current mirror circuit, wherein the second current input terminal serves as an output terminal of the differential amplifier circuit.
【請求項5】 演算増幅回路は更に反転増幅回路を備
え、この反転増幅回路は、定電流源を有すると共に、差
動増幅回路の出力端子の電圧を反転増幅する請求項4記
載の基準電圧発生回路のスタートアップ回路。
5. The reference voltage generator according to claim 4, wherein the operational amplifier circuit further includes an inverting amplifier circuit, and the inverting amplifier circuit has a constant current source and inversely amplifies the voltage at the output terminal of the differential amplifier circuit. Circuit start-up circuit.
【請求項6】 コンパレータ回路は差動増幅回路を有
し、 この差動増幅回路は、定電流源と、 前記定電流源から電流が供給されると共に、前記基準電
圧発生端子の基準電圧と前記第3の内部点が差動信号と
して入力され、この差動信号を増幅する差動増幅部と、 この差動増幅部の増幅差動信号が入力される第1および
第2の電流入力端子を有し、前記第1の電流入力端子に
入力される信号の値に比例した値で且つこの信号と同極
性の電流を前記第2の電流入力端子から引き抜くカレン
トミラー回路とを備え、 前記第2の電流入力端子が差動増幅回路の出力端子とな
る請求項1記載の基準電圧発生回路のスタートアップ回
路。
6. The comparator circuit has a differential amplifier circuit, and the differential amplifier circuit is provided with a constant current source, a current is supplied from the constant current source, and a reference voltage of the reference voltage generating terminal and the reference voltage. A third internal point is input as a differential signal, and a differential amplifier section that amplifies this differential signal and first and second current input terminals to which the amplified differential signal of this differential amplifier section is input are connected. A current mirror circuit for extracting a current having a value proportional to the value of the signal input to the first current input terminal and having the same polarity as the signal from the second current input terminal, The start-up circuit of the reference voltage generating circuit according to claim 1, wherein the current input terminal of is the output terminal of the differential amplifier circuit.
【請求項7】 コンパレータ回路は更に反転増幅回路を
備え、この反転増幅回路は、定電流源を有すると共に、
差動増幅回路の出力端子の電圧を反転増幅する請求項6
記載の基準電圧発生回路のスタートアップ回路。
7. The comparator circuit further includes an inverting amplifier circuit, and the inverting amplifier circuit has a constant current source, and
7. The inverting amplification of the voltage of the output terminal of the differential amplifier circuit.
Start-up circuit of the reference voltage generation circuit described.
【請求項8】 制御回路は、定電圧源と制御出力端子と
の間に介設されたスイッチ回路であって制御入力端子を
スイッチのオン/オフ制御端子とし、基準電圧発生端子
と第3の内部点をコンパレータ回路により比較した結果
で第3の内部点の電位より前記基準電圧出力が低い場合
にコンパレータ回路からの出力信号によりオンし、オン
直前の制御出力端子の電位レベルと定電圧源電位レベル
との中間の一定電圧に到達した際に供給電流を減少させ
少なくとも基準電圧発生回路の正常動作点への移行動作
を完了する時間範囲においては前記一定電圧を維持する
請求項1記載の基準電圧発生回路のスタートアップ回
路。
8. The control circuit is a switch circuit interposed between a constant voltage source and a control output terminal, wherein the control input terminal is a switch on / off control terminal, and a reference voltage generating terminal and a third voltage control terminal are provided. If the reference voltage output is lower than the potential of the third internal point as a result of comparison of the internal points by the comparator circuit, it is turned on by the output signal from the comparator circuit, and the potential level of the control output terminal immediately before turning on and the constant voltage source potential. The reference voltage according to claim 1, wherein the supply current is reduced when the voltage reaches a constant voltage intermediate between the level and the voltage, and the constant voltage is maintained at least in a time range in which the operation of shifting the reference voltage generating circuit to the normal operating point is completed. Start-up circuit of the generation circuit.
【請求項9】 コンパレータ回路内の差動増幅回路及び
反転増幅回路の各々の定電流源は、第3の電圧発生回路
に流れる電流値に比例した値で且つ同極性の電流を引き
抜く2個のカレントミラー回路を備え、前記各々のカレ
ントミラー回路出力を定電流源出力とし、前記第3の電
圧発生回路が前記2個のカレントミラー回路の負荷回路
として共用されている請求項6または請求項7記載の基
準電圧発生回路のスタートアップ回路。
9. The constant current source of each of the differential amplifier circuit and the inverting amplifier circuit in the comparator circuit has two values which are proportional to the current value flowing in the third voltage generating circuit and which draw out currents of the same polarity. 8. A current mirror circuit is provided, wherein each of the current mirror circuit outputs serves as a constant current source output, and the third voltage generating circuit is shared as a load circuit of the two current mirror circuits. Start-up circuit of the reference voltage generation circuit described.
【請求項10】 演算増幅回路内の差動増幅回路及び反
転増幅回路の各々の定電流源は、第3の電圧発生回路に
流れる電流値に比例した値で且つ同極性の電流を引き抜
く2個のカレントミラー回路を備え、前記各々のカレン
トミラー回路出力を定電流源出力とし、前記第3の電圧
発生回路が前記2個のカレントミラー回路の負荷回路と
して共用されている請求項4、請求項5または請求項9
記載の基準電圧発生回路のスタートアップ回路。
10. The constant current source of each of the differential amplifier circuit and the inverting amplifier circuit in the operational amplifier circuit has two pieces which draw a current having a value proportional to the current value flowing in the third voltage generating circuit and having the same polarity. 5. The current mirror circuit according to claim 4, wherein each of the current mirror circuit outputs serves as a constant current source output, and the third voltage generating circuit is shared as a load circuit for the two current mirror circuits. 5 or claim 9
Start-up circuit of the reference voltage generation circuit described.
JP35557398A 1998-12-15 1998-12-15 Startup circuit of reference voltage generator Expired - Fee Related JP3422706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35557398A JP3422706B2 (en) 1998-12-15 1998-12-15 Startup circuit of reference voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35557398A JP3422706B2 (en) 1998-12-15 1998-12-15 Startup circuit of reference voltage generator

Publications (2)

Publication Number Publication Date
JP2000181554A JP2000181554A (en) 2000-06-30
JP3422706B2 true JP3422706B2 (en) 2003-06-30

Family

ID=18444683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35557398A Expired - Fee Related JP3422706B2 (en) 1998-12-15 1998-12-15 Startup circuit of reference voltage generator

Country Status (1)

Country Link
JP (1) JP3422706B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267548A (en) * 2013-04-03 2013-08-28 上海晨思电子科技有限公司 Voltage device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519361B2 (en) 2000-11-07 2004-04-12 Necエレクトロニクス株式会社 Bandgap reference circuit
JP3678692B2 (en) * 2001-10-26 2005-08-03 沖電気工業株式会社 Bandgap reference voltage circuit
JP4268890B2 (en) 2004-02-27 2009-05-27 富士通マイクロエレクトロニクス株式会社 Reference voltage generator
CN1926491A (en) * 2004-04-16 2007-03-07 松下电器产业株式会社 Reference voltage generating circuit
GB2442493A (en) * 2006-10-04 2008-04-09 Iti Scotland Ltd Start-up circuit for bandgap circuit
JP5040397B2 (en) * 2007-03-28 2012-10-03 富士電機株式会社 Reference voltage circuit
KR101531881B1 (en) * 2008-12-30 2015-06-29 주식회사 동부하이텍 Circuit for generating reference voltage
US8324944B2 (en) 2009-05-29 2012-12-04 Stmicroelectronics Design And Application S.R.O. Startup circuitry and corresponding method for providing a startup correction to a main circuit connected to a startup circuitry
US8704504B2 (en) * 2010-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
JP5728415B2 (en) 2012-03-05 2015-06-03 株式会社東芝 Operation control circuit, DC-DC converter control circuit, and DC-DC converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267548A (en) * 2013-04-03 2013-08-28 上海晨思电子科技有限公司 Voltage device
CN103267548B (en) * 2013-04-03 2016-02-24 上海晨思电子科技有限公司 A kind of voltage device

Also Published As

Publication number Publication date
JP2000181554A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
US7521971B2 (en) Buffer circuit
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
CN113359931B (en) Linear voltage regulator and soft start method
JP3120795B2 (en) Internal voltage generation circuit
KR101248338B1 (en) Voltage regulator
US7262662B2 (en) Operational amplifier
US20030081436A1 (en) Internal voltage step-down circuit
JP2003015750A (en) Dynamic input stage bias for low quiescent current amplifier
JPH04126409A (en) Bias current control circuit
JP2007517477A (en) Replica bias voltage regulator
JP3422706B2 (en) Startup circuit of reference voltage generator
US7750723B2 (en) Voltage generation circuit provided in a semiconductor integrated device
CN112860002A (en) Instantaneous response linear voltage regulator
JP3356223B2 (en) Step-down circuit and semiconductor integrated circuit incorporating the same
CN113110693A (en) Low dropout regulator suitable for high-voltage driving
JPH05114291A (en) Generating circuit of reference voltage
CN110166029B (en) Hysteresis comparator circuit
JP2001042830A (en) Power supply device and liquid crystal display device using the power supply device
WO2021073305A1 (en) Low dropout-voltage linear voltage regulator having high power supply rejection ratio
JP4175303B2 (en) Power conversion circuit and power conversion method
CN114995564B (en) Starting circuit, starting method and electronic equipment
KR100243336B1 (en) Differential amplifier
US7002413B2 (en) Voltage amplification circuit
JP7192075B2 (en) current sense amplifier

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees