KR20030089473A - Method for filling blind via holes - Google Patents
Method for filling blind via holes Download PDFInfo
- Publication number
- KR20030089473A KR20030089473A KR20030030868A KR20030030868A KR20030089473A KR 20030089473 A KR20030089473 A KR 20030089473A KR 20030030868 A KR20030030868 A KR 20030030868A KR 20030030868 A KR20030030868 A KR 20030030868A KR 20030089473 A KR20030089473 A KR 20030089473A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- blind via
- copper
- above formula
- alkali metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 47
- 238000011049 filling Methods 0.000 title claims description 23
- 238000007747 plating Methods 0.000 claims abstract description 72
- 229910052802 copper Inorganic materials 0.000 claims abstract description 58
- 239000010949 copper Substances 0.000 claims abstract description 58
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000005868 electrolysis reaction Methods 0.000 claims abstract description 40
- 229910000365 copper sulfate Inorganic materials 0.000 claims abstract description 30
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims abstract description 30
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 25
- 229910052783 alkali metal Inorganic materials 0.000 claims abstract description 22
- 150000001340 alkali metals Chemical class 0.000 claims abstract description 22
- 150000001875 compounds Chemical class 0.000 claims abstract description 16
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims abstract description 7
- 125000004432 carbon atom Chemical group C* 0.000 claims abstract description 4
- 239000004721 Polyphenylene oxide Substances 0.000 claims abstract description 3
- 125000002947 alkylene group Chemical group 0.000 claims abstract description 3
- 229920000570 polyether Polymers 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 25
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000002585 base Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 5
- 239000000654 additive Substances 0.000 description 27
- 230000000996 additive effect Effects 0.000 description 21
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid group Chemical group S(O)(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 14
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 6
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 6
- 229910001431 copper ion Inorganic materials 0.000 description 6
- 150000001805 chlorine compounds Chemical class 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000011734 sodium Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- WCUXLLCKKVVCTQ-UHFFFAOYSA-M Potassium chloride Chemical compound [Cl-].[K+] WCUXLLCKKVVCTQ-UHFFFAOYSA-M 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- PTVDYARBVCBHSL-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu] PTVDYARBVCBHSL-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000003906 humectant Substances 0.000 description 1
- 235000011167 hydrochloric acid Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001515 polyalkylene glycol Polymers 0.000 description 1
- 239000001103 potassium chloride Substances 0.000 description 1
- 235000011164 potassium chloride Nutrition 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 235000002639 sodium chloride Nutrition 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/10—Sockets for co-operation with pins or blades
- H01R13/11—Resilient sockets
- H01R13/113—Resilient sockets co-operating with pins or blades having a rectangular transverse section
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
- H01R43/16—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for manufacturing contact members, e.g. by punching and by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/10—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation effected solely by twisting, wrapping, bending, crimping, or other permanent deformation
- H01R4/18—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation effected solely by twisting, wrapping, bending, crimping, or other permanent deformation by crimping
- H01R4/183—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation effected solely by twisting, wrapping, bending, crimping, or other permanent deformation by crimping for cylindrical elongated bodies, e.g. cables having circular cross-section
- H01R4/184—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation effected solely by twisting, wrapping, bending, crimping, or other permanent deformation by crimping for cylindrical elongated bodies, e.g. cables having circular cross-section comprising a U-shaped wire-receiving portion
- H01R4/185—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation effected solely by twisting, wrapping, bending, crimping, or other permanent deformation by crimping for cylindrical elongated bodies, e.g. cables having circular cross-section comprising a U-shaped wire-receiving portion combined with a U-shaped insulation-receiving portion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Metallurgy (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
황산구리 도금조로서,As copper sulfate plating bath,
(a) 하나의 분자내에 5개의 에테르 산소 원자를 포함하는 폴리에테르, 및(a) a polyether comprising five ether oxygen atoms in one molecule, and
(b) R1-S-(CH2O)n-R2-SO3M(여기서, R1은, 수소 원자, -(S)n-(CH2O)n-R2-SO3M, 또는 -CSn-(CH2O)n-R2-SO3M이고, R2는 3~8개의 탄소 원자를 포함하는 알킬렌기이고, M은 수소 원자 또는 알칼리 금속이며, n은 0 또는 1이다)의 화학식으로서 표시되는 화합물을 함유하는 황산구리 도금조를 사용한다. 구리 도금은, 하지층(下地層; seed layer)을 포함하는 하나의 전극과 상기 황산구리 도금조에 침지(浸漬)된 또 하나의 전극과의 사이에, 정전해(正電解) 시간에 대하여 1~50msec, 역전해(逆電解) 시간에 대하여 0.2~5msec, 및 정지 시간에 대하여 1~50msec의 주기로 전류를 역전시킴으로써 실시한다.(b) R 1 -S- (CH 2 O) n -R 2 -SO 3 M (wherein R 1 is a hydrogen atom,-(S) n- (CH 2 O) n -R 2 -SO 3 M Or -CS n- (CH 2 O) n -R 2 -SO 3 M, R 2 is an alkylene group containing 3 to 8 carbon atoms, M is a hydrogen atom or an alkali metal, n is 0 or Copper sulfate plating bath containing the compound represented by the chemical formula of 1) is used. Copper plating is 1-50 msec with respect to an electrostatic discharge time between one electrode containing a seed layer and another electrode immersed in the said copper sulfate plating bath. This is carried out by reversing the current in a cycle of 0.2 to 5 msec with respect to the reverse electrolysis time and 1 to 50 msec with respect to the stop time.
Description
본 발명은 실리콘 웨이퍼에 형성된 블라인드 바이어 홀 내부를 전기적으로 구리 도금함으로써 블라인드 바이어 홀을 금속 구리로 충전하는 방법에 관한 것이다.The present invention relates to a method for filling blind via holes with metallic copper by electrically copper plating the inside of blind via holes formed in a silicon wafer.
다층 LSI 기판의 경우, 직경이 1㎛ 이하이고, 종횡비(縱橫比)가 약 5인 블라인드 바이어 홀을 홀의 저부(底部)로부터 우선적으로 충전하는 기술은 공지되어 있다. 또한, 빌드업(build-up) 방법으로써 다층 구조의 인쇄회로기판을 형성하는 경우에, 빌드업되는 기판에 직경이 100㎛ 이상이고, 종횡비가 3 이하인 블라인드 바이어 홀을 형성하여 홀 내부를 구리 도금하는 기술도 공지되어 있다.In the case of a multilayer LSI substrate, a technique of preferentially filling blind via holes having a diameter of 1 m or less and an aspect ratio of about 5 from the bottom of the hole is known. In the case of forming a printed circuit board having a multilayer structure by a build-up method, a blind via hole having a diameter of 100 μm or more and an aspect ratio of 3 or less is formed on the substrate to be built up to plate copper inside the hole. Techniques for making are known.
그러나, 특히 큰 종횡비를 갖는 블라인드 바이어 홀을, 공지된 방법에 따라서, 홀 내부를 구리 도금함으로써 금속 구리로써 충전하는 경우에 공극(空隙)이 발생한다. 상세하게는, 개구 직경이 1㎛ 이하인 블라인드 바이어 홀을 공지된 방법으로써 충전하는 경우, 구리 도금에 대한 강한 촉진 작용으로 인하여 홀 개구단으로부터 약 20㎛ 깊이까지의 범위의 부분에서 도금 속도가 증가한다. 따라서, 블라인드 바이어 홀 내부가 충전되기 전에 개구부가 막혀서, 바이어 홀내에 공극이 남는다. 개구 직경이 100㎛ 이상인 블라인드 바이어 홀을 공지된 방법으로써 충전하는 경우, 개구단은 막히지 않지만, 블라인드 바이어 홀내의 형상에 따라서 도금막이분포되어서, 블라인드 바이어 홀의 중심부 부근에 개구부로부터 저부까지 연장되는 공극이 남는다.However, a void occurs when the blind via hole having a particularly large aspect ratio is filled with metallic copper by copper plating the inside of the hole according to a known method. Specifically, when the blind via hole having an opening diameter of 1 μm or less is filled by a known method, the plating speed increases in a portion ranging from the hole opening end to a depth of about 20 μm due to the strong promoting action on the copper plating. . Thus, the opening is blocked before the inside of the blind via hole is filled, leaving voids in the via hole. When the blind via hole having an opening diameter of 100 µm or more is filled by a known method, the opening end is not blocked, but the plating film is distributed according to the shape in the blind via hole, so that a gap extending from the opening to the bottom near the center of the blind via hole is formed. Remains.
본 발명은 상기의 문제점을 감안하여 이루어진 것으로서, 블라인드 바이어 홀 내부에 공극을 남기지 않고, 도전성이 우수한 금속 구리를 충전하는 방법을 제공하는 것을 목적으로 한다.The present invention has been made in view of the above problems, and an object thereof is to provide a method for filling metallic copper excellent in conductivity without leaving voids inside the blind via hole.
도 1A 내지 1C는 기판에 형성된 블라인드 바이어 홀을 금속 구리로써 충전하고, 기판의 배면을 연마하여 관통 전극을 형성하는 단계를 설명하는 개략도.1A-1C are schematic diagrams illustrating the steps of filling blind via holes formed in a substrate with metallic copper and polishing the back surface of the substrate to form through electrodes.
도 2는 실시예 1에 의한, 금속 구리가 충전된 블라인드 바이어 홀의 중심선을 따라서 취한 단면도.FIG. 2 is a cross-sectional view taken along the center line of the blind via hole filled with metal copper according to Example 1; FIG.
도 3은 실시예 2에 의한, 금속 구리가 충전된 블라인드 바이어 홀의 중심선을 따라서 취한 단면도.3 is a cross-sectional view taken along the center line of the blind via hole filled with metal copper according to Example 2. FIG.
도 4는 비교예 1에 의한, 금속 구리가 충전된 블라인드 바이어 홀의 중심선을 따라서 취한 단면도.4 is a cross-sectional view taken along a center line of a blind via hole filled with metal copper according to Comparative Example 1;
도 5는 비교예 2에 의한, 금속 구리가 충전된 블라인드 바이어 홀의 중심선을 따라서 취한 단면도.FIG. 5 is a cross-sectional view taken along a center line of a blind via hole filled with metal copper according to Comparative Example 2. FIG.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
2: 절연막2: insulation film
3: 도금 하지층(도전층)3: plated base layer (conductive layer)
4, 11: 블라인드 바이어 홀4, 11: blind buyer hall
5, 12: 금속 구리5, 12: metal copper
10: 공극10: void
본 발명자는 상기 목적을 달성하기 위하여 광범위한 연구를 진행하였다. 따라서, 특정 성분을 함유하는 황산구리 도금조를 사용하여, 특정 전해 조건하에서 전기 구리 도금 처리를 실행함으로써 상기 목적이 달성되는 것을 알아내었고, 이하의 발명을 하게 되었다.The present inventors conducted extensive research to achieve the above object. Therefore, it was found out that the above object is achieved by performing an electrocopper plating treatment under specific electrolytic conditions using a copper sulfate plating bath containing a specific component, and the following invention has been made.
(1) 블라인드 바이어 홀을 금속 구리로써 충전하는 방법은, 기판을 에칭하여 내벽과 함께 블라인드 바이어 홀을 형성하고, 블라인드 바이어 홀의 내벽상에 도금을 위한 하지층(下地層; seed layer)을 형성하고, 또한 황산구리 도금조내에서 하지층을 하나의 전극으로 하여 전기 구리 도금 처리를 실시함으로써, 블라인드 바이어 홀을 금속 구리로써 충전하는 단계를 포함하는, 블라인드 바이어 홀 충전 방법으로서, 상기 황산구리 도금조는, 이하의 성분 (a) 및 (b), 즉,(1) A method of filling blind via holes with metallic copper includes etching a substrate to form a blind via hole with an inner wall, and forming a seed layer for plating on the inner wall of the blind via hole. And filling the blind via hole with metallic copper by conducting an electrocopper plating treatment with the base layer as one electrode in the copper sulfate plating bath, wherein the copper sulfate plating bath comprises: Components (a) and (b), ie
(a) 하나의 분자내에 5개의 에테르 산소 원자를 포함하는 폴리에테르, 및(a) a polyether comprising five ether oxygen atoms in one molecule, and
(b) 이하의 화학식 (I)로 표시되는 화합물을 함유하고, 또한(b) contains a compound represented by formula (I) below;
상기 전기 구리 도금 처리는, 하지층을 포함하는 하나의 전극과 상기 황산구리 도금조에 침지(浸漬)된 또 하나의 전극과의 사이에, 정전해(正電解) 시간에 대하여 1~50msec, 역전해(逆電解) 시간에 대하여 0.2~5msec, 및 정지 시간에 대하여 1~50msec의 주기로 전류를 역전시킴으로써 실시하는 것을 특징으로 한다.The electro-copper plating treatment is performed in a range of 1 to 50 msec and reverse electrolysis with respect to an electrostatic discharge time between one electrode including an underlayer and another electrode immersed in the copper sulfate plating bath. It is carried out by reversing the electric current in a cycle of 0.2 to 5 msec with respect to the break time and 1 to 50 msec with respect to the stop time.
R1-S-(CH2O)n-R2-SO3M (I)R 1 -S- (CH 2 O) n -R 2 -SO 3 M (I)
상기 화학식에서, R1은, 수소 원자, -(S)n-(CH2O)n-R2-SO3M, 또는 -CSn-(CH2O)n-R2-SO3M이고, R2는 3~8개의 탄소 원자를 포함하는 알킬렌기이고, M은 수소 원자 또는 알칼리 금속이며, n은 0 또는 1이다.In the above formula, R 1 is a hydrogen atom,-(S) n- (CH 2 O) n -R 2 -SO 3 M, or -CS n- (CH 2 O) n -R 2 -SO 3 M , R 2 is an alkylene group containing 3 to 8 carbon atoms, M is a hydrogen atom or an alkali metal, and n is 0 or 1.
(2) 상기 (1)에 의한 블라인드 바이어 홀 충전 방법에 있어서, 상기 성분 (a)는 이하의 화학식 (II) 내지 (IV)로서 나타낸 물질 중 하나 이상을 포함하는 것을 특징으로 한다.(2) The blind via hole filling method according to (1), wherein the component (a) comprises at least one of the substances represented by the following formulas (II) to (IV).
HO-(CH2-CH2-O)a-H (II)HO- (CH 2 -CH 2 -O) a -H (II)
여기서, a = 5~500Where a = 5 to 500
(III) (III)
여기서, a = 5~200Where a = 5-200
(IV) (IV)
여기서, a+c = 5~250, b = 1~100Where a + c = 5-250, b = 1-100
(3) 상기 (1)에 의한 블라인드 바이어 홀 충전 방법에 있어서, 상기 성분(b)는 이하의 화학식 (V) 내지 (X)로서 나타낸 물질 중 하나 이상을 포함하는 것을 특징으로 한다.(3) The blind via hole filling method according to (1), wherein the component (b) comprises at least one of the substances represented by the following formulas (V) to (X).
M-SO3-(CH2)a-S-(CH2)b-SO3-M (V)M-SO 3- (CH 2 ) a -S- (CH 2 ) b -SO 3 -M (V)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-O-CH2-S-CH2-O-(CH2)b-SO3-M (VI)M-SO 3- (CH 2 ) a -O-CH 2 -S-CH 2 -O- (CH 2 ) b -SO 3 -M (VI)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-S-S-(CH2)b-SO3-M (VII)M-SO 3- (CH 2 ) a -SS- (CH 2 ) b -SO 3 -M (VII)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-O-CH2-S-S-CH2-O-(CH2)b-SO3-M (VIII)M-SO 3- (CH 2 ) a -O-CH 2 -SS-CH 2 -O- (CH 2 ) b -SO 3 -M (VIII)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
(IX) (IX)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
(X) (X)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
(4) 상기 (1) 내지 (3) 중 어느 하나에 의한 블라인드 바이어 홀 충전 방법에 있어서, 상기 황산구리 도금조내의 성분 (a)의 농도는 0.05 내지 10g/liter이고, 상기 황산구리 도금조내의 성분 (b)의 농도는 0.1 내지 100mg/liter인 것을 특징으로 한다.(4) In the blind via hole filling method according to any one of (1) to (3), the concentration of component (a) in the copper sulfate plating bath is 0.05 to 10 g / liter, and the component in the copper sulfate plating bath ( The concentration of b) is characterized in that 0.1 to 100mg / liter.
(5) 상기 (1) 내지 (4) 중 어느 하나에 의한 블라인드 바이어 홀 충전 방법에 있어서, 상기 블라인드 바이어 홀의 직경은 3~50㎛이고, 깊이는 30~100㎛이며, 깊이를 직경으로 나눈 값인 종횡비는 4~20인 것을 특징으로 한다.(5) In the blind via hole filling method according to any one of (1) to (4), the diameter of the blind via hole is 3 to 50 µm, the depth is 30 to 100 µm, and the depth is divided by the diameter. Aspect ratio is characterized by 4-20.
(6) 상기 (1) 내지 (5) 중 어느 하나에 의한 블라인드 바이어 홀 충전 방법에 있어서, 역전해에 있어서의 전류 밀도와 정전해에 있어서의 전류 밀도의 비는 1~10인 것을 특징으로 한다.(6) The blind via hole charging method according to any one of the above (1) to (5), wherein the ratio of the current density in reverse electrolysis and the current density in electrostatic electrolysis is 1 to 10 .
(7) 상기 (6)에 의한 블라인드 바이어 홀 충전 방법에 있어서, 정전해에 있어서의 전류 밀도는 0.1~20A/dm2이고, 역전해에 있어서의 전류 밀도는 0.1~200A/dm2인 것을 특징으로 한다.(7) The blind via hole charging method according to (6), wherein the current density in the electrostatic solution is 0.1 to 20 A / dm 2, and the current density in the reverse electrolysis is 0.1 to 200 A / dm 2 . It is done.
(8) 상기 (1) 내지 (7) 중 어느 하나에 의한 블라인드 바이어 홀 충전 방법에 있어서, 상기 기판은 실리콘 웨이퍼인 것을 특징으로 한다.(8) The blind via hole filling method according to any one of (1) to (7), wherein the substrate is a silicon wafer.
(9) 상기 (8)에 의한 블라인드 바이어 홀 충전 방법에 있어서, 실리콘 웨이퍼에 형성된 블라인드 바이어 홀의 내벽에 도금을 위한 하지층의 상기 형성 전에, 블라인드 바이어 홀의 내벽에 절연막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.(9) The blind via hole filling method according to the above (8), further comprising forming an insulating film on the inner wall of the blind via hole before the formation of the base layer for plating on the inner wall of the blind via hole formed in the silicon wafer. Characterized in that.
(10) 기판을 관통하는 전극을 형성하는 방법으로서, 상기 (1) 내지 (9) 중 어느 하나에 의한 방법으로써 기판에 형성된 블라인드 바이어 홀을 금속 구리로써충전하는 단계와, 기판의 배면을 연마하여, 금속 구리로써 충전되고 또한 기판을 관통하는 바이어 홀을 구비한 기판을 취득하는 단계를 포함하는 것을 특징으로 한다.(10) A method of forming an electrode penetrating a substrate, comprising the steps of: (1) to (9) filling the blind via hole formed in the substrate with metallic copper, and polishing the back surface of the substrate And obtaining a substrate having via holes filled with metallic copper and penetrating the substrate.
이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
블라인드 바이어 홀은 기판에 저면이 형성된 바이어 홀이다. 블라인드 바이어 홀을 금속 구리 등 도전 물질로 충전한 후에, 기판의 배면을 연마하여 상기 물질을 노출시킴으로써 도전 물질로써 충전된 바이어 홀에 의해서 관통된 기판을 취득한다.The blind via hole is a via hole having a bottom surface formed on a substrate. After filling the blind via hole with a conductive material such as metal copper, the back surface of the substrate is polished to expose the material to obtain a substrate penetrated by the via hole filled with the conductive material.
본 발명에 따라서 블라인드 바이어 홀을 금속 구리로써 충전하는 데에 사용되는 황산구리 도금조는, 황산, 황산구리, 및 수용성 염소 화합물의 기본 조성에 첨가제 (a)와 (b)를 추가한 것이다. 황산구리 도금에 사용되는 것이면, 어떠한 기본 조성이라도 특별한 제한없이 사용할 수 있다.The copper sulfate plating bath used for filling the blind via hole with metallic copper according to the present invention is the addition of additives (a) and (b) to the basic composition of sulfuric acid, copper sulfate and water-soluble chlorine compounds. As long as it is used for copper sulfate plating, any basic composition can be used without particular limitation.
황산의 적절한 농도는 30~400g/liter이고, 바람직하게는 80~120g/liter이다. 황산 농도가, 예로서, 30g/liter 이하인 경우, 도금조는 도전성이 감소하여, 도금조에 통전하는 것이 곤란하게 된다. 반면에, 농도가 400g/liter 이상인 경우에는, 황산구리가 도금조에서 용해되는 것이 방해되어서 극단적인 경우 침전될 수도 있다.Suitable concentrations of sulfuric acid are 30-400 g / liter, preferably 80-120 g / liter. When the sulfuric acid concentration is, for example, 30 g / liter or less, the plating bath decreases the conductivity and it becomes difficult to energize the plating bath. On the other hand, when the concentration is 400 g / liter or more, copper sulfate may be prevented from dissolving in the plating bath, and may precipitate in extreme cases.
황산구리의 적절한 농도는 20~300g/liter이고, 바람직하게는 150~250g/liter이다. 농도가, 예로서, 20g/liter 이하인 경우, 피도금 물체에 구리 이온이 불충분하게 공급된다. 따라서 정상적인 도금막을 형성하는 것이 불가능하게 된다. 또한,농도가 300g/liter 이상인 경우에는, 황산구리를 용해시키는 것이 곤란하다.Suitable concentration of copper sulfate is 20-300 g / liter, preferably 150-250 g / liter. When the concentration is, for example, 20 g / liter or less, insufficiently supplied copper ions are supplied to the object to be plated. Therefore, it is impossible to form a normal plating film. In addition, when the concentration is 300 g / liter or more, it is difficult to dissolve the copper sulfate.
황산구리 도금에 사용되는 것이면, 어떠한 수용성 염소 화합물이라도 특별한 제한없이 사용할 수 있다. 수용성 염소 화합물의 예로서는 염산, 염화나트륨, 염화칼륨, 및 염화암모늄이 있다. 수용성 염소 화합물은 단독으로, 또는 2 종류 이상의 화합물을 혼합한 형태로, 어느 형태로든지 사용할 수 있다.Any water-soluble chlorine compound can be used without particular limitation as long as it is used for copper sulfate plating. Examples of water soluble chlorine compounds are hydrochloric acid, sodium chloride, potassium chloride, and ammonium chloride. The water-soluble chlorine compound may be used alone or in any form in which two or more kinds of compounds are mixed.
본 발명에서 사용되는 황산구리 도금조에 포함되는 수용성 염소 화합물의 농도는, 염소 이온 농도로서, 10~200mg/liter, 바람직하게는 30~100mg/liter가 적당하다. 염소 이온 농도가, 예로서, 10mg/liter 이하이면, 첨가제가 적절하게 작용하기 어렵게 된다. 농도가 200mg/liter 이상인 경우, 양극이 부동태화(不動態化)되어서 도금조를 통전시킬 수 없다.The concentration of the water-soluble chlorine compound contained in the copper sulfate plating bath used in the present invention is 10 to 200 mg / liter, preferably 30 to 100 mg / liter, as the chloride ion concentration. If the chlorine ion concentration is, for example, 10 mg / liter or less, the additive becomes difficult to function properly. If the concentration is 200 mg / liter or more, the anode is passivated and the plating bath cannot be energized.
본 발명에서 사용되는 첨가제 (a)는 도금조에서 습윤제로서 작용하는 물질이고, 각각의 분자에 바람직하게는 최소 5개, 더욱 바람직하게는 최소 20개의 에테르 산소를 포함한다.The additive (a) used in the present invention is a substance which acts as a humectant in the plating bath, and preferably contains at least 5, more preferably at least 20 ether oxygens in each molecule.
본 발명에서 사용되는 첨가제 (a)는 단독으로, 또는 2 종류 이상의 첨가제를 혼합한 형태로, 어느 형태로든지 사용할 수 있다. 바람직한 첨가제 (a)는 최소 5개, 더욱 바람직하게는 50~100개의 에테르 산소를 포함하는 폴리알킬렌글리콜이다.The additive (a) used in the present invention may be used alone or in any form in which two or more kinds of additives are mixed. Preferred additives (a) are polyalkylene glycols comprising at least 5, more preferably 50 to 100 ether oxygens.
본 발명에서 사용되는 바람직한 첨가제 (a)로서는, 이하의 화학식 (II) 내지 (IV)로서 나타내는 화합물을 예로 들 수 있다.As a preferable additive (a) used by this invention, the compound represented by the following general formula (II)-(IV) is mentioned.
HO-(CH2-CH2-O)a-H (II)HO- (CH 2 -CH 2 -O) a -H (II)
여기서, a = 5~500Where a = 5 to 500
(III) (III)
여기서, a = 5~200Where a = 5-200
(IV) (IV)
여기서, a+c = 5~250, b = 1~100Where a + c = 5-250, b = 1-100
본 발명에서 사용되는 첨가제 (a)의 농도는 바람직하게는 0.05~10g/liter, 더욱 바람직하게는 0.1~2g/liter이다. 도금조에서의 첨가제 (a)의 농도가, 0.05g/liter 이하이면, 불충분한 습윤 효과로 인하여 도금된 막에 많은 핀홀 (pinhole)이 발생하여 정상적인 도금막을 석출하는 것이 곤란하게 된다. 반면에, 10g/liter 이상의 농도는, 증가된 농도에 대응하는 효과의 향상이 거의 없으므로, 경제적인 관점에서 바람직하지 않다.The concentration of the additive (a) used in the present invention is preferably 0.05 to 10 g / liter, more preferably 0.1 to 2 g / liter. If the concentration of the additive (a) in the plating bath is 0.05 g / liter or less, due to insufficient wetting effect, many pinholes are generated in the plated film, making it difficult to deposit a normal plated film. On the other hand, a concentration of 10 g / liter or more is not preferable from an economic point of view since there is little improvement of the effect corresponding to the increased concentration.
본 발명에서 사용되는 첨가제 (b)는 도금조에서 양으로 대전되는 물질이고, 전해(電解)중에 피도금 물질의 표면에 흡착되고, 역전해시에 표면으로부터 이탈한다. 첨가제 (b)가 피도금 물질의 표면에 흡착되는 경우, 도금되는 구리 막의 성장에 기여한다.The additive (b) used in the present invention is a substance that is positively charged in the plating bath, is adsorbed on the surface of the plated material during electrolysis, and leaves the surface during reverse electrolysis. When additive (b) is adsorbed on the surface of the material to be plated, it contributes to the growth of the copper film to be plated.
본 발명에서 사용되는 첨가제 (b)의 예로서, 하나의 분자에 -S-CH2O-R-SO3M의 구조를 갖는 화합물, 또는 하나의 분자에 -S-R-SO3M의 구조를 갖는 화합물이 있고,여기서, M은 수소 또는 알칼리 금속 원자이고, R은 3~8개의 탄소 원자를 포함하는 알킬기이다.As an example of the additive (b) used in the present invention, a compound having a structure of -S-CH 2 OR-SO 3 M in one molecule, or a compound having a structure of -SR-SO 3 M in one molecule is Wherein M is hydrogen or an alkali metal atom, and R is an alkyl group containing from 3 to 8 carbon atoms.
본 발명에서 사용되는 첨가제 (b)로서는, 이하의 화학식 (V) 내지 (X)로서 나타내는 화합물을 예로 들 수 있다.As an additive (b) used by this invention, the compound represented by the following general formula (V)-(X) is mentioned.
M-SO3-(CH2)a-S-(CH2)b-SO3-M (V)M-SO 3- (CH 2 ) a -S- (CH 2 ) b -SO 3 -M (V)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-O-CH2-S-CH2-O-(CH2)b-SO3-M (VI)M-SO 3- (CH 2 ) a -O-CH 2 -S-CH 2 -O- (CH 2 ) b -SO 3 -M (VI)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-S-S-(CH2)b-SO3-M (VII)M-SO 3- (CH 2 ) a -SS- (CH 2 ) b -SO 3 -M (VII)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
M-SO3-(CH2)a-O-CH2-S-S-CH2-O-(CH2)b-SO3-M (VIII)M-SO 3- (CH 2 ) a -O-CH 2 -SS-CH 2 -O- (CH 2 ) b -SO 3 -M (VIII)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
(IX) (IX)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
(X) (X)
여기서, a = 3~8, b = 3~8, M은 수소 또는 알칼리 금속 원소이다.Here, a = 3-8, b = 3-8, M is hydrogen or an alkali metal element.
특히, 바람직한 첨가제 (b)는 이하의 화학식 (XI)로서 나타내는 화합물을 포함한다.In particular, preferred additive (b) includes a compound represented by the following general formula (XI).
Na-SO3-(CH2)3-O-CH2-S-CH2-O-(CH2)3-SO3-Na (XI)Na-SO 3- (CH 2 ) 3 -O-CH 2 -S-CH 2 -O- (CH 2 ) 3 -SO 3 -Na (XI)
본 발명에서의 첨가제 (b)는 단독으로, 또는 2 종류 이상의 첨가제를 혼합한 형태로, 어느 형태로든지 사용할 수 있다.The additive (b) in this invention can be used individually or in any form in the form which mixed two or more types of additives.
본 발명에서의 첨가제 (b)는 바람직하게는 0.1 내지 100mg/liter, 더욱 바람직하게는 0.2 내지 10mg/liter의 양을 사용하는 적당하다. 도금조에서의 첨가제 (b)의 농도가 0.1mg/liter 이하이면, 도금되는 구리 막의 성장을 촉진하는 아무런 효과도 얻을 수 없다. 반면에, 100mg/liter 이상의 농도는, 증가된 농도에 대응하는 효과의 향상이 거의 없으므로, 경제적인 관점에서 바람직하지 않다.Additive (b) in the present invention is suitably in an amount of preferably 0.1 to 100 mg / liter, more preferably 0.2 to 10 mg / liter. If the concentration of the additive (b) in the plating bath is 0.1 mg / liter or less, no effect of promoting the growth of the copper film to be plated can be obtained. On the other hand, a concentration of 100 mg / liter or more is not preferable from an economic point of view because there is little improvement of the effect corresponding to the increased concentration.
PPR 전해법, 즉, 짧은 주기에서 전류 방향을 역전시키는 전해 도금 방법을 사용하면, 첨가제 (b)가 전해에 의해서 피도금 물질의 블라인드 바이어 홀의 내측면에 흡착되고, 짧은 역전해 시간 동안 전류가 집중되기 쉬운, 블라인드 바이어 홀의 개구부 주위에서만 이탈한다.Using PPR electrolysis, i.e. electrolytic plating, which reverses the current direction in a short period, additive (b) is adsorbed to the inner side of the blind via hole of the material to be plated by electrolysis, and the current concentrates for a short reverse electrolysis time. Departures only around the openings of the blind via holes, which are likely to occur.
따라서, 전류 방향의 역전을 반복함으로써, 블라인드 바이어 홀의 저면 부근에 흡착되는 첨가제 (b)의 양이 많고, 개구부 부근의 첨가제 (b)의 양은 적게 된다. 결과적으로, 도금되는 구리 막의 성장에 기여하는 첨가제 (b)의 작용이 블라인드 바이어 홀의 저면 부근에서 강하게 된다. 따라서, 도금막을 형성하는 구리 석출 속도가, 개구부에서의 석출 속도보다 저면 부근에서 더 빠르게 되어서, 블라인드바이어 홀 내부에 공극을 남기지 않고, 구리 석출물로써 블라인드 바이어 홀을 완전히 충전하는 것이 가능하게 된다.Therefore, by repeating the inversion of the current direction, the amount of the additive (b) adsorbed near the bottom of the blind via hole is large, and the amount of the additive (b) near the opening is reduced. As a result, the action of the additive (b), which contributes to the growth of the copper film to be plated, becomes strong near the bottom of the blind via hole. Therefore, the copper deposition rate for forming the plated film becomes faster near the bottom surface than the deposition rate at the opening, so that the blind via hole can be completely filled with the copper precipitate without leaving voids in the blind via hole.
본 발명에 사용되는 전해법은, 정전해(피막을 석출시키는 전해), 역전해, 및 정지 시간을 짧은 주기에 걸쳐서 반복하는 방법이다. 전해의 주기는, 정전해 시간 1~50msec, 역전해 시간 0.2~5msec, 정지 시간 1~50msec인 것이 바람직하다. 정전해 시간이 역전해 시간보다 긴 것이 중요하다.The electrolytic method used for this invention is a method of repeating electrostatic discharge (electrolysis which precipitates a film), reverse electrolysis, and stop time over a short period. It is preferable that the cycle of electrolysis is electrostatic discharge time 1-50 msec, reverse electrolysis time 0.2-5 msec, and stop time 1-50 msec. It is important that the electrostatic discharge time is longer than the reverse electrolysis time.
정전해 시간이 1msec보다 짧으면, 정상적인 구리 석출이 개시되는 시간 전에 전해가 정지되므로, 바람직하지 않다. 정전해 시간이 50msec보다 긴 경우에는, 블라인드 바이어 홀의 개구부 부근에서의 첨가제 (b)의 흡착이 증가된다. 따라서, 블라인드 바이어 홀의 저면 부근에서의 도금막을 형성하는 구리 석출 속도를, 개구부에서의 석출 속도보다 더 빠르게 할 수 없어서, 본 발명의 효과를 무효화시킨다.If the electrostatic dissolution time is shorter than 1 msec, electrolysis is stopped before the time when normal copper precipitation starts, which is not preferable. If the electrostatic discharge time is longer than 50 msec, the adsorption of the additive (b) near the opening of the blind via hole is increased. Therefore, the copper deposition rate for forming the plated film in the vicinity of the bottom of the blind via hole cannot be made faster than the deposition rate at the opening, thereby invalidating the effect of the present invention.
역전해 시간이 0.2msec보다 짧은 경우, 블라인드 바이어 홀 부근에 흡착된 첨가제 (b)를 이탈시킬 수 없다. 따라서, 블라인드 바이어 홀의 저면 부근에서의 도금막을 형성하는 구리 석출 속도를, 개구부에서의 석출 속도보다 더 빠르게 할 수 없으므로, 본 발명의 효과가 상실된다. 반면에, 역전해 시간이 5msec보다 긴 경우에는, 석출된 구리 막이 용해되어서 블라인드 바이어 홀 내부를 구리 도금하는 시간이 더 길어지므로, 바람직하지 않다.If the reverse electrolysis time is shorter than 0.2 msec, the adsorbed additive (b) in the vicinity of the blind via hole cannot be released. Therefore, the copper deposition rate for forming the plated film in the vicinity of the bottom of the blind via hole cannot be made faster than the deposition rate at the opening, so the effect of the present invention is lost. On the other hand, when the reverse electrolysis time is longer than 5 msec, it is not preferable because the deposited copper film is dissolved and the time for copper plating inside the blind via hole becomes longer.
정지 시간은 블라인드 바이어 홀 내부에 구리 이온을 공급하는 데에 기여한다. 바람직한 정지 시간은 1~50msec, 더욱 바람직하게는 5~10msec이다. 정지 시간에 1msec보다 짧으면, 블라인드 바이어 홀 내부에 구리 이온을 공급하는 데에 기여하기에 충분하지 않다. 정지 시간이 50msec보다 긴 경우에는, 블라인드 바이어 홀 내부와 도금조와의 사이의 구리 이온 농도의 구배(勾配)가 감소되어서, 구리 이온의 공급에 기여하는 효과가 향상되지 않는다. 또한, 블라인드 바이어 홀 내부를 구리 도금하는 데에 걸리는 시간이 길어진다.The down time contributes to supplying copper ions inside the blind via hole. Preferable stop time is 1-50 msec, More preferably, it is 5-10 msec. If it is shorter than 1 msec at the stop time, it is not sufficient to contribute to supplying copper ions inside the blind via hole. When the stop time is longer than 50 msec, the gradient of copper ion concentration between the blind via hole and the plating bath is reduced, and the effect of contributing to the supply of copper ions is not improved. In addition, the time taken for copper plating the inside of the blind via hole becomes long.
전해에 있어서의 전류 밀도 비율은, 정전해 1에 대하여, 역전해 1~10, 바람직하게는 2~5인 것이 적당하다.The current density ratio in electrolysis is suitably reverse electrolysis 1-10, Preferably it is 2-5 with respect to electrostatic discharge 1.
전해에 있어서의 전류 밀도 비율이, 정전해 1에 대하여, 역전해가 1보다 작은 경우, 블라인드 바이어 홀 부근에 흡착된 첨가제를 이탈시킬 수 없다. 따라서, 블라인드 바이어 홀의 저면 부근에서의 도금막을 형성하는 구리 석출 속도를, 개구부에서의 석출 속도보다 더 빠르게 할 수 없으므로, 본 발명의 효과를 무효화시킨다. 전해에 있어서의 전류 밀도 비율이, 정전해 1에 대하여, 역전해가 10보다 큰 경우, 일단 석출된 도금 구리 막이 용해되어서 블라인드 바이어 홀 내부를 구리 도금하는 시간이 더 길어진다.When the current density ratio in electrolysis is less than 1 with respect to electrostatic solution 1, the additive adsorbed in the vicinity of a blind via hole cannot be removed. Therefore, the copper deposition rate for forming the plated film in the vicinity of the bottom of the blind via hole cannot be made faster than the deposition rate at the opening, thereby invalidating the effect of the present invention. When the current density ratio in electrolysis is greater than 10 with respect to electrostatic solution 1, the plating copper film which once precipitated melt | dissolves, and the time for copper plating inside the blind via hole becomes longer.
정전해에 대한 바람직한 전류 밀도는, 예로서, 0.1~20A/dm2이고, 더욱 바람직하게는, 0.2~5A/dm2이며, 역전해에 대한 바람직한 전류 밀도는, 0.1~200A/dm2이고, 더욱 바람직하게는, 0.2~20A/dm2이다.Preferred current densities for electrostatic solutions are, for example, 0.1 to 20 A / dm 2 , more preferably 0.2 to 5 A / dm 2 , and preferred current densities for reverse electrolysis are 0.1 to 200 A / dm 2 , More preferably, it is 0.2-20 A / dm <2> .
이어서, 블라인드 바이어 홀의 충전 방법과 본 발명의 관통 전극을 형성하는 방법의 바람직한 실시예를 도 1A~1C를 참조하여 설명한다.Next, a preferred embodiment of the method for filling the blind via hole and the method for forming the through electrode of the present invention will be described with reference to FIGS. 1A to 1C.
블라인드 바이어 홀(4), 즉 저면이 있는 바이어 홀을, 예로서, 실리콘 웨이퍼 등 기판에 사진식각기술로써 형성한다. 블라인드 바이어 홀은 직경이 10㎛이고 깊이가 60㎛인 개구부를 구비하고 있다. 기판과, 홀내에 충전되는 구리와의 사이를 절연하기 위해서 절연막(2)을 선택적으로 형성한 후에, 도금 하지층(도전층)(3)을 형성한다(도 1A). 이어서, 도금 하지층(3)을 하나의 전극으로 하여 블라인드 바이어 홀(4)을 전기 도금하여 금속 구리(5)를 충전한다. 본 발명의 블라인드 바이어 홀 충전 방법을 사용함으로써, 바이어 홀이 내부에 큰 공극이 형성됨이 없이 구리로써 충전된다(도 1B). 후속해서, 바이어 홀의 개구부 반대편의 기판 배면(1a)을 연마하여 블라인드 바이어 홀에 충전된 금속 구리의 저면(5a)을 노출시켜서, 구리가 충전된 바이어 홀이 관통하는 기판을 취득한다(도 1C).The blind via hole 4, i.e., the via hole with the bottom, is formed in a substrate such as a silicon wafer by photolithography. The blind via hole has an opening of 10 mu m in diameter and 60 mu m in depth. After the insulating film 2 is selectively formed to insulate between the substrate and the copper filled in the hole, a plated underlayer (conductive layer) 3 is formed (FIG. 1A). Subsequently, the blind via hole 4 is electroplated using the plated base layer 3 as one electrode to fill the metallic copper 5. By using the blind via hole filling method of the present invention, the via hole is filled with copper without forming large voids therein (FIG. 1B). Subsequently, the substrate back surface 1a opposite to the opening of the via hole is polished to expose the bottom surface 5a of the metallic copper filled in the blind via hole, thereby obtaining a substrate through which the copper filled via hole penetrates (FIG. 1C). .
본 발명의 도금을 실행하기 위해서는, 블라인드 바이어 홀의 내부는 전해 도금에 앞서서 도전성을 가져야 한다. 도전성을 부여하기 위해서, 무전해 도금법, 도전성 미세 입자 흡착 처리, 기상(氣相; vapor phase) 도금법 등, 각종 방법을 이용할 수 있다.In order to carry out the plating of the present invention, the interior of the blind via hole must be conductive prior to the electrolytic plating. In order to impart conductivity, various methods, such as an electroless plating method, an electroconductive fine particle adsorption process, and a vapor phase plating method, can be used.
본 발명의 전기 도금 방법은, 예로서, 10~40℃, 바람직하게는 20~25℃의 온도에서 실행한다. 도금 온도가 10℃보다 낮으면, 도금조의 도전성이 저하한다. 따라서, 전해시의 전류 밀도를 증가시킬 수 없으므로, 도금막의 성장 속도가 저하하여 생산성이 감소된다. 도금 온도를 40℃ 이상 올리는 것은, 첨가제 (a) 및 (b)가 분해될 수도 있으므로 효과적이 아니다.The electroplating method of this invention is performed at the temperature of 10-40 degreeC, Preferably it is 20-25 degreeC, for example. If plating temperature is lower than 10 degreeC, electroconductivity of a plating tank will fall. Therefore, since the current density during electrolysis cannot be increased, the growth rate of the plated film is lowered and the productivity is reduced. Raising the plating temperature by 40 ° C or more is not effective because the additives (a) and (b) may decompose.
본 발명의 전기 도금 방법에 의하면, 황산구리 도금에 사용되는 것이면, 어떠한 양극이든지 사용할 수 있다. 양극은 가용성 전극일 수도 있고, 불용성 전극일수도 있다.According to the electroplating method of the present invention, any anode can be used as long as it is used for copper sulfate plating. The anode may be a soluble electrode or an insoluble electrode.
본 발명의 전기 도금 방법에 의하면, 피도금 물질의 표면에 구리 이온과 첨가제를 균일하게 공급하기 위해서 도금액을 교반할 필요가 있다. 또한, 디스플레이싱(displacing) 여과 또는 순환 여과를 실행할 수도 있다. 특히, 도금액을 필터로써 순환 여과 처리하여 도금액의 온도를 균일하게 하고 또한 용액으로부터 먼지, 침전물 등을 제거하는 것이 바람직하다.According to the electroplating method of the present invention, in order to uniformly supply copper ions and additives to the surface of the material to be plated, it is necessary to stir the plating liquid. It is also possible to carry out displacing filtration or circular filtration. In particular, it is preferable that the plating liquid is subjected to circulating filtration with a filter to uniform the temperature of the plating liquid and to remove dust, deposits, and the like from the solution.
실리콘 웨이퍼의 블라인드 바이어 홀을 금속 구리로써 충전한 후에, 웨이퍼를 홀의 개구부 반대편으로부터 연마하여 홀내에 충전된 금속 구리 부분을 노출시킨다. 이렇게 하여 관통 전극을 구비한 실리콘 웨이퍼를 형성한다.After filling the blind via hole of the silicon wafer with metal copper, the wafer is polished from opposite the opening of the hole to expose the metal copper portion filled in the hole. In this way, a silicon wafer having through electrodes is formed.
상기에서 설명한 바와 같이, 본 발명에 의하면, 특정의 성분 (a)와 (b)를 함유하는 황산구리 도금조를 사용하여, 짧은 주기의 정전해, 역전해 및 정지 시간을 반복하면서 블라인드 바이어 홀 내부를 전기 구리 도금함으로써, 블라인드 바이어 홀을, 내부에 어떠한 공극도 형성됨이 없이 금속 구리로써 충전할 수 있다.As described above, according to the present invention, using the copper sulfate plating bath containing the specific components (a) and (b), the inside of the blind via hole is repeated while repeating a short cycle of electrostatic discharge, reverse electrolysis and stop time. By electro copper plating, the blind via hole can be filled with metallic copper without forming any voids therein.
(실시예)(Example)
이하의 실시예와 비교예를 참조하여 본 발명을 더욱 상세히 설명한다. 그러나, 본 발명의 범위는 이것에 의해서 전혀 한정되지 않는 것을 이해하여야 한다.The present invention will be described in more detail with reference to the following examples and comparative examples. However, it should be understood that the scope of the present invention is not limited at all by this.
전해를 위해서 이하의 도금액 및 조건을 사용하였다.The following plating solutions and conditions were used for the electrolysis.
실시예 1Example 1
도금액:Plating amount:
황산: 100g/literSulfuric acid: 100g / liter
황산구리: 200g/literCopper sulfate: 200g / liter
염소 이온: 70mg/literChloride ion: 70 mg / liter
이하의 화학식의 화합물: 0.4g/literA compound of the formula: 0.4 g / liter
여기서 a+c=45, b=45, 및Where a + c = 45, b = 45, and
이하의 화학식의 화합물: 1mg/literA compound of the formula: 1 mg / liter
Na-SO3-(CH2)3-S-S-(CH2)3-SO3-NaNa-SO 3- (CH 2 ) 3 -SS- (CH 2 ) 3 -SO 3 -Na
전해 조건: PPR 전해법Electrolytic Conditions: PPR Electrolysis
정전해 시간: 10msec.Power outage time: 10msec.
역전해 시간: 0.5msec.Reverse electrolysis time: 0.5 msec.
정지 시간: 10msec.Stop time: 10 msec.
정전해 전류 밀도: 0.25A/dm2 Electrostatic current density: 0.25 A / dm 2
역전해 전류 밀도: 0.5A/dm2 Reverse electrolytic current density: 0.5 A / dm 2
전류 밀도 비율: 정전해:역전해=1:2Current Density Ratio: Electrostatic: Reverse Electrode = 1: 2
도금 시간: 280min.Plating time: 280min.
실시예 2Example 2
도금액:Plating amount:
황산: 100g/literSulfuric acid: 100g / liter
황산구리: 200g/literCopper sulfate: 200g / liter
염소 이온: 70mg/literChloride ion: 70 mg / liter
이하의 화학식의 화합물: 0.4g/literA compound of the formula: 0.4 g / liter
여기서 a+c=45, b=45, 및Where a + c = 45, b = 45, and
이하의 화학식의 화합물: 1mg/literA compound of the formula: 1 mg / liter
Na-SO3-(CH2)3-S-S-(CH2)3-SO3-NaNa-SO 3- (CH 2 ) 3 -SS- (CH 2 ) 3 -SO 3 -Na
전해 조건: PPR 전해법Electrolytic Conditions: PPR Electrolysis
정전해 시간: 10msec.Power outage time: 10msec.
역전해 시간: 0.5msec.Reverse electrolysis time: 0.5 msec.
정지 시간: 5msec.Stop time: 5 msec.
정전해 전류 밀도: 0.25A/dm2 Electrostatic current density: 0.25 A / dm 2
역전해 전류 밀도: 0.5A/dm2 Reverse electrolytic current density: 0.5 A / dm 2
전류 밀도 비율: 정전해:역전해=1:2Current Density Ratio: Electrostatic: Reverse Electrode = 1: 2
도금 시간: 280min.Plating time: 280min.
비교예 1Comparative Example 1
도금액:Plating amount:
황산: 100g/literSulfuric acid: 100g / liter
황산구리: 200g/literCopper sulfate: 200g / liter
염소 이온: 70mg/liter, 및Chloride ion: 70mg / liter, and
이하의 화학식의 화합물: 0.4g/literA compound of the formula: 0.4 g / liter
여기서 a+c=45, b=45.Where a + c = 45, b = 45.
전해 조건: PPR 전해법Electrolytic Conditions: PPR Electrolysis
정전해 시간: 10msec.Power outage time: 10msec.
역전해 시간: 0.5msec.Reverse electrolysis time: 0.5 msec.
정지 시간: 5msec.Stop time: 5 msec.
정전해 전류 밀도: 0.5A/dm2 Electrostatic Discharge Current Density: 0.5A / dm 2
역전해 전류 밀도: 1.0A/dm2 Reverse Electrode Current Density: 1.0 A / dm 2
전류 밀도 비율: 정전해:역전해=1:2Current Density Ratio: Electrostatic: Reverse Electrode = 1: 2
도금 시간: 100min.Plating time: 100min.
비교예 2Comparative Example 2
도금액:Plating amount:
황산: 100g/literSulfuric acid: 100g / liter
황산구리: 200g/literCopper sulfate: 200g / liter
염소 이온: 70mg/literChloride ion: 70 mg / liter
이하의 화학식의 화합물: 0.2g/literA compound of the formula: 0.2 g / liter
여기서 a+c=40, b=10, 및Where a + c = 40, b = 10, and
이하의 화학식의 화합물: 2mg/literA compound of the formula: 2 mg / liter
Na-SO3-(CH2)3-S-S-(CH2)3-SO3-NaNa-SO 3- (CH 2 ) 3 -SS- (CH 2 ) 3 -SO 3 -Na
전해 조건: 펄스 전해법Electrolytic Condition: Pulse Electrolysis
전류 밀도: 0.5A/dm2 Current density: 0.5 A / dm 2
전해 시간: 10msec.Electrolysis time: 10 msec.
정지 시간: 10msec.Stop time: 10 msec.
도금 시간: 50min.Plating time: 50min.
구리 도금 블라인드 바이어 홀의 충전 상태를 이하와 같이 평가하였다.The state of charge of the copper plated blind via hole was evaluated as follows.
＜시료 작성 방법＞<Sample making method>
실리콘 웨이퍼상에 배선층을 형성한다. 또 다른 방법으로는, 실리콘 웨이퍼상에 실리콘 에칭용 마스크를 직접 형성한다. 마스크는 포토레지스트 또는 사진식각기술을 이용하여 패턴을 형성한 절연막이나 금속막 등일 수도 있다. 마스크의 개구부의 실리콘을 에칭하여, 홀의 개구부의 직경이 10㎛이고 깊이가 60㎛인 블라인드 바이어 홀을 형성한다.A wiring layer is formed on the silicon wafer. In another method, a silicon etching mask is directly formed on a silicon wafer. The mask may be an insulating film or a metal film in which a pattern is formed using a photoresist or a photolithography technique. Silicon in the opening of the mask is etched to form a blind via hole having a diameter of 10 mu m and a depth of 60 mu m.
바이어 홀의 내부를 실리콘 웨이퍼와 절연하기 위해서, 바이어 홀의 내벽에 절연막을 형성한다. 이어서, 바이어 홀의 내부를 도전화 처리한다.In order to insulate the inside of the via hole from the silicon wafer, an insulating film is formed on the inner wall of the via hole. Next, the inside of the via hole is subjected to conductive treatment.
이렇게 준비한 시료를 본 발명에 따라서 도금하였다.The sample thus prepared was plated according to the present invention.
＜평가 방법＞<Evaluation method>
파괴 검사 및 비파괴 검사를 실시하였다. 파괴 검사는 이하와 같이 실시하였다. 우선, 실리콘 웨이퍼를 블라인드 바이어 홀의 부근에서 절단하여, 웨이퍼를 기계 연삭(硏削) 또는 연마함으로써 바이어 홀의 중심을 통과하는 단면을 노출시켰다. 이어서, 전자 주사 현미경으로써 블라인드 바이어 홀내의 공극의 유무, 도금 구리막 두께를 측정하는 검사를 실시하였다. 파괴 검사에서 공극이 발견되지 않은 경우에는, 이하와 같이 비파괴 검사를 실시하였다. 블라인드 바이어 홀의 깊이 방향으로 X선을 조사(照射)하여, 홀의 중심에서의 구리 밀도가 홀의 외주에서의 구리 밀도보다 낮은가 또는 동등한가를 측정해서 공극의 유무를 판단하는 검사를 실시하였다.Destructive and nondestructive tests were conducted. Fracture inspection was performed as follows. First, the silicon wafer was cut in the vicinity of the blind via hole and the wafer was mechanically ground or polished to expose the cross section passing through the center of the via hole. Next, the inspection which measured the presence or absence of the space | gap in a blind via hole and the thickness of plating copper film was performed with the electron scanning microscope. In the case where no void was found in the fracture test, a nondestructive test was carried out as follows. X-rays were irradiated in the depth direction of the blind via hole, and a test was conducted to determine whether or not voids were obtained by measuring whether the copper density at the center of the hole was lower than or equivalent to the copper density at the outer periphery of the hole.
성분 (b)를 사용하지 않는 전기 구리 도금조를 사용하여 전해 도금을 실시한 비교예 1에 의하면, 도 4에 나타내는 바와 같이, 최종적으로 블라인드 바이어 홀(11)의 저부로부터 상부까지 연장된 공극(10)이 잔류하였다.According to the comparative example 1 which electrolytically plated using the electrocopper plating tank which does not use the component (b), as shown in FIG. 4, the space | gap 10 extended from the bottom part to the top part of the blind via hole 11 finally is shown. ) Remained.
역전해를 실시하지 않고 정전해와 정지 시간의 주기만을 반복한 비교예 2의 경우에는, 도 5에 나타내는 바와 같이, 홀내에 금속 구리(12)의 석출이 불충분하여 블라인드 바이어 홀(11)의 저부 근방에 공극(10)이 생성되었다.In the case of Comparative Example 2 in which only the period of the electrostatic discharge and the stop time was repeated without performing reverse electrolysis, as shown in FIG. 5, the precipitation of the metal copper 12 in the hole was insufficient, and thus the bottom of the blind via hole 11 was used. A void 10 was created in the vicinity.
상기와는 반대로, 실시예 1 및 2에 의하면, 성분 (a)와 (b)를 함유하는 황산구리 도금조에서 정전해, 역전해, 및 정지 시간의 주기를 반복하면서 구리 도금을 실시하였다. 결과적으로, 도 2 및 3의 단면도에 나타내는 바와 같이, 본질적으로 아무런 공극도 생성되지 않거나, 또는 공극(10)의 생성이 최소로 억제되면서 블라인드 바이어 홀(11)이 금속 구리(12)로써 충전되었다.Contrary to the above, according to Examples 1 and 2, copper plating was performed in the copper sulfate plating bath containing the components (a) and (b) while repeating the cycle of electrostatic discharge, reverse electrolysis, and stop time. As a result, as shown in the cross-sectional views of FIGS. 2 and 3, the blind via hole 11 is filled with the metallic copper 12 while essentially no voids are generated or the generation of the voids 10 is minimized. .
본 발명에 따라서, 특정의 성분 (a)와 (b)를 함유하는 황산구리 도금조를 사용하여, 짧은 주기의 정전해, 역전해 및 정지 시간을 반복하면서 블라인드 바이어 홀 내부를 전기 구리 도금함으로써, 블라인드 바이어 홀을, 내부에 어떠한 공극도 형성됨이 없이 금속 구리로써 충전할 수 있다.According to the present invention, using copper sulfate plating baths containing specific components (a) and (b), the copper blinds are electrochemically plated inside the blind via hole while repeating a short cycle of electrostatic discharge, reverse electrolysis and stop time. The via hole can be filled with metallic copper without forming any voids therein.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00142549 | 2002-05-17 | ||
| JP2002142549A JP3964263B2 (en) | 2002-05-17 | 2002-05-17 | Blind via hole filling method and through electrode forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089473A true KR20030089473A (en) | 2003-11-21 |
| KR100545666B1 KR100545666B1 (en) | 2006-01-24 |
Family
ID=29417006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20030030868A KR100545666B1 (en) | 2002-05-17 | 2003-05-15 | Blind via hole filling method |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030221969A1 (en) |
| JP (1) | JP3964263B2 (en) |
| KR (1) | KR100545666B1 (en) |
| DE (1) | DE10321509B4 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100912606B1 (en) * | 2007-07-25 | 2009-08-19 | 서울시립대학교 산학협력단 | Method of fine pitch bumps formation at silicon wafer with via using electroplating |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004045451B4 (en) | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanic process for filling through-holes with metals, in particular printed circuit boards with copper |
| DE102005005095A1 (en) * | 2005-02-04 | 2006-08-10 | Höllmüller Maschinenbau GmbH | Process and device for the electrochemical treatment of components in continuous flow systems |
| JP4850595B2 (en) * | 2006-06-19 | 2012-01-11 | 株式会社Ａｄｅｋａ | Electrolytic copper plating bath and electrolytic copper plating method |
| JP5568250B2 (en) * | 2009-05-18 | 2014-08-06 | 公立大学法人大阪府立大学 | How to fill copper |
| EP2865787A1 (en) * | 2013-10-22 | 2015-04-29 | ATOTECH Deutschland GmbH | Copper electroplating method |
| JP6081387B2 (en) * | 2014-01-30 | 2017-02-15 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
| US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
| KR102268385B1 (en) * | 2014-08-14 | 2021-06-23 | 삼성전기주식회사 | Printed circuit board and method of manufacturing the same |
| CN111270277B (en) * | 2020-03-23 | 2021-05-25 | 东莞市康迈克电子材料有限公司 | Blind hole filling electroplating process, plated part obtained by adopting blind hole filling electroplating process, application of plated part and electronic product |
| CN111945202B (en) * | 2020-07-21 | 2021-10-15 | 中国电子科技集团公司第十三研究所 | Blind hole electroplating method for ceramic leadless shell |
| CN112437558B (en) * | 2020-11-16 | 2022-05-17 | 淮安特创科技有限公司 | Blind hole electroplating hole filling method and circuit board |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL291575A (en) * | 1962-04-16 | |||
| US4257061A (en) * | 1977-10-17 | 1981-03-17 | John Fluke Mfg. Co., Inc. | Thermally isolated monolithic semiconductor die |
| US4555315A (en) * | 1984-05-29 | 1985-11-26 | Omi International Corporation | High speed copper electroplating process and bath therefor |
| US5252196A (en) * | 1991-12-05 | 1993-10-12 | Shipley Company Inc. | Copper electroplating solutions and processes |
| US5597412A (en) * | 1995-02-15 | 1997-01-28 | Fujitsu Limited | Apparatus for forcing plating solution into via openings |
| DE19545231A1 (en) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Process for the electrolytic deposition of metal layers |
| US5767561A (en) * | 1997-05-09 | 1998-06-16 | Lucent Technologies Inc. | Integrated circuit device with isolated circuit elements |
| US5972192A (en) * | 1997-07-23 | 1999-10-26 | Advanced Micro Devices, Inc. | Pulse electroplating copper or copper alloys |
| EP1118696A4 (en) * | 1998-09-03 | 2007-10-17 | Ebara Corp | Method for plating substrate and apparatus |
| US6524461B2 (en) * | 1998-10-14 | 2003-02-25 | Faraday Technology Marketing Group, Llc | Electrodeposition of metals in small recesses using modulated electric fields |
| US6268660B1 (en) * | 1999-03-05 | 2001-07-31 | International Business Machines Corporation | Silicon packaging with through wafer interconnects |
| JP3594894B2 (en) * | 2000-02-01 | 2004-12-02 | 新光電気工業株式会社 | Via filling plating method |
| JP2002121699A (en) * | 2000-05-25 | 2002-04-26 | Nippon Techno Kk | Electroplating method using combination of vibrating flow and impulsive plating current of plating bath |
| US6660154B2 (en) * | 2000-10-25 | 2003-12-09 | Shipley Company, L.L.C. | Seed layer |
| US6881318B2 (en) * | 2001-07-26 | 2005-04-19 | Applied Materials, Inc. | Dynamic pulse plating for high aspect ratio features |
-
2002
- 2002-05-17 JP JP2002142549A patent/JP3964263B2/en not_active Expired - Fee Related
-
2003
- 2003-05-13 DE DE10321509A patent/DE10321509B4/en not_active Expired - Fee Related
- 2003-05-15 KR KR20030030868A patent/KR100545666B1/en not_active IP Right Cessation
- 2003-05-16 US US10/439,589 patent/US20030221969A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100912606B1 (en) * | 2007-07-25 | 2009-08-19 | 서울시립대학교 산학협력단 | Method of fine pitch bumps formation at silicon wafer with via using electroplating |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3964263B2 (en) | 2007-08-22 |
| US20030221969A1 (en) | 2003-12-04 |
| JP2003328185A (en) | 2003-11-19 |
| DE10321509B4 (en) | 2012-06-06 |
| KR100545666B1 (en) | 2006-01-24 |
| DE10321509A1 (en) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518182B1 (en) | Via-filling process | |
| KR100877923B1 (en) | Electrolytic copper plating method | |
| KR100545666B1 (en) | Blind via hole filling method | |
| KR100730326B1 (en) | Method of plating for filling via holes | |
| JP4221064B2 (en) | Electrodeposition method of copper layer | |
| KR100760337B1 (en) | Seed layer repair method | |
| JP5293276B2 (en) | Continuous electrolytic copper plating method | |
| CA1226846A (en) | Method for electroplating non-metallic surfaces | |
| KR101134610B1 (en) | Additive for copper plating and process for producing electronic circuit substrate therewith | |
| JP4248353B2 (en) | Through-hole filling method | |
| EP3080340B1 (en) | Copper electrodeposition bath containing an electrochemically inert cation | |
| CN1337064A (en) | Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits | |
| JP3124523B2 (en) | Copper plating method | |
| US20030070941A1 (en) | Apparatus and method for evaluating plating solution and apparatus and method for fabricating electronic device | |
| KR20180110102A (en) | Soluble copper anode, electrolytic copper plating apparatus, electrolytic copper plating method, and preservation method of acid electrolytic copper plating solution | |
| JP4132273B2 (en) | Method for manufacturing build-up printed wiring board having filled blind via holes | |
| JP2019026894A (en) | Electrolytic copper plating anode and electrolytic copper plating apparatus using the same | |
| JP2004346381A (en) | Printed-circuit board, manufacturing method therefor, electrolytic copper-plating method and electrolytic copper-plating solution | |
| JP2002053994A (en) | Copper electroplating composition | |
| JP2004143478A (en) | Acid copper plating method, and acid copper plating device | |
| JP2009132982A (en) | Method of manufacturing copper wiring | |
| JP4472673B2 (en) | Manufacturing method of copper wiring and electrolytic solution for copper plating | |
| JP2003055800A (en) | Electrolytic copper plating method | |
| JP4672189B2 (en) | Manufacturing method of wiring board or semiconductor circuit | |
| KR100622742B1 (en) | Method of cu foil plating for preventing cu plating from outside of conducting roller and apparatus thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |