KR20030089149A - 직류 피드 라인 회로 - Google Patents

Abstract

본 발명은 직류 피드 라인 회로에 관한 것으로, 종래 직류 피드라인 회로는 코일과 커패시터를 사용하는 병렬 공진회로로 구성되어, 캐리어에 대한 임피던스를 증가시키기 위해 전송선로의 길이가 상대적으로 길어 회로의 면적을 증가시키는 문제점과 아울러 코일의 인덕턴스 값을 낮추기 위해서는 코일 자체의 크기를 축소해야 하나, 100MHz 이상의 광대역 고출력 전력 증폭기를 구성하기에는 부적합한 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 일측에 인가되는 직류 바이패스 전압을 광대역 고주파 고출력 전력증폭기의 능동소자 드레인에 인가하는 마이크로 스트립형 직류 피드 라인과; 상기 직류 피드라인 상에 위치하는 고유전율의 유전체 장치로 구성되어 직류 피드 라인을 마이크로 스트립형으로 구성하여, 인덕턴스를 줄여 Q값을 낮춤으로써, 광대역 고주파 고출력 전력증폭기의 구현을 용이하게 하는 효과가 있으며, 그 직류 피드 라인의 상부측에 고 유전율의 유전체 장치를 부가함으로써, 전송선로의 길이를 보다 짧게 함으로써, 회로의 면적을 줄일 수 있는 효과가 있다.

Description

직류 피드 라인 회로{DIRECT CURRENT FEED LINE CIRCUIT}

본 발명은 직류 피드 라인회로에 관한 것으로, 특히 고출력 전력 증폭기에 사용되는 전계효과 트랜지스터의 드레인과 출력 정합 회로망을 연결하는 직류 피드 라인 회로에 관한 것이다.

도1은 종래 직류 피드 라인회로도로서, 이에 도시한 바와 같이 일측에 고주파 바이패스 전압(RF BYPASS D.C)을 인가받으며, 타측이 접지된 커패시터(C1)와; 전력 증폭기의 능동소자(1)인 전계효과 트랜지스터의 드레인과 출력 매칭 회로망(2)의 접점(X)에 일측이 접속되며, 타측이 상기 커패시터(C1)의 일측에 연결되는 커패시터(C2)와; 상기 커패시터(C2)와 병렬연결되도록 상호 직렬 연결된 인덕터(L1) 및 저항(R1)으로 구성된다.

상기 출력 매칭 회로망(2)의 출력측에는 부하저항(RL)이 구비되어 있다.

상기의 구성에서 능동소자(1)의 드레인에는 직류전압인 상기 고주파 바이패스 전압(RF BYPASS D.C)이 인가되어야 하며, 상기 능동소자(1)를 통해 출력되는 출력전압이 감쇄없이 출력 매칭 회로망(2)에 인가되어야 한다.

이를 위해 직류 피드 라인 회로는 코일 또는 쵸크와 커패시터(C2)에 의한 병렬 동조회로의 형태로 구성되어 있으며, 상기 코일은 인덕턴스 성분인 인덕터(L1)와 기생저항 성분인 저항(R1)으로 표시할 수 있다.

상기 커패시터(C1)는 직류전원인 고주파 바이패스 전압(RF BYPASS D.C)으로부터 고주파를 바이패스하는 역할을 한다.

상기 코일은 인덕터 성분인 인덕터(L1)와 기생저항 성분인 저항(R1)으로 이루어지는 집중 정수 형태를 나타내며, 이는 커패시터(C2)와 병렬 공진회로 구조를 나타낸다.

이는 능동 소자에 직류전원을 인가하며, 능동 소자측의 출력 주파수의 감쇄를 최소화할 수 있는 구조이어야 하기 때문에 출력 매칭 회로망(2)과는 달리 캐리어에 대하여 높은 임피던스를 가져야 한다.

이를 만족시키기 위해서 캐리어 파장의 1/4에 해당하는 길이의 전송선로를 이용해야 한다.

그러나, 상기와 같이 캐리어에 대한 임피던스를 크게 하기 위해 전송선로의 길이를 길게 하면 보드의 면적을 많이 차지하게 되는 문제점이 있다.

도2는 도1에 있어서, 접점(X)측의 주파수 응답특성을 보인 그래프로서, 이에 도시한 바와 같이 fa, fb 주파수에서 높은 전력, fa+fb, fa-fb에서 낮은 전력의 주파수 응답이 검출됨을 알 수 있다.

상기 코일은 집중정수로 이루어져 있기 때문에, 낮은 인덕턴스 값을 가지는 인덕터를 구성하기에는 그 구조적으로 어려움이 있다. 즉, 작은 인덕턴스 값을 가지는 인덕터는 그 크기가 줄어들어야 하며, 이에 따라 100MHz 이상의 광대역 고출력 전력 증폭기의 직류 피드 라인으로는 사용할 수 없게 된다.

상기한 바와 같이 종래 직류 피드 라인 회로는 코일과 커패시터를 사용하는병렬 공진회로로 구성되어, 캐리어에 대한 임피던스를 증가시키기 위해 전송선로의 길이가 상대적으로 길어 회로의 면적을 증가시키는 문제점과 아울러 코일의 인덕턴스 값을 낮추기 위해서는 코일 자체의 크기를 축소해야 하나, 100MHz 이상의 광대역 고출력 전력 증폭기를 구성하기에는 부적합한 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 회로의 면적을 줄일 수 있으며, 광대역 고주파 고출력 전력 증폭기에 적당한 직류 피드 라인 회로를 제공함에 그 목적이 있다.

도1은 종래 직류 피드 라인 회로도.

도2는 도1에 있어서, 주파수 응답 특성을 보인 그래프.

도3은 본 발명 직류 피드 라인 회로도.

도4는 도3의 레이아웃 구성도.

*도면의 주요 부분에 대한 부호의 설명*

31:광대역 멀티 FA 시스템32:디지털 전치 왜곡 선형화장치

33:변조기34:고주파 고출력 전력증폭기

35:직류 피드 라인36:유전체 장치

37:직류전원38:출력 매칭 회로망

상기와 같은 목적은 일측에 인가되는 직류 바이패스 전압을 광대역 고주파 고출력 전력증폭기의 능동소자 드레인에 인가하는 마이크로 스트립형 직류 피드 라인과; 상기 직류 피드라인 상에 위치하는 고유전율의 유전체 장치로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명 직류 피드라인 회로의 구성도로서, 이에 도시한 바와 같이 광대역 멀티 FA 시스템(31)으로부터 출력되는 출력신호를 인가받아 왜곡시켜 선형성을 향상시키는 디지털 전치 왜곡 선형화장치(32)와; 상기 디지털 전치 왜곡 선형화장치(32)의 출력신호의 주파수를 변환하는 변조기(33)와; 상기 변조기의 출력을 전력 증폭하는 고주파 고출력 전력증폭기(34)와; 직류전원(37)의 직류전압을 상기 고주파 고출력 전력증폭기(34)에 인가함과 아울러 그 고주파 고출력 전력증폭기(34)의 출력이 감쇄 없이 출력될 수 있도록 하며, 상부측에 유전체 장치(36)가 위치하는 직류 피드 라인(35)과; 상기 고주파 고출력 전력 증폭기(34)의 출력을 인가받아 정합처리하여 출력하는 출력 매칭 회로망(38)로 구성된다.

이하, 상기와 같이 구성된 본 발명을 보다 상세히 설명한다.

상기 광대역 멀티 FA 시스템(31)에서 발생되는 신호는 상당히 넓은 대역폭을 가지고 있다.

예를 들어 IMT-2000 대역 시스템에서 사용되는 W-CDMA 신호는 FA당 3.84MHz를 가지고 있고, 4FA를 갖는 신호를 사용하면 가이드 대역을 포함해서 20MHz 정도 된다.

그 다음, 상기와 같은 광대역 멀티 FA 시스템(31)의 출력신호를 인가받은 디지털 전치 왜곡 선형화장치(32)는 송신 신호의 일부를 복조하여 원신호와 비교하여 송신신호를 선형화한다.

이때, 상기 디지털 전치 왜곡 선형화장치(32)는 선형화를 위해 송신신호를 포함하며, 그 송신신호의 대역폭에 비하여 5배가 넘는 대역폭을 가지는 신호를 복조하여 선형화를 이루게 되며, 이에 따라 100MHz 이상의 대역폭을 가지는 송신시스템을 구현해야 한다.

그 다음, 변조기(33)는 상기 출력신호를 주파수 변조하여 출력한다.

그 다음, 고주파 고출력 전력증폭기(34)는 상기 변조기(33)를 통해 출력되는 송신신호를 증폭하여 출력한다.

그러나, 상기 고주파 고출력 전력증폭기(34)를 광대역으로 설계하기가 용이하지 않다.

이를 보완하기 위해 직류 피드 라인 회로의 구성을 변경한다.

도4는 본 발명의 레이아웃 구조도로서, 이에 도시한 바와 같이 직류전원(37)은 패드의 형상이며, 그 하부측에는 접지(GND)를 위한 패드가 형성되어 있다.

상기 접지(GND)와 직류전원(37)의 사이에는 바이패스 커패시터(C1, C2)가 위치하며, 직류 피드 라인(35)은 마이크로 스트립 라인을 이용하여 작은 인덕턴스 값을 가지게 된다.

이로 인하여 100MHz 이상의 대역폭에서도 동작할 수 있게 된다.

또한, 상기 직류 피드 라인(35)의 상부측에는 집중정수형의 높은 유전상수를 가지는 유전체 장치(36)를 상기 직류 피드 라인(35)의 상부측에 위치시킨다.

상기 유전체 장치(36)의 예로는 단일칩 형태의 커패시터가 있으며, 이와 같은 단일칩형 커패시터를 상기 직류 피드 라인(35)의 상부측에 위치시킴으로써, 캐리어 파장의 1/4의 선로보다 짧은 그 이하의 길이의 전송선로를 사용하여도 종래와 동일한 효과를 나타낼 수 있게 된다.

또한, 상기 설명한 바와 같이 코일을 사용하지 않고, 직류 피드 라인(35)을 마이크로 스트립 라인을 사용함으로써, 보다 작은 인덕턴스 값을 가지도록 하여, Q값을 낮추어 광대역 특성을 가지는 고주파 고출력 전력증폭기(34)를 구현할 수 있게 된다.

상기 도4에서 보여지는 유전체 장치(36)는 직류 바이패스 전압이 인가되는 직류전원(37) 패드와 접지(GND) 패드 사이에 위치하는 유전막이며, 그 유전막은 상기 마이크로 스트립형 직류 피드 라인 상을 지나도록 구성된다.

이는 상기 바이패스 커패시터(C1, C2)와 동일한 구성임을 알 수 있다.

상기한 바와 같이 본 발명 직류 피드 라인 회로는 직류 피드 라인을 마이크로 스트립형으로 구성하여, 인덕턴스를 줄여 Q값을 낮춤으로써, 광대역 고주파 고출력 전력증폭기의 구현을 용이하게 하는 효과가 있으며,

그 직류 피드 라인의 상부측에 고 유전율의 유전체 장치를 부가함으로써, 전송선로의 길이를 보다 짧게 함으로써, 회로의 면적을 줄일 수 있는 효과가 있다.

Claims (3)

1. 전력증폭기의 드레인에 직류 바이패스 전압을 인가하는 직류 피드라인과; 상기 직류피드라인상에 위치하는 유전체 장치로 구성하여 된 것을 특징으로 하는 직류 피드 라인 회로.
2. 제 1항에 있어서, 상기 유전체 장치는 칩형의 커패시터인 것을 특징으로 하는 직류 피드 라인 회로.
3. 제 1항에 있어서, 상기 유전체 장치는 직류 바이패스 전압이 인가되는 패드와 접지전압이 인가되는 패드의 사이에 위치하며, 그 중앙부가 상기 직류 피드 라인의 상부를 지나는 것을 특징으로 하는 직류 피드 라인 회로.