KR20030084515A - 듀플렉스 패키지 제조방법 - Google Patents

듀플렉스 패키지 제조방법 Download PDF

Info

Publication number
KR20030084515A
KR20030084515A KR1020020023280A KR20020023280A KR20030084515A KR 20030084515 A KR20030084515 A KR 20030084515A KR 1020020023280 A KR1020020023280 A KR 1020020023280A KR 20020023280 A KR20020023280 A KR 20020023280A KR 20030084515 A KR20030084515 A KR 20030084515A
Authority
KR
South Korea
Prior art keywords
pad
chip
inductance
board
plate
Prior art date
Application number
KR1020020023280A
Other languages
English (en)
Other versions
KR100435042B1 (ko
Inventor
조영국
박두원
김월명
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR10-2002-0023280A priority Critical patent/KR100435042B1/ko
Publication of KR20030084515A publication Critical patent/KR20030084515A/ko
Application granted granted Critical
Publication of KR100435042B1 publication Critical patent/KR100435042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 인덕턴스 성분과 패드부등 전기적으로 연결할 수 있는 패드판을 적층하여 크기가 작고, 제조 공정이 단순한 듀플렉스 패키지 제조방법을 개시한다. 개시된 본 발명은 내장될 칩의 패드들과 대응될 수 있는 패드부가 형성된 패드판과 패드부에 대응되도록 인덕턴스를 프린팅한 인턱턴스 프린트판을 합착한 세라믹 시트를 제공하는 단계; 상기 세라믹 시트와 제 1 그리운드 프린트판, 회로 프린트판, 제 2 그라운드 프린트판 및 풋 패드판을 차례로 적층하는 단계; 상기 적층된 결과물을 가열 및 융착하고, 상기 패드판의 패드부와 상기 칩 패드들 사이에 전기적 콘택을 위한 콘택볼을 두고 접합하는 단계; 및 상기 접합된 칩 상의 전 면적에 에폭시 수지를 도포하여 몰딩하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 패드판의 패드부는 상하 관통하는 비아홀이 형성되고, 상기 비아홀 내부에는 도전성 금속에 의하여 채워져 있는 것을 특징으로 한다.

Description

듀플렉스 패키지 제조방법{METHOD FOR DUPLEXER PACKAGE}
본 발명은 필터 패키지 제조방법에 관한 것으로, 보다 구체적으로는 필터 칩을 내장하는 패키지 제조공정을 줄이면서, 칩의 종류에 따른 패키지의 크기와 기능을 다양하게 조절할 수 있는 듀플렉스 패키지 제조방법에 관한 것이다.
최근, 이동 통신 시스템의 발전에 따라, 휴대 전화, 휴대형의 정보 단말 등의 이동 통신 기기가 급속히 보급되어, 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다. 또한, 휴대 전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고, 무선 통신에 사용하는 주파수도 800MHz ∼ 1GHz 대와, 1.5GHz ∼ 2.0GHz 대로 다방면에 걸쳐 있다.
특히, 통신 장치 및 다른 전자 장치에서, 대역 통과 필터로서 SAW 필터가 널리 사용되고 있다. SAW 필터로는, 압전 기판 상에 소정 거리로 배열된 두 개의 인터디지털 트랜스듀서(IDT)를 가지는 횡형 SAW 필터와, 압전 기판 상에 공진자를 구성하는 SAW 공진자 필터가 있다.
SAW 공진자 필터로서, 러브파, BGS(Bleustein-Gulyaev-Shimuzu)파 및 다른 유사한 파와 같은 SH(Shear Horizontal) 표면탄성파를 이용하는 단면 반사형 SAW 공진자 필터가 알려져 있다.
최근에는 통신 기기에서 신호를 송수신할 때 송신할 때 신호의 일정대역 주파수만 필터하여 송신하거나, 수신할 때 일정한 주파수 대역의 신호만을 수신할 때 사용될 수 있도록 듀플렉서를 칩으로 제조하여 사용하고 있다.
아울러, 이동통신부품인 필름형최적탄성공진기(FBAR:Film Bulk Acoustic Resonator)가 개발되었는데, 상기 FBAR필터는 1∼15㎓의 고주파를 수신하는 과정에 특정 주파수만을 추출, 잡음을 제거하고 음질을 높이는 기능을 하는 핵심부품으로반도체의 스퍼터링 공정을 이용, 박막화함으로써 기존 표면탄성파(SAW)필터 및 세라믹필터에 비해 크기가 10분의 1∼100분의 1 이상으로 작고 가벼운 차세대 필터다. 이는 상보성금속산화막반도체(CMOS) 공정으로 무선통신 RF단의 단일칩 고주파집적회로(MMIC)가 가능한 기술로 평가받고 있다.
상기에서, 설명한 쏘우-듀플렉서는 텔레비젼에서 화상의 중간주파수 필터용, 및 신호의 시간지연용 등으로 사용되는데, 그 구성은 수정 또는 LiTaO3, LiNbO3 등과 같은 압전체상에 전기적인 입력신호를 기계적인 진동을 변환시키는 입력변환기와 이와 대립 형성되어 있으며 기계적인 진동을 전기적인 신호로 변환하여 부하로 출력시키는 출력변환기가 형성되어 있고, 상기 입력변환기와출력변환기에는 빗살형태의 알루미늄전극이 서로 소정거리 이격 형성되어 있다.
이와 같은 구조를 갖는 쏘우 듀플렉서는 두개의 분리된 쏘우 필터들과 스트립선으로 구성된 위상 천이기가 결합되어 하나의 패키지(Package)에 봉해져 있다.
도 1은 종래 기술에 따른 듀플렉스 패키지의 구성 단면도이다.
도 1에 도시된 바와 같이, 적층된 패키지의 리드(1) 내부에는 압전 기판 상에 공진자를 구성하는 SAW 공진자 필터 또는 이동통신부품인 필름형최적탄성공진기(FBAR: Film Bulk Acoustic Resonator) 필터 등이 하나의 칩(3)을 적층된 기판들 상에 안착시키고 에폭시 수지를 이용하여 접합시킨다. 상기 칩(3) 상에는 신호 입출력 처리 및 그라운드 단자와 연결되도록 다수개의 패드가 형성 배치되어 있다.
상기 칩(3)에 형성되어 있는 패드들은 와이어(2)에 의하여 상기 리드(2)의가장자리를 지지하는 지지벽(4)의 비아홀과 전기적 콘택을 위한 본딩 작업이 수행된다. 상기 리드(1) 지지벽(4)은 하부에 적층되는 제 1 그라운드 프린트판(10) 상의 양측 가장자리에 적층되며, 상기 칩(3)으로부터 본딩(bonding)되는 와이어(2)들에 대응되도록 상기 제 1 그라운드 프린트판(10) 상에는 비아홀이 형성되어 있고, 내부에는 도전금속으로 채워져 있다.
마찬가지로, 상기 제 1 그라운드 프린트판(10) 하부에 적층되는 회로 프린트판(11)과 제 2 그라운드 프린트판(12) 가장자리에도 비아홀이 형성되어 있고, 내부에는 도전성 금속으로 채워져 있다.
또한, 상기 제 2 그라운드 프린트판(12) 하부에는 외부 소자로부터 인가되는 신호의 입출력을 위한 풋 패드(9)가 형성되어 있다.
상기 제 1 그라운드 프린트판(10) 상에 에폭시 수지(5)에 의하여 고정되어 있는 상기 칩(3)은 와이어(2) 본딩에 의하여 상기 제 1 그라운드 프린트판(10), 회로 프린트판(11) 및 제 2 그라운드 프린트판(12)에 각각 비아홀을 통하여 전기적으로 콘택되고, 이는 상기 제 2 그라운드 프린트판(12) 상에 형성되어 있는 풋 패드(9)와 연결되도록 하였다.
통신기기의 소자들로부터 인가되는 신호들은 상기 풋 패드를 통하여 상기 칩 상에 인가되고, 필터링 과정에서 신호 간섭 등을 제거하기 위하여 전기적으로 콘택되어 있는 상기 제 1 그라운드 프린트판(10), 회로 프린트판(11) 및 제 2 그라운드 프린트판(12)을 이용한다. 이런 다음 상기 풋 패드(9)를 통하여 신호를 출력하여 외부 통신 소자에게 전달하도록 하였다.
상기 패키지 상부에 덮여있는 리드는 내부의 칩에 형성된 패드의 산화 또는 외부로부터 인가되는 열, 압력, 수분 등에 의하여 상기 칩이 손상되는 것을 방지하기 위함이다.
그러나, 상기와 같은 칩 패키지 제조 공정에는 다음과 같은 문제가 있다.
첫째는, 칩 하단에 에폭시 수지를 도포하고 경화시키는 공정과 칩 상에 형성되어 있는 다수개의 패드와 와이어를 본딩하는 공정은 많은 시간과 작업 공정을 필요할 뿐 만 아니라 각각의 와이어 본딩의 불량 발생 확률이 높은 문제가 있다.
둘째, 칩과 적층된 기판들간의 와이어 본딩을 위한 지지벽을 형성함으로써 패키지의 크기가 커진다는 문제가 있다.
셋째, 칩에 형성되는 와이어는 인덕턴스 성분으로도 사용되는데, 칩 패드에 본딩되는 와이어의 길이가 모두 동일하지 않아 인덕턴스의 조절이 어려워 신호처리에 많은 오류가 발생하게 된다.
본 발명은, 듀플렉서 칩을 패키지 내에 내장할 공정 수를 줄일 수 있을 뿐 만 아니라, 크기를 소형화하고, 사용되는 인턱턴스 값의 범위를 넓을 영역에서 변화시킬 수 있는 듀플렉스 패키지 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 듀플렉스 패키지의 구성 단면도.
도 2a 내지 도 2c는 본 발명에 따른 듀플렉스 패키지 제조 공정을 도시한 도면.
도 3은 본 발명에 따른 세라믹 시트의 구조를 도시한 도면.
도 4는 상기 도 2c의 A영역의 상세 단면도.
*도면의 주요 부분에 대한 부호의 설명*
20: 에폭시 수지21: 칩(Chip)
22: 풋 패드판23: 콘택볼(Contact Ball)
24: 세라믹 시트25: 제 1 그라운드 프린트판
26: 회로 프린트판27: 제 2 그라운드 프린트판
28: 비아홀29: 풋 패드(Foot Pad)
상기한 목적을 달성하기 위한, 본 발명에 따른 듀플렉서 패키지 제조방법은,
내장될 칩의 패드들과 대응될 수 있는 패드부가 형성된 패드판과 패드부에 대응되도록 인덕턴스를 프린팅한 인턱턴스 프린트판을 합착한 세라믹 시트를 제공하는 단계;
상기 세라믹 시트와 제 1 그리운드 프린트판, 회로 프린트판, 제 2 그라운드 프린트판 및 풋패드판을 차례로 적층하는 단계;
상기 적층된 결과물을 가열 및 융착하고, 상기 패드판의 패드부와 상기 칩 패드들 사이에 전기적 콘택을 위한 콘택볼을 두고 접합하는 단계; 및
상기 접합된 칩 상의 전면적에 에폭시 수지를 도포하여 몰딩하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 패드판의 패드부는 상하 관통하는 비아홀이 형성되고, 상기 비아홀 내부에는 도전성 금속에 의하여 채워져 있는 것을 특징으로 한다.
그리고, 상기 패드판에 형성된 비아홀 내부에 채워진 도전금속은 상기 인덕턴스 프린트판에 형성된 인덕턴스 소자의 일단자와 전기적으로 콘택되고, 상기 인덕턴스의 타단자는 상기 세라믹 시트 하부에 적층되는 제 1 그라운드 프린트판, 회로 프린트판 및 제 2 그라운드 프린트판 단자 중 어느 하나와 콘택되는 것을 특징으로 한다.
또한, 상기 패드판과 합착되는 상기 인덕턴스 프린트판의 개수는 다수개이고, 상기 세라믹 시트의 패드판에 형성된 상기 비아홀은 적층되는 상기 제 1 그리운드 프린트판, 회로 프린트판, 제 2 그라운드 프린트판 상에 형성된 비아홀과 대응되어 상기 풋 패드판의 풋 패드와 전기적으로 콘택되는 것을 특징으로 한다.
본 발명에 의하면, 쏘우-듀플렉스 또는 FBAR(FBAR: Film Bulk Acoustic Resonator) 등의 칩을 와이어 본딩(wire bonding) 작업 없이 세라믹 시트에 합착시켜 패키지 제조 공정 수를 줄이고, 소형화를 기할 수 있는 이점이 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2a 내지 도 2c는 본 발명에 따른 듀플렉스 패키지 제조 공정을 도시한 도면이다.
도 2a에 도시한 바와 같이, 패키지의 구성으로 들어가는 각각의 세라믹 기판들은 각자 독립된 과정을 거쳐 제조한다. 먼저 칩 패드(도시되지 않음)와 전기적 컨택을 위하여 사용되는 와이어 본딩 대신에 세라믹 시트(24)를 제조한다. 상기 세라믹 시트(24)는 상기 칩 패드와 전기적으로 콘택될 패드부(31)가 형성되어 있고, 상기 패드부(31) 상에는 비아 홀(28)이 형성되어 내부에는 은으로 패이스트(paste) 되어 있는 패드판(24a)과, 적정한 인덕턴스들이 프린팅되어 있는 인덕턴스 프린트판(24b)이 합착된 구조로 되어 있다.
상기 세라믹 시트(24) 하부에 적층되는 기판은 상기 칩에 인가되는 신호중 그라운드 시키기 위하여 그라운드 패턴이 형성되어 있는 제 1 그라운드 프린트판(25)이다. 상기 제 1 그라운드 프린트판(25) 하부에는 쏘우 듀플렉스가 일정한 주파수 대역에서 서로 간섭없이 신호를 송수신할 수 있도록 하는 회로 패턴이 형성된 회로 프린트판(26)이 적층된다.
계속해서, 상기 칩의 그라운드 단자와 접속할 수 있도록 하기 위한 제 2 그라운드 프린트판(27)이 적층되고, 상기 세라믹 시트(24)로부터 관통된 비아 홀을 컨택하여 외부 시스템의 신호처리 소자와 컨택할 수 있는 풋 패드판(22)이 적층된다.
도 2b에 도시한 바와 같이, 상기 도 2a에서 설명한 바와 같이 패키지를 구성하는 각각의 기판들이 적층되면 일정한 온도로 소성처리를 하여 상기 세라믹 시트(24)의 패드판 상에 형성되어 있는 은을 결정화하여 전기적 신호가 도통할 수 있는 신호선으로 만든다. 그런 다음 도시하지 않았지만, 상기 패드판의 패드부를 따라 금 도금을 하고, 가열하여 융착을 한다.
상기 도면에서는 도시하였지만 설명하지 않은 32, 33은 그라운드 패턴, 33은 회로 소자패턴을 나타낸다.
그리고 나서, 도 2c에 도시한 바와 같이, 상기 적층물 상부의 세라믹 시트(24)의 패드부와 컨택될 수 있도록 쏘우 듀플렉스 또는 FBAR 등의 필터 칩(21)이 안착되어, 칩(21)의 패드부와 상기 세라믹 시트(24)의 패드부가 전기적으로 콘택될 수 있도록 은으로된 콘택볼(23)을 사이에 두고 합착한다.
상기 적층된 각각의 세라믹 기판 상에 형성되어 있는 비아 홀 내부는 은으로 채워져 패이스트화 되어 있으므로 상기 칩 패드로부터 상기 적층물 하부의 풋 패드(29)와 전기적으로 연결되어진다.
상기 패드판(24a)에 형성된 비아홀(28) 내부에 도전 금속으로 체워져서 페이스트가 형성되며, 상기 패드판(24a)에 형성된 비아홀(28) 부분은 하부에 적층되는 상기 인덕턴스 프린트판(24b)에 형성된 인덕턴스 소자와 전기적으로 연결되어 있다.
또한, 상기 패드판(24a)의 비아홀(28) 또는 인덕턴스 소자들은 하부에 적층되는 상기 제 1 그라운드 프린트판(25), 회로 프린트판(26) 및 제 2 그라운드 프린트판(27)에 형성된 비아홀을 통하여 상기 칩 패드에 대응되는 어느 하나의 프린트판들과 전기적으로 콘택되도록 하여, 신호 간섭이나 신호가 그라운드 될 수 있도록 하였다.
그런 다음, 상기 칩(21)이 배치된 상부에 수지를 도포하고 몰딩(MOLDING)처리를 하여 상기 칩(21) 전체를 외부로부터 보호될 수 있도록 처리한다.
도 3은 본 발명에 따른 세라믹 시트의 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 칩 패드와 전기적으로 접촉하는 세라믹 시트(24)는 패드부(31)와 비아홀(28)이 형성되어 있는 패드판(24a)과 인덕턴스 성분을 프린팅한 인덕턴스 프린트판(24b)이 합착된 구조를 하고 있다. 상기 인덕턴스 프린트판(24b)은 필요한 인덕턴스의 크기를 얻기 위하여 여러 장의 인덕턴스 프린트판(24b)을 형성하여 적층할 수 있다.
여러장의 인덕턴스 프린트판(24b)이 적층될 경우에는 각각의 인덕턴스 프린트판들(24b)에 형성된 인덕턴스 소자들은 각각의 패드와 대응되는 부분의 인덕턴스 소자들과 서로 직렬로 연결될 수 있도록 비아홀이 형성되어 있다.
따라서, 세라믹 시트를 사용함으로써 와이어 본딩 작업이 필요없을 뿐만 아니라 와이어가 가지고 있는 인덕턴스 성분을 프린팅에 의하여 형성함으로써 인덕턴스 값의 범위를 자유롭게 증감시킬 수 있어 패키지 설계 자유도가 증가된다.
도 4는 상기 도 2c의 A영역의 상세 단면도이다.
도 4에 도시된 바와 같이, 세라믹 시트(24)의 패드부 상에 형성되어 있는 비아홀(28)을 따라 은으로된 패이스트가 채워져 있고(도시되지 않음), 상기 비아홀(28) 상에는 상기 칩의 패드(30)와 전기적으로 콘택시킬 콘택 볼(23)이 위치한다.
도면에는 도시되지 않았지만, 상기 쏘우-듀플렉스 칩의 패드는 그라운드 단자, 신호처리 단자 등 다수개의 패드로 구성되어 있다. 따라서, 이와 상응하도록 상기 세라믹 시트(24)의 패드부 상에 다수개의 비아홀(28)이 형성되어 있고, 각각의 비아홀(28) 상에는 패키지 내부의 회로, 그라운드 단자와 전기적 콘택을 필요로하는 패드들을 위하여 다수개의 콘택볼(23)이 위치되어 있다.
상기 콘택볼(23)이 상기 비아홀(28) 상에 위치되면, 상기 칩의 패드(30)들과 일대일 대응을 시킨 다음 열과 압력을 가하여 접합시킨다. 이렇게 되면, 상기 쏘우-듀플렉스 또는 FBAR로 된 필터 칩은 상기 콘택볼(23)에 의하여 전기적으로 접촉되어 패키지 내부의 신호 간섭, 그라운드를 위한 회로들과 전기적으로 콘택되게 된다.
그리고, 상기 비아홀(28)은 상기 세라믹 시트(24), 제 1 그라운드 프린트판(25), 회로 프린트판(26) 및 제 2 그라운드 프린트판(도시되지 않음)들을 관통할 수 있도록 각각의 프린트판 상에 형성되어 있다. 이렇게 형성된 상기 비아홀은 상기 패키지 하부에 형성되어 있는 풋 패드와 연결되도록 하여 외부 소자들과 신호의 입출력을 할 수 있도록 하였다.
또한, 본 발명에서는 패키지에 내장되는 필터를 쏘우-듀플렉스를 중심으로 서술하였지만, 경우에 따라 FBAR등 다양한 필터를 내장할 수 있다.
상기에서 제조된 패키지는 내장된 필터의 종류에 따라 하나의 소자로 작동하게 되고, 상기 세라믹 시트 상에 인덕턴스 성분을 형성할 수 있고, 아울러 상기 패키지에 적층된 소자 프린트판과 전기적으로 연결되도록 하여 보다 가볍고, 부피가 작은 패키지를 제조할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 쏘우-듀플렉스, FBAR등 필터를 구성하는 칩을 패드판과 인덕턴스 프린트판이 합착된 세라믹 시트에 의하여 전기적으로 합착함으로써 칩을 내장하는 패키지의 부피를 현저히 줄일 수 있는 효과가 있다.
아울러, 세라믹 시트에 인덕턴스 프린트판을 다수개 적층함으로써 필터가 사용하고자하는 인덕턴스 값의 범위를 크게하여 설계의 자유를 도모할 수 있는 이점이 있다.
또한, 세라믹 시트의 패드판 상에 칩 패드와 콘택될 수 있는 패드부를 형성하고, 이를 콘택볼을 사이에두고 한번의 합착 공정으로 패드들을 전기적으로 콘택시킬 수 있어 패키지 제조 공정이 줄어드는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 내장될 칩의 패드들과 대응될 수 있는 패드부가 형성된 패드판과 패드부에 대응되도록 인덕턴스를 프린팅한 인턱턴스 프린트판을 합착한 세라믹 시트를 제공하는 단계;
    상기 세라믹 시트와 제 1 그리운드 프린트판, 회로 프린트판, 제 2 그라운드 프린트판 및 풋 패드판을 차례로 적층하는 단계;
    상기 적층된 결과물을 가열 및 융착하고, 상기 패드판의 패드부와 상기 칩 패드들 사이에 전기적 콘택을 위한 콘택볼을 두고 접합하는 단계; 및
    상기 접합된 칩 상의 전 면적에 에폭시 수지를 도포하여 몰딩하는 단계를 포함하는 것을 특징으로 하는 듀플렉스 패키지 제조방법.
  2. 제 1 항에 있어서,
    상기 패드판의 패드부는 상하 관통하는 비아홀이 형성되어 있는 것을 특징으로 하는 듀플렉스 패키지 제조방법.
  3. 제 2 항에 있어서,
    상기 비아홀 내부에는 도전성 금속에 의하여 채워져 있고, 상기 도전 금속은 상기 인덕턴스 프린트판에 형성된 인덕턴스 소자의 일단자와 전기적으로 콘택되고, 상기 인덕턴스의 타단자는 상기 세라믹 시트 하부에 적층되는 제 1 그라운드 프린트판, 회로 프린트판 및 제 2 그라운드 프린트판 단자 중 어느 하나와 콘택되는 것을 특징으로 하는 듀플렉스 패키지 제조방법.
  4. 제 1 항에 있어서,
    상기 패드판과 합착되는 상기 인덕턴스 프린트판의 개수는 다수개인 것을 특징으로 하는 듀플렉스 패키지 제조방법.
  5. 제 1 항에 있어서,
    상기 패키지에 내장될 칩은 쏘우(saw) 필터 또는 FBAR 필터 중 어느 하나 인것을 특징으로 하는 듀플렉스 패키지 제조방법.
KR10-2002-0023280A 2002-04-27 2002-04-27 듀플렉스 패키지 제조방법 KR100435042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0023280A KR100435042B1 (ko) 2002-04-27 2002-04-27 듀플렉스 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0023280A KR100435042B1 (ko) 2002-04-27 2002-04-27 듀플렉스 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20030084515A true KR20030084515A (ko) 2003-11-01
KR100435042B1 KR100435042B1 (ko) 2004-06-07

Family

ID=32380712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0023280A KR100435042B1 (ko) 2002-04-27 2002-04-27 듀플렉스 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100435042B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100395A (ko) * 2003-05-22 2004-12-02 주식회사 에이엔티 Ltcc 적층 커플링을 이용한 fbar 밴드패스 필터 및 듀플렉스

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232904A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Ｓａｗフィルタ用セラミックパッケージ
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP3663953B2 (ja) * 1999-02-24 2005-06-22 松下電器産業株式会社 高周波モジュールとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040100395A (ko) * 2003-05-22 2004-12-02 주식회사 에이엔티 Ltcc 적층 커플링을 이용한 fbar 밴드패스 필터 및 듀플렉스

Also Published As

Publication number Publication date
KR100435042B1 (ko) 2004-06-07

Similar Documents

Publication Publication Date Title
US10305444B2 (en) Electronic component module
US10873352B2 (en) Radio-frequency module and communication apparatus
US7276992B2 (en) Antenna duplexer and electronic device
TWI450659B (zh) 電路基板
WO2021002296A1 (ja) 高周波モジュール及び通信装置
JP2004254287A (ja) 弾性表面波デバイス及びその製造方法
CN213585766U (zh) 高频模块和通信装置
WO2021002157A1 (ja) 高周波モジュール及び通信装置
US20230216482A1 (en) Methods of manufacturing multi-band surface acoustic wave filters
US11881879B2 (en) Radio-frequency module and communication device
KR100435042B1 (ko) 듀플렉스 패키지 제조방법
US11621739B2 (en) Radio-frequency module and communications device
KR101633643B1 (ko) 필터 모듈
CN103973256A (zh) 模块
US11368177B2 (en) Radio frequency module and communication device
KR100306630B1 (ko) 복합 표면 탄성파 필터
JP7465515B1 (ja) 弾性波デバイス
KR20040011728A (ko) 듀플렉서 칩 패키지 및 그 제조방법
KR100851169B1 (ko) 듀플렉서 패키지 및 그 제조방법
KR101700844B1 (ko) 필터 모듈
KR100993087B1 (ko) 프런트 앤드 모듈 및 그 제조방법
JP2002324864A (ja) 電子部品装置
KR100489825B1 (ko) 플립칩형 표면탄성파 장치
KR100844772B1 (ko) 칩 스케일 패키지 제조방법
KR100999819B1 (ko) 프론트 앤드 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080506

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee