KR20030081615A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20030081615A
KR20030081615A KR1020020019938A KR20020019938A KR20030081615A KR 20030081615 A KR20030081615 A KR 20030081615A KR 1020020019938 A KR1020020019938 A KR 1020020019938A KR 20020019938 A KR20020019938 A KR 20020019938A KR 20030081615 A KR20030081615 A KR 20030081615A
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
layer
forming
film
Prior art date
Application number
KR1020020019938A
Other languages
English (en)
Other versions
KR100458589B1 (ko
Inventor
조경수
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0019938A priority Critical patent/KR100458589B1/ko
Publication of KR20030081615A publication Critical patent/KR20030081615A/ko
Application granted granted Critical
Publication of KR100458589B1 publication Critical patent/KR100458589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 제조 방법에 관한 것으로, 그 목적은 간단한 공정으로 금속배선을 형성하는 데 있다. 이를 위해 본 발명에서는 이종막을 사용하지 않고 층간절연막을 단일층으로 형성하며, 접속구 내부를 충진하는 제1금속은 선택적 성장법을 이용하여 접속구의 깊이보다 얕은 두께로 형성하는 것을 특징으로 한다. 즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판의 구조물 상에 금속 배선막을 형성하고 패터닝하여 금속 배선층을 형성하는 단계; 금속 배선층을 포함한 상부 전면에 층간 절연막을 증착하고 층간 절연막을 금속 배선층이 노출될 때까지 선택적으로 식각하여 접속구를 형성하는 단계; 층간절연막의 일부를 접속구보다 더 넓은 폭으로 식각하여 금속배선구를 형성하는 단계; 노출된 금속 배선층 상에 제1금속을 형성하되, 선택적 성장법을 이용하여 접속구의 깊이보다 얕은 두께로 제1금속을 형성하는 단계; 금속배선구를 포함하여 제1금속 및 층간절연막의 상부 전면에 제2금속을 형성하고 평탄화하여 금속배선을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자 제조 방법 {Fabrication method of semiconductor device}
본 발명은 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 금속배선을 형성하는 방법에 관한 것이다.
일반적으로 금속 배선으로 널리 사용하는 금속으로는 텅스텐(W), 알루미늄(Al) 및 알루미늄 합금 등이 있다. 그러나, 구리(Cu)는 텅스텐, 알루미늄에 비하여 비저항이 작으며 신뢰성이 우수한 금속 배선 재료이므로, 반도체 소자의 금속배선을 구리로 대체하려는 연구가 활발히 진행되고 있다.
그런데, 구리는 텅스텐, 알루미늄과는 달리 건식 식각(Reactive Ion Etching)에 의한 배선 형성이 어려운 재료이다. 따라서, 구리의 경우에는 건식 식각 공정을 거치지 않으면서 플러그(plug)와 금속배선(line)을 동시에 형성할 수 있는 방법에 관하여 활발히 연구되고 있는바, 이러한 공정을 두얼 다마신(dualdamascene)공정이라 한다.
기존의 구리를 이용한 두얼 다마신 공정에 의하면 구리를 웨이퍼에 전면(blanket) 증착한 후에 불필요한 웨이퍼 표면의 구리층을 화학기계적 연마 공정으로 제거함으로써 최종적인 구리 플러그와 금속배선을 형성한다.
그러면, 첨부된 도 1a 내지 도 1e를 참조하여 종래의 반도체 소자 제조 방법을 설명한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판 구조물(1) 상부의 콘택(contact) 또는 비아(via)를 포함하는 절연막(2) 상에 금속막(3) 및 반사방지막(4)을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 금속 배선층을 형성한다.
이어서, 금속 배선층을 포함한 상부 전면에 제1절연막(5), 이종막(6), 및 제2절연막(7)을 순차적으로 적층한 다음, 제2절연막(7) 상부에 감광막을 도포하고 노광 및 현상하여 금속 배선구 형성을 위한 감광막 패턴(8)을 형성한다. 이 때 이종막(6)은 금속 배선구 형성을 위한 식각시 식각 종료막으로 사용되는 것으로서, 제2절연막(7)에 비해 식각률이 낮은 고경도 물질로 이루어진다.
다음, 도 1b에 도시된 바와 같이, 감광막 패턴(8)을 마스크로 이용하고 이종막(6)을 식각 종료막으로 사용하여, 즉 이종막(6)이 노출될때까지 금속 배선구로 예정된 부분의 제2절연막(7)을 식각하여 금속 배선구(9)를 형성한 후, 노출된 이종막(6)을 제거한다.
다음, 도 1c에 도시된 바와 같이, 오프닝된 부분의 폭이 금속 배선구(9)보다더 좁은 폭을 가지는 감광막 패턴(10)을, 오프닝된 부분이 금속 배선구(9)의 중앙에 위치하도록 제1절연막(5)의 일부 및 제2절연막(7)의 상부에 형성한 후 이를 마스크로 이용하여 노출된 제1절연막(5)을 반사방지막(4)의 상부 표면이 노출될 때까지 식각하여 접속구(11)를 형성한다.
다음, 도 1d에 도시된 바와 같이, 노출된 반사방지막(4)과 제1절연막(5)을 포함하여 제2절연막(7)의 상부 전면에 금속막(12)을 증착하여 접속구(11) 및 금속배선구(9)를 매립한 후, 도 1e에 도시된 바와 같이 제2절연막(7) 상부의 금속막을 평탄화하여 비아와 금속배선층을 동시에 형성한다.
그러나, 상기한 바와 같은 종래 방법에서는, 층간절연막인 제1절연막(5)과 제2절연막(7)의 사이에 이종막(6)을 형성하여야 하는 번거로움이 있으며, 이종막 형성 및 제거 공정으로 인해 제조 비용 및 시간이 증가하므로 이를 간편화할 필요성이 요구된다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 간단한 공정으로 금속배선을 형성하는 데 있다.
도 1a 내지 도 1e는 종래 반도체 소자 제조 방법을 도시한 공정단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 이종막을 사용하지 않고 층간절연막을 단일층으로 형성하며, 접속구 내부를 충진하는 제1금속은 선택적 성장법을 이용하여 접속구의 깊이보다 얕은 두께로 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판의 구조물 상에 금속 배선막을 형성하고 패터닝하여 금속 배선층을 형성하는 단계; 금속 배선층을 포함한 상부 전면에 층간 절연막을 증착하고 층간 절연막을 금속 배선층이 노출될 때까지 선택적으로 식각하여 접속구를 형성하는 단계; 층간절연막의 일부를 접속구보다 더 넓은 폭으로 식각하여 금속배선구를 형성하는 단계; 노출된 금속 배선층 상에 제1금속을 형성하되, 선택적 성장법을 이용하여 접속구의 깊이보다 얕은 두께로 제1금속을 형성하는 단계; 금속배선구를 포함하여 제1금속 및 층간절연막의 상부 전면에 제2금속을 형성하고 평탄화하여 금속배선을 형성하는 단계를 포함하여 이루어진다.
이 때, 제2금속을 형성하기 전에, 금속배선구를 포함하여 제1금속 및 층간절연막 상부 전면에 Ti, Ta, 및 TaN로 이루어진 군에서 선택되는 하나 이상의 물질로 베리어금속막을 형성하는 단계를 더 포함하는 것이 바람직하다.
제1금속은 W, Cu, Al 또는 Al 합금으로 형성하는 것이 바람직하며, 제2금속은 Cu, Al, 또는 Al합금으로 이루어지는 것이 바람직하다.
층간절연막은 플라즈마 화학기상 증착(PECVD) 방법을 이용하여 5000Å 내지 15000Å 정도의 두께로 형성하는 것이 바람직하다.
이하, 본 발명에 따른 반도체 소자 제조 방법에 대해 상세히 설명한다. 도 2a 내지 도 2e는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판의 구조물(21), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 하부절연막(22)을 형성하고, 하부절연막(22) 상에 금속막(23) 및 반사방지막(24)을 형성하고 패터닝하여 금속배선층을 형성한다.
이 때, 반사방지막(24)은 질소 성분을 포함한 물질로 150Å 내지 500Å의 두께로 형성하는 것이 바람직하다. 또한, 반사방지막(24)의 하부에는 TiN, TaN, 또는 TiN와 TaN의 조합 등의 물질로 이루어지고 두께가 300Å 내지 600Å인 하부금속막을 추가로 형성할 수도 있으며, 반사방지막(24)의 상부에는 질소를 함유하지 않는 산화막을 100Å 이하의 얇은 두께로 형성할 수도 있다.
이어서, 패터닝된 금속배선층을 포함한 상부 전면에 층간절연막(25)을 형성한 다음, 평탄화후, 층간절연막(25) 상에 감광막을 도포하고 노광 현상하여 접속구로 예정된 영역의 상부에 해당하는 감광막을 제거하여 제1감광막 패턴(26)을 형성한다. 이때, 층간절연막(25)은 플라즈마 화학기상 증착 방법을 이용하여 5000Å 내지 15000Å 정도의 두께로 형성할 수 있다.
다음, 도 2b에 도시된 바와 같이, 제1감광막 패턴(26)을 마스크로 하여 반사방지막(24)의 상부 표면이 노출될 때까지 층간절연막(25)을 건식 식각하여 접속구(27)를 형성한 후, 제1감광막 패턴(26)을 제거하고 세정공정을 수행한다.
이어서, 층간절연막(25) 상에 감광막을 도포하고 노광 현상하여 금속배선구로 예정된 영역의 상부에 해당하는 감광막을 제거함으로써 제2감광막 패턴(28)을 형성한다. 일반적으로 금속배선구는 접속구(27)보다 더 넓은 폭을 가지므로, 제2감광막 패턴(28)을 형성할 때 접속구(27)보다 더 넓은 폭으로 형성하는 것이 바람직하다.
다음, 도 2c에 도시된 바와 같이, 제2감광막 패턴(28)을 마스크로 하여 층간절연막(25)을 일부 식각하여 금속배선구(29)를 형성한 다음, 제2감광막 패턴(28)을 제거하고 세정공정을 수행한다.
이어서, 선택적 성장법으로 반사방지막(24)의 상부 표면에 텅스텐과 같은 제1금속(30)을 증착하되, 접속구(27)의 내부에서 증착이 완료되도록 하여 접속구(27)의 외부로 제1금속(30)이 흘러나오지 않도록 접속구(27)의 깊이보다 낮은 높이로 제1금속(30)을 증착한다.
이어서, 금속배선구(29)를 포함하여 제1금속(30) 및 층간절연막(25)의 상부 전면에 Ti, Ta, TaN 또는 이 중의 하나 이상의 물질 등과 같은 베리어금속막(31)을 200Å 내지 700Å의 두께로 증착하고 열처리한 후, 그 상부에 금속배선구(29)를 충분히 충진시키도록 Cu, Al, Al합금 등과 같은 물질로 제2금속(32)을 증착한다.
이어서, 층간절연막(25)이 노출될 때까지 제2금속(32)을 화학기계적으로 연마하여 상면을 평탄화하여 금속배선 형성을 완료한다.
이 때, 제2금속의 평탄화 후에 질소, 헬륨, 산소, 또는 수소 등의 분위기에서 200℃ 내지 450℃의 온도로 열처리할 수도 있다.
상술한 바와 같이, 본 발명에서는 이종막을 사용하지 않고 층간절연막을 단일층으로 형성하기 때문에 이종막 형성 및 제거 공정이 생략되어 공정이 간단해지는 효과가 있다.

Claims (6)

  1. 반도체 기판의 구조물 상에 금속 배선막을 형성하고 패터닝하여 금속 배선층을 형성하는 단계;
    상기 금속 배선층을 포함한 상부 전면에 층간 절연막을 증착하고 상기 층간 절연막을 상기 금속 배선층이 노출될 때까지 선택적으로 식각하여 접속구를 형성하는 단계;
    상기 층간절연막의 일부를 상기 접속구보다 더 넓은 폭으로 식각하여 금속배선구를 형성하는 단계;
    상기 노출된 금속 배선층 상에 제1금속을 형성하되, 선택적 성장법을 이용하여 상기 접속구의 깊이보다 얕은 두께로 제1금속을 형성하는 단계;
    상기 금속배선구를 포함하여 상기 제1금속 및 상기 층간절연막의 상부 전면에 제2금속을 형성하고 평탄화하여 금속배선을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서, 상기 제2금속을 형성하기 전에, 상기 금속배선구를 포함하여 상기 제1금속 및 상기 층간절연막 상부 전면에 베리어금속막을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
  3. 제 2 항에 있어서, 상기 베리어금속막은, Ti, Ta, 및 TaN로 이루어진 군에서선택되는 하나 이상의 물질로 형성하는 반도체 소자 제조 방법.
  4. 제 1 항에 있어서, 상기 제1금속은 W, Cu, Al 및 Al 합금으로 이루어진 군에서 선택되는 한 물질로 형성하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서, 상기 제2금속은 Cu, Al, 및 Al합금으로 이루어진 군에서 선택되는 한 물질로 형성하는 반도체 소자 제조 방법.
  6. 제 1 항에 있어서, 상기 층간절연막은 플라즈마 화학기상 증착(PECVD) 방법을 이용하여 5000Å 내지 15000Å 정도의 두께로 형성하는 반도체 소자 제조 방법.
KR10-2002-0019938A 2002-04-12 2002-04-12 반도체 소자 제조 방법 KR100458589B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019938A KR100458589B1 (ko) 2002-04-12 2002-04-12 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019938A KR100458589B1 (ko) 2002-04-12 2002-04-12 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20030081615A true KR20030081615A (ko) 2003-10-22
KR100458589B1 KR100458589B1 (ko) 2004-12-03

Family

ID=32378714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019938A KR100458589B1 (ko) 2002-04-12 2002-04-12 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100458589B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
TW406393B (en) * 1997-12-01 2000-09-21 United Microelectronics Corp Method of manufacturing dielectrics and the inner-lining

Also Published As

Publication number Publication date
KR100458589B1 (ko) 2004-12-03

Similar Documents

Publication Publication Date Title
US6323554B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US6169024B1 (en) Process to manufacture continuous metal interconnects
JP2003163264A (ja) エアギャップの銅のインタコネクト
US6114233A (en) Dual damascene process using low-dielectric constant materials
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
US6548398B1 (en) Production method of semiconductor device and production device therefor
US6927160B1 (en) Fabrication of copper-containing region such as electrical interconnect
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100458594B1 (ko) 반도체 소자 제조 방법
KR100406741B1 (ko) 반도체 소자 제조 방법
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
KR100467803B1 (ko) 반도체 소자 제조 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR19980078241A (ko) 자기배열된 언랜디드비아의 금속화방법
KR20060032375A (ko) 반도체 소자의 금속배선 형성방법
KR20030049027A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee