KR20030079011A

KR20030079011A - 테스트시에 센스앰프의 센싱 타이밍을 조절하기 위한메모리 장치

Info

Publication number: KR20030079011A
Application number: KR1020020017750A
Authority: KR
Inventors: 윤준열
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-04-01
Filing date: 2002-04-01
Publication date: 2003-10-10

Abstract

본 발명은 센스앰프의 센싱 시작포인터 조절을 용이하게 함으로서 보다 효율적으로 구동시킬 수 있는 메모리 장치에서 제공하기 위한 것으로, 이를 위한 본 발명은 비트라인에 인가된 신호를 감지 증폭하는 센스앰프부; 테스트 모드전환 신호에 인에이블 되어 어드레스 신호를 디코딩하여 출력하는 테스트모드 디코더; 및 라스신호를 입력받아 상기 센스앰프부가 센싱동작을 하도록 센싱시작신호를출력하며, 상기 테스트모드 디코더의 출력신호에 따라 상기 센싱시작신호를 조절하여 출력하는 센싱조절부를 구비하는 메모리 장치를 제공한다.

Description

테스트시에 센스앰프의 센싱 타이밍을 조절하기 위한 메모리 장치{Memory device for controlling sensing time of sense amplifier in testmode}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 장치의 센스앰프의 센싱 타이밍을 조절하기 위한 메모리 장치에 관한 것이다.

반도체 메모리 장치은 어드래스를 입력받아 내부의 특정한 셀에 데이터를 저장하고 판독할 때에 라스(RAS,Row Address Srtobe)신호와 카스(CAS, Column Address Srtobe)신호를 이용한다. 이 때 라스신호가 인에이블되고 난 후, 카스신호가 인에이블 될 때까지의 시간을 tRCD(/RAS to /CAS Delay Time)라 하며 메모리 동작 특성에 중요한 파라미터로 사용된다.

한편 테스트시에 메모리 장치의 tRCD를 분석할 때에는 센스앰프(sense amplifier)가 센싱동작을 하는 시작 포인터를 이용해서 하는데, 센싱동작의 시작포인터를 앞당겨도 메모리 장치의 페일(fail)이 유발되지 않으면, 보다 고속을 동작을 시키기 위해 센싱동작의 시작포인터를 조절한다.

도1은 종래의 센스 앰프의 센싱 타이밍을 조절하기 위한 메모리 장치를 나타내는 블럭구성도이다.

도1을 참조하여 살펴보면, 종래에 메모리 장치는 라스신호(RAS)를 입력받아 센스앰프의 센싱타임을 정하는 센싱시작신호(sg)를 출력하는 센싱조절부(10)와, 센싱조절부(10)의 센싱시작신호(sg)를 입력받아 센스앰프 제어신호(rtoe,sbe)를 출력하는 센스앰프제어부(20)와, 센스앰프제어부(20)로 센스앰프 제어신호(rtoe,sbe)를 입력받아 비트라인 센스앰프 인에이블 신호(rto,sb)를 출력하는 센스앰프 드라이버(30)와, 센스앰프 인에이블 신호(rto,sb)에 인에블되어 비트라인(BL,/BL)에 인가되는 신호를 감지 증폭하는 비트라인 센스앰프(40)와, 비트라인 센스앰프(40)에 연결된 셀어레이(50)로 구성된다. 여기서 셀어레이(50)는 하나의캐패시터(C1)와 트랜지스터(Tr)만 도시하였다.

도2는 도1의 센싱조절부(10)를 나타내는 회로도이다.

도2를 참조하여 살펴보면, 센싱조절부(10)는 라스신호(RAS)를 입력받아 반전하여 출력하는 입력부(11)와, 입력부(11)의 출력신호(out1)를 이용하여 펄스를 생성하는 펄스생성부(12)와, 펄스생성부(12)의 출력펄스(out2)를 입력받아 센스앰프 제어부(20)로 센싱시작신호(sg)를 출력하는 센싱조절 출력부(13)으로 구성된다.

입력부(11)는 라스신호(RAS)를 입력받아 반전하여 출력(out1)하는 인버터(I1,I2,I3)와, 인버터(I3)의 출력과 연결된 저항(R1)과 캐패시터(C1,C2)로 구성된다.

펄스생성부(12)는 입력부(11)의 출력신호(out1)를 입력받아 반전하여 출력하는 인버터체인(I4 ~ I12)와, 입력부(11)의 출력신호(out1)를 입력받아 반전하여 출력하는 인버터체인(I13 ~ I15)와, 인버터체인(I4 ~ I12)을 구성하는 인버터(I4 ~ I11, I13,I14)의 출력과 다음단 인버터의 입력사이에 접속된 저항(R2 ~ R11)과, 각각의 저항의 일측에 연결된 캐패시터(C3 ~ 21)와, 인버터(I12,I15)의 출력을 입력으로 하는 낸드게이트(ND1)로 구성된다.

센싱조절 출력부(13)는 전원전압 공급단에 일측이 연결되며 게이트가 크로스 커플된 피모스트랜지스터(MP1, MP2)와, 낸드게이트(ND1)의 출력 및 그 반전신호를 게이트로 각각 입력받으며 피모스트랜지스터(MP1,MP2)의 타측과 접지전원 공급단을 각각 연결하는 앤모스트랜지스터(MN1,MN2)와, 피모스트랜지스터(MP2)와 앤모스트랜지스터(MN2)의 연결노드(N1)의 신호를 반전하여 센싱시작신호(sg)를 센스앰프 제어부(20)로 출력하는 인버터(I17)로 구성된다.

이하 도1 내지 도2를 참조하여 종래의 센스 앰프의 센싱 타이밍을 조절하기 위한 메모리 장치의 동작을 설명한다.

먼저, 라스신호(RAS)를 입력받아 센싱조절부에서는 센싱시작신호(sg)를 출력하고, 센스앰프제어부(20)에서 이를 입력받아 센스앰프 드라이버(30)로 센스앰프제어신호(rtoe,sbe)를 출력하고 센스앰프 드라이버(30)는 비트라인 센스앰프(40)로 출력한다.

한편, 인에이블된 워드라인(WL)에 의해 트랜지스터(Tr)이 턴온되어 캐패시터(C1)에 저장된 데이터가 비트라인(BL,/BL)에 인가되고, 비트라인(BL,/BL)에 인가된 신호를 비트라인 센스앰프가 감지 증폭하게 된다.

여기서 센스앰프 조절신호(sg)를 보다 빠르게 생성시켜 센스앰프의 센싱 시작점을 앞당겨도 메모리 장치의 동작에 에러가 유발되지 않는다면, 메모리 장치의 동작 스피드 측면에서 센스앰프의 센싱 시작점을 앞당기는 것이 좋다.

전술한 반도체 장치에서는 테스트시에 센싱시작신호를 출력하는 센싱조절부(10)의 내부에 다수개의 스위치(예컨대 도2의 스위치(S11,S12)를 구비하고, 지연시간을 조절하여 센스앰프의 센싱 시작점을 정하였다.

그러나, 이 때에는 한번 센싱시작신호의 생성타이밍을 정하고 나서 다시 테스트를 해보기 위해서는 회로수정을 일일이 한 후에 다시 테스트를 해야하는 번거러움이 있었다. 즉 웨이퍼상에서 레이저를 조사하여 회로를 수정하거나, 패키지 상태에서는 디캡을 실시하고 한 후 FIB(Forcused ion beam) 장비를 이용하여 회로를수정하여 테스트를 진행하는 번거러움이 있었다.

본 발명은 센스앰프의 센싱 시작포인터 조절을 용이하게 함으로서 보다 효율적으로 구동시킬 수 있는 메모리 장치에서 제공함을 목적으로 한다.

도1은 종래의 센스 앰프의 센싱 타이밍을 조절하기 위한 메모리 장치를 나타내는 블럭구성도.

도2는 도1의 센싱조절부를 나타내는 회로도.

도3은 본 발명의 바람직한 실시예에 따른 센스 앰프의 센싱 타이밍을 조절하기 위한 반도체 장치를 나타내는 블럭구성도.

도4는 도3의 테스트 모드 디코더의 내부 회로도.

도5는 도3의 센싱조절부를 나타내는 회로도.

도6a 내지 도6b는 종래기술과 본 발명에 의한 센스 앰프의 센싱 타이밍을 조절하기 위한 메모리 장치의 동작 파형도.

상기의 목적을 달성하기 위한 본 발명은 비트라인에 인가된 신호를 감지 증폭하는 센스앰프부; 테스트 모드전환 신호에 인에이블 되어 어드레스 신호를 디코딩하여 출력하는 테스트모드 디코더; 및 라스신호를 입력받아 상기 센스앰프부가 센싱동작을 하도록 센싱시작신호를출력하며, 상기 테스트모드 디코더의 출력신호에 따라 상기 센싱시작신호를 조절하여 출력하는 센싱조절부를 구비하는 메모리 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3은 본 발명의 바람직한 실시예에 따른 센스 앰프의 센싱 타이밍을 조절하기 위한 반도체 장치를 나타내는 블럭구성도이다.

도3을 참조하여 살펴보면, 본 실시에에 따른 반도체 장치는비트라인(BL,/BL)에 인가된 신호를 감지 증폭하는 센스앰프부(300)와, 테스트 모드전환 신호(TM)에 인에이블 되어 어드레스 신호(address)를 디코딩하여 출력하는 테스트모드 디코더(100)와, 라스신호(RAS)를 입력받아 센스앰프부(100)가 센싱동작을 하도록 센싱시작신호(sg)를 출력하며, 테스트모드 디코더(100)의 출력신호에 따라 센싱시작신호(sg)를 조절하여 출력하는 센싱조절부(200)으로 구성된다.

센스앰프부(300)는 센싱조절부(200)의 센싱시작신호(sg)를 입력받아 센스앰프 제어신호(rtoe,sbe)를 출력하는 센스앰프제어부(310)와, 센스앰프 제어신호(rtoe,sbe)를 입력받아 비트라인(BL,/BL) 센스앰프 인에이블 신호(rto,sb)를 출력하는 센스앰프 드라이버(320)와, 센스앰프 인에이블 신호(rto,sb)에 인에블되어 비트라인(BL,/BL)에 인가되는 신호를 감지 증폭하는 비트라인 센스앰프(330)와, 비트라인 센스앰프(330)에 연결된 셀어레이(340)로 구성된다

도4는 도3의 테스트 모드 디코더의 내부 회로도이다.

테스트 모드 디코더(100)는 다수의 어드레스 신호(a0 ~ a3)를 입력받는 제1 낸드게이트(ND1)와, 제1 낸드게이트(ND1)의 출력 및 피드백신호(f1)를 입력받는 제2 낸드게이트(ND2)와, 제2 낸드게이트(ND2)의 출력 및 테스트모드 전환신호(TM)를 입력받는 제3 낸드게이트(ND3)와, 제3 낸드게이트(ND3)의 출력을 반전하여 센싱조절부(200)로 출력하는 제1 인버터(IN1)와, 제1 인버터(IN1)의 출력을 반전하여 피드백신호(f1)를 출력하는 제2 인버터(IN2)로 구성된다.

도5는 도3의 센싱조절부(200)를 나타내는 회로도를 나타낸다.

도5를 참조하여 살펴보면, 센싱조절부(200)은 라스신호(ras)를 입력받아 버퍼링하는 입력부(210)와, 입력부(210)의 출력신호(out1)를 이용하여 펄스를 만들어 출력하는 펄스생성부(220)와, 펄스생성부(220)의 출력(out4)을 이용하여 센싱시작신호(sg)를 출력하는 출력부(220)로 구성된다.

펄스생성부(220)는 입력부(210)의 출력신호(out1)를 제1 지연시간으로 지연시키는 제1 지연부(221)와, 제1 지연부에 직렬로 접속된 제2 지연부(222)와, 입력부(210)의 출력신호(out1)를 제2 지연시간으로 지연시키는 제3 지연부(225)와, 테스트모드 디코더(100)에서 디코딩된 출력신호(tm_sa)에 따라 제1 지연부(221)의 출력(out2) 또는 제2 지연부(222)의 출력(out3)을 선택해서 출력하는 멀티플렉스(223)와, 멀티플렉스(223)의 출력 및 상기 제3 지연부의 출력을 입력받아 센싱시작신호(sg)를 출력하는 앤드게이트(ND1)로 구성된다. 또한 여기서는 멀티플렉스(223)의 출력과 낸드게이트(ND4)의 입력사이에 추가로 제4 지연부(224)를 더 구비하였다.

도6a 내지 도6b는 종래기술과 본 발명에 의한 센스 앰프의 센싱 타이밍을 조절하기 위한 메모리 장치의 동작 파형도이다. 이하 도3 내지 도6을 참조하여 전술한 반도체 메모리 장치의 동작을 살펴본다.

반도체 메모리 장치가 노멀 동작할 때에 테스트모드 디코더(100)의 출력신호(tm_sa)가 디스에이블상태에서 라스신호가 입력되면, 센싱조절부(200)의 멀티플럭스(223)은 제2 지연부(222)와 제4 지연부(223)를 연결한다. 따라서 이때에는 라스신호(RAS)가 제1 지연부 및 제2 지연부의 지연시간이 지난후에 센싱시작신호(sg)로 출력되고, 이에 따라 센싱앰프부(300)에서는 비트라인(BL,/BL)에 인가된신호를 감지 증폭한다.

센스앰프부가 센싱시작신호(sg)에 의해 센싱동작을 하게 되므로, 에러를 유발하지 않고 센싱시작신호(sg)를 얼마나 빠르게 생성시키느냐에 따라, 가장 효율적인 메모리 장치의 tRCD를 정할 수 있다.

가장 효율적인 메모리 장치의 tRCD를 분석하기위한 테스트시에, 테스트 모드디코더(100)는 테스트모드 전환신호(TM)에 인에이블 되어 어드레스 신호(address)를 디코딩하여 출력신호(tm_sa)를 센싱조절부(200)로 출력한다.

이때 테스트모드 디코더(100)의 출력신호(tm_sa)가 센싱조절부(200)에 입력되면, 센싱조절부(200)의 멀티플렉서(220)는 제1 지연부(221)와 제4 지연부(224)를 연결하게 된다. 이 때에는 센싱시작신호(sg)가 노멀모드에서 보다 빨리 생성되어 센스앰프(310)으로 출력된다.

또한, 여기서 테스트 모드일 때에 하나의 경로만으로 센싱시작 신호(sg)를 생성하도록 하였으나, 지연시간의 차이를 두는 여러 경로를 만들고 테스트 모드를 늘려주면 더 세밀하게 센싱시작 가능 시점을 찾아 검증할 수 있다.

도6a에는 테스트 모드일 때 노멀 모드일 때보다 빠른 센싱시작 신호(sg)가 출력되는 것을 볼 수 있으며, 도6b는 테스트 모드와 노멀 모드일 때의 동작파형을 한 그래프로 나타낸 것이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 회로수정작업 없이 용이하게 메모리 장치의 특성분석을 할 수 있으며, 특히 tRDC 분석에 있어서 적절한 센스앰프의 동작시점을 용이하게 파악하여 효율적인 불량분석이 가능하다.

Claims

비트라인에 인가된 신호를 감지 증폭하는 센스앰프부;

테스트 모드전환 신호에 인에이블 되어 어드레스 신호를 디코딩하여 출력하는 테스트모드 디코더; 및

라스신호를 입력받아 상기 센스앰프부가 센싱동작을 하도록 센싱시작신호를출력하며, 상기 테스트모드 디코더의 출력신호에 따라 상기 센싱시작신호를 조절하여 출력하는 센싱조절부

를 구비하는 메모리 장치.
제 1 항에 있어서,

상기 센싱조절부는

상기 라스신호를 입력받아 버퍼링하는 입력부;

상기 입력부의 출력신호를 이용하여 펄스를 만들어 출력하는 펄스생성부; 및

상기 펄스생성부의 출력을 이용하여 상기 센싱시작신호를 출력하는 출력부를 구비하며,

상기 펄스생성부는,

상기 입력부의 출력신호를 제1 지연시간으로 지연시키는 제1 지연부;

상기 제1 지연부에 직렬로 접속된 제2 지연부;

상기 입력부의 출력신호를 제2 지연시간으로 지연시키는 제3 지연부;

상기 테스트모드 디코더에서 디코딩된 출력신호에 따라 상기 제1 지연부의 출력 또는 상기 제2 지연부의 출력을 선택해서 출력하는 멀티플렉스; 및

상기 멀티플렉스의 출력 및 상기 제3 지연부의 출력을 입력받아 상기 센싱시작신호를 출력하는 앤드게이트를 구비하는 것을 특징으로 하는 메모리 장치.
제 1 항에 있어서,

상기 테스트 모드 디코더는

다수의 상기 어드레스 신호를 입력받는 제1 낸드게이트;

상기 제1 낸드게이트의 출력 및 피드백신호를 입력받는 제2 낸드게이트;

상기 제2 낸드게이트의 출력 및 상기 테스트모드 전환신호를 입력받는 제3 낸드게이트;

상기 제3 낸드게이트의 출력을 반전하여 상기 센싱조절부로 출력하는 제1 인버터; 및

상기 제1 인버터의 출력을 반전하여 상기 피드백신호를 출력하는 제2 인버터를 구비하는 것을 특징으로 하는 메모리 장치.