KR19980069481A - 고속 메모리 장치용 섹션 워드라인 구동 펄스생성 방법 - Google Patents

Abstract

본 발명은 센스앰프 신호를 수신하여 피드백 신호를 출력하는 피드백 블록을 채용하여 그 출력되는 피드백신호를 워드라인을 디스에이블 되게 하는 제어신호로써 사용함을 특징으로 한다.

Description

고속 메모리 장치용 섹션 워드라인 구동 펄스생성 방법

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 초 고속의 반도체 메모리 장치에 적합한 섹션 워드라인 구동 펄스 생성방법에 관한 것이다.

통상적으로, 보다 고속의 동기 에스램(sync.SRAM)일 수록 동작의 사이클 타임의 설정은 더 어렵게 된다. 왜냐하면, 워드라인 펄스폭을 크게 할 수 없다는 제한에 기인하여 점점 마진이 부족해지기 때문이다.

종래 기술에 있어서 워드라인 펄스의 생성은 도 2에 잘 나타나 있다. SWL(Section Word Line)의 신호 생성과정을 보면, 리드시 SWL의 인에이블은 BD(Block Decoder)신호에 의해서 결정된다. SWL의 디스에이블과 BD신호의 디스에이블은 SA_T(SA_C) 신호에 의해서 각각 결정되어 진다. 상기 도 2에서 보여지는 각 신호들의 생성은 도 1의 회로블럭에 의해 각기 생성되며, 도 1은 섹션블럭 디코더 SBD 2, 섹션 로우 디코더 SRD 4, 센스앰프 S/A 6으로 구성되어 상호 연결되어져 있다. 상기 도 1의 섹션블럭 디코더 SBD 2의 세부구성은 도 3과 같이 낸드 게이트 NA1및 인버터 IN1으로 이루어진다. 여기서, 메모리 장치의 초고속 동작을 위해 빠른 사이클 타임을 만들어야 하기 때문에 워드라인 구동에 관련되는 펄스 SWL의 폭은 좁아져야 한다. 그런데, 너무 좁은 경우에는 라이트시 비트라인 B/L이 충분히 로우레벨로 다운되기 전에 워드라인이 오프되어 버리므로 페일이 발생된다. 또한, 리드시에는 비트라인의 스몰스윙을 증폭하는데 걸리는 시간이 필요하게 된다. 센스앰프가 센싱동작을 원활히 할 수있도록 하기 위해 비트라인의 딜레이 타임은 비트라인의 부하캐패시턴스에 따라 차이가 있을 수 있으나 충분히 고려되어야 한다. 만약에 평가시간이 부족(워드라인 인에이블 펄스폭이 작은 경우)하면 S/A의 출력은 언노운 상태가 되어 리드에러를 유발한다. 그렇다고 펄스의 폭을 크게 해주면 안정된 동작을 구현 할 수는 있으나 빠른 사이클 타임을 기대할 수 없다. 종래의 기술에서는 라이트 또는 리드동작에 대한 시간을 줄이는데 많은 어려움이 있다. 그러므로 워드라인 구동의 펄스폭을 줄이는데 있어 상기한 바와 같이 제한이 있다.

상기한 바와 같이, 종래 기술의 SWL의 생성에 있어, 리드나 라이트시의 인에이블 및 디스에이블은 도 1의 SBD 2에 의해 각기 결정되어 졌으며, SWL의 펄스폭은 특정한 조건하에서만 (예컨대 3.0V동작)적정 폭을 가졌다. 따라서, 다른 조건하에서의 상기 펄스폭은 마진을 부족하게 하거나 불필요하게 많은 마진을 주어서 사이클 타임의 페일을 유발해왔다.

따라서, 본 발명의 목적은 메모리 장치의 메모리 셀을 인에이블 시키는 워드라인 구동 펄스의 폭을 최적으로 설정하여 빠른 사이클 타임을 보장하는 방법을 제공함에 있다.

본 발명의 목적은 섹션 워드라인 펄스의 폭을 생성 방법을 제공함에 있다.

도 1은 종래 기술의 섹션 워드라인 구동펄스 생성관련 회로도.

도 2는 도1에 따른 동작 타이밍도.

도 3은 도1중 스태틱 블록 디코더의 상세도.

도 4는 본 발명에 따른 섹션 워드라인 구동 펄스 생성관련 회로도.

도 5는 도 4에 따른 동작 타이밍도.

도 6은 도4중 다이나믹 블록 디코더의 상세도.

도 7 내지 도 9는 도 4의 각부에 대한 구체회로도.

상기의 목적들을 달성하기 위한 본 발명에 따른 방법은, 센스앰프 신호를 수신하여 피드백 신호를 출력하는 피드백 블록을 채용하여 그 출력되는 피드백신호를 워드라인을 디스에이블 되게 하는 제어신호로써 사용함을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명되어질 것이다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 블럭들은 본 발명의 요지를 흐리지 않게 하기 위해 상세히 설명되지 않는다.

먼저, 본 발명의 전체적인 이해를 돕기 위해 요지를 간략히 설명한다. 본 발명에서는 종래의 문제점을 개선하기 위하여, 센스 앰프의 출력을 수신하는 피드백 블럭(WLDG:WORD LINE DISABLE GENERATOR)을 구현하여 피드백 신호(WLDPWORD LINE DISABLE PULSE)를 생성한다. 상기 피드백 신호는 워드라인의 디스에이블 신호로 사용된다. 즉, 본 발명에서는 S/A의 출력에 응답하여 셀프로 워드라인을 디스에이블시켜 주는 피드백회로를 채용한다.

도 4에는 본 발명에 따른 섹션 워드라인 구동 펄스 생성관련 회로도가 나타나 있다. 도 4를 참조하면, 다이나믹 블록 디코더 DBD 10, SRD 20, S/A 30, 및 워드라인 디스에이블 제너레이터 WLDG40가 도시된다. 도 5는 도 4에 따른 동작 타이밍도이고, 도 6은 도 4중 다이나믹 블록 디코더 10의 상세도이다. 또한, 도 7 내지 도 9는 도 4의 각부에 대한 구체회로도가 각기 참조번호에 대응하여 나타나 있음을 알 수 있다.

상기 도 5의 타이밍도를 참조하면, SWL 신호의 인에이블에 대한 동작 타이밍은 BD와 MWL 신호에 의해서 달성된다. 이러한 인에이블 동작은 도 2의 타이밍에 비해 별 차이가 없다. 하지만, 디스에이블의 경우에 현저한 차이가 있다. 이를 리드시와 라이트의 경우로 나누어서 설명한다.

리드시, SWL의 인에이블과 센스 앰프 인에이블 신호 PSA에 의해서 상기 도 4의 S/A 30이 유효 데이터를 에벨루에이션(EVALUATION)을 수행하다가 SAS(OR SASB)의 레벨이 CMOS 로우 레벨로 되면, 도 9내의 WLDG 40의 낸드 게이트 NA1의 출력은 하이(HIGH)로 가고 인버터 I1의 출력은 입력 PSA가 하이이므로 로우상태로 간다. 따라서, 피모오스 트랜지스터 P1,P2가 턴온되어 WLDP 신호는 하이로 출력된다. 상기 WLDP 신호는 도 6내의 DBD 10의 인버터 16, 17을 거침에 의해 엔모오스 트랜지스터 N1을 턴온시킨다. 따라서, BD 신호는 로우상태로 디스에이블된다. 상기 신호 DB가 디스에이블 되므로 워드라인 구동신호 SWL도 디스에이블된다. 지금까지의 설명이 이해되었다면 상기 SWL의 펄스폭은 S/A 출력에 의해서 셀프로 결정됨을 알 수 있다. 따라서, 어떤 조건에서도 최적의 폭을 가질 수 있는 것이다.

라이트 동작시, SWL PSA의 인에이블은 BD와 MWL(MAIN WORD LINE)에 의해서 결정되는 것은 상기의 리드의 경우와 같다. 디스에블 동작에 있어, WLDG에서 보는 바와 같이 PSA 신호가 LOW이므로 피드백 신호인 WLDP 생성과는 무관하다. SA_T 디스에이블에 의해서 BD 디스에이블이 결정되고, BD 디스에이블에 의해서 SWL 디스에이블이 결정된다. 지금까지 살펴본 바와 같이, 라이트시에는 워드라인 디스에이블에 영향을 주지 않는다.

따라서, WLDG 40와 같은 피드백 블록의 채용에 의해 사이클 타임이 개선된다.

상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

상술한 바와 같이 본 발명에 따르면, 초고속의 메모리 장치의 워드라인 구동 펄스를 최적으로 생성하는 것에 의해 동작의 사이클 타임을 빠르게 하는 효과가 있다.

Claims (5)

1. 센스앰프 신호를 수신하여 피드백 신호를 출력하는 피드백 블록을 채용하여 그 출력되는 피드백신호를 워드라인을 디스에이블 되게 하는 제어신호로써 사용함을 특징으로 하는 방법.
2. 제1항에 있어서, 상기 피드백 신호는 하나이상의 신호임을 특징으로 하는 방법.
3. 제1항에 있어서, 상기 피드백 신호가 워드라인 디코더 또는 프리디코더를 이루는 모오스 트랜지스터의 하나의 단자에 인가됨을 특징으로 하는 방법.
4. 제1항에 있어서, 상기 센스앰프의 출력이 상기 피드백 블록을 이루는 모오스 트랜지터의 하나의 단자에 인가됨을 특징으로 하는 방법.
5. 제1항에 있어서, 상기 피드백 신호가 리드시에만 유효하고 라이트시에는 무효함을 특징으로 하는 방법.