KR20030078033A

KR20030078033A - 이동통신시스템에서 패킷 데이터 제어 채널의 수신 장치및 방법

Info

Publication number: KR20030078033A
Application number: KR1020030019196A
Authority: KR
Inventors: 김세형; 하지원; 배상민; 홍우상; 허진우; 여수복
Original assignee: 삼성전자주식회사
Priority date: 2002-03-27
Filing date: 2003-03-27
Publication date: 2003-10-04
Also published as: KR100547822B1; CN100568848C; US20030188252A1; US7487430B2; AU2003214677B2; EP1349313B1; AU2003214677A1; EP1349313A1; WO2003081854A1; CN1643859A

Abstract

본 발명은 고속 패킷 전송 이동통신시스템에서 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 것이다. 복호기는 슬롯 단위로 수신되는 심볼들을 입력으로 하고, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이만큼의 심볼들을 복호하여 적어도 하나의 비트열을 발생하며, 오류 검사기는 상기 복호기로부터의 상기 적어도 하나의 비트열에 대하여 오류 검사를 수행한다. 그러면 제어기는 상기 오류 검사가 실패하면 이어지는 한 슬롯씩의 심볼들을 상기 복호기로 더 입력하고, 상기 오류 검사가 성공하면 상기 오류 검사가 성공된 비트열로부터 제어정보를 획득한다. 이때 상기 복호기는 상기 적어도 하나의 비트열과 함께 상기 비트열에 대한 적어도 하나의 프레임 품질 척도를 출력하며, 상기 제어기는 상기 오류 검사가 성공한 비트열이 2개 이상이면 상기 2개 이상의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여, 상기 제어정보를 획득하기 위해 가장 큰 크기의 프레임 품질 척도를 가지는 하나의 비트열을 선택한다.

Description

이동통신시스템에서 패킷 데이터 제어 채널의 수신 장치 및 방법{APPARATUS AND METHOD FOR RECEIVING PACKET DATA CONTROL CHANNEL IN MOBILE COMMUNICATION SYSTEM}

본 발명은 음성 및 패킷 데이터 서비스를 포함하는 멀티미디어 서비스를 지원하는 이동 통신시스템에 관한 것으로, 특히 패킷데이터의 전송에 관련된 제어정보를 전송하는 제어채널을 효과적으로 수신하기 위한 장치 및 방법에 관한 것이다.

전형적인 이동 통신시스템, 예를 들어, IS-2000과 같은 부호분할 다중접속(CDMA: Code Division Multiple Access)방식의 이동 통신시스템은 음성 및 저속의 서킷 및 패킷 데이터 서비스만을 지원하는 형태였다. 사용자 요구와 함께통신기술이 발전함에 따라 이동 통신시스템은 고속패킷데이터 서비스를 지원하는 형태로 발전하고 있는 추세이다. 특히 IS(International Standard)-2000 1x-EVDV(Evolution in Data and Voice)와 같은 이동 통신시스템은 음성뿐만 아니라 고속 패킷데이터 서비스를 지원하는 것으로서 최근 들어 많은 주목을 받고 있다.

음성 서비스를 지원하면서도 이와 동시에 고속 데이터 서비스도 지원할 수 있는 이동 통신시스템의 구현을 위해서는 고속 패킷 데이터를 처리할 수 있는 수신기에 대한 구성이 필수적인 요소가 된다.

그 중에서 1x-EVDV와 같은 시스템에서는 패킷 데이터 전송효율을 높이기 위해서 여러 사용자가 같은 패킷 데이터 채널(PDCH: Packet Data Channel)을 시분할(TDM : Time division multiplexing)하여 사용한다. 이러한 시스템에서 송신기는 동일한 시간구간에서 패킷데이터 채널에 대한 여러 가지 제어정보를 패킷데이터제어채널(PDCCH : Packet Data Control Channel)을 통해 전송한다. 제어정보로는 전송 데이터의 수신 주소, 전송율, 변조방식, 부호율(code rate) 등이 포함되며 이는 패킷 데이터 채널의 수신에 이용된다.

패킷 데이터 채널과 패킷 데이터 제어 채널은 복수의 데이터 전송율들(Data Rates)을 지원한다. 데이터 전송율들은 정해진 길이의 데이터를 전송하는데 소요되는 시간, 즉 타임슬롯들(Time slots)의 개수에 관계된다. 예를 들어 패킷 데이터 제어 채널을 통해 전송되는 제어정보는 13비트로 고정되어 있으며 상기 제어정보는 소정 길이를 가지는 1개 또는 2개 또는 4개의 타임슬롯들에 실려 전송된다. 패킷 데이터 채널의 전송율은 패킷 데이터 제어 채널의 전송율에 의해 판단될 수 있지만, 송신기는 패킷 데이터 제어 채널의 전송율을 별도로 수신기에게 통지하지 않는다. 수신기는 수신된 데이터 자체에서 그 전송율을 검출하고 상기 검출된 전송율에 따라 제어정보를 획득한다.

앞서 설명한 바와 같이 패킷 데이터 제어 채널과 패킷 데이터 채널은 쌍을 이루어 동시에 전송되므로 패킷 데이터 제어채널에 대한 복조가 완료되기 전까지 패킷 데이터 채널로 전송되는 데이터는 버퍼링되어 있어야 하는데, 패킷 데이터 제어채널에 대한 복조가 빨리 끝나면 끝날수록 패킷 데이터 채널에 대한 복조시작 시점이 앞당겨져 패킷 데이터를 신속히 복조할 수 있다.

즉, 패킷 데이터 채널과 패킷 데이터 제어채널을 동시에 전송하는 시스템에서는 패킷 데이터 제어채널에 대한 복조가 신속하게 이루어져야 해당하는 패킷 데이터 채널 복조 시작까지의 시간 지연을 줄일 수 있게 된다. 따라서 특히 고속의 패킷 데이터 서비스의 진행시, 패킷 데이터 제어 채널을 신속하고 정확하게 복조하기 위한 방법을 필요로 하게 되었다.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은 패킷 데이터를 전송하는 채널과 상기 패킷데이터의 제어정보를 전송하는 제어채널을 동시에 전송하는 이동 통신시스템에서 상기 제어채널을 효과적으로 수신하기 위한 방법 및 장치를 제공함에 있다.

본 발명의 다른 목적은 패킷 데이터 제어채널을 수신하기 위해 사용된 비터비 복호기에서 수신 데이터의 전송율을 검출하는 장치 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 패킷 데이터 제어채널을 수신하기 위해 사용된 비터비 복호기에서 출력되는 메트릭 값들의 차이를 이용하여, CRC 검사가 성공한 복수의 후보 전송율들 중 수신 데이터의 전송율을 결정하는 장치 및 방법을 제공하는 것이다.

상기 목적들을 달성하기 위한 본 발명의 장치는, 고속 패킷 전송 이동통신시스템에서 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 가지고 전송되는 제어정보를 수신하기 위한 장치에 있어서, 슬롯 단위로 입력되는 심볼들을 입력으로 하고 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이만큼의 심볼들을 복호하여 적어도 하나의 비트열을 발생하는 복호기와, 상기 복호기로부터의 상기 적어도 하나의 비트열들에 대하여 오류 검사를 수행하는 오류 검사기와, 상기 오류 검사가 실패하면 이어지는 한 슬롯의 심볼들을 상기 복호기로 더 입력하고, 상기 오류 검사가 성공하면 상기 오류 검사가 성공된 비트열로부터 제어정보를 획득하는 제어기를 포함하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 방법은, 고속 패킷 전송 이동통신시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 방법에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하는 복호기에 의해, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이 만큼의 심볼들을 복호하여 적어도 하나의 비트열을 발생하는 과정과, 상기 적어도 하나의 비트열에 대해 오류 검사를 수행하는 과정과, 상기 오류 검사가 성공하면 상기 오류 검사가 성공한 비트열로부터 제어정보를 획득하는 과정을 포함하며, 상기 오류 검사가 실패하면 오류 검사가 성공할 때까지 이어지는 한 슬롯씩의 심볼들을 상기 복호기로 더 입력하면서 상기 과정들을 반복하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 다른 방법은, 고속 패킷 전송 이동통신시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 코드분할 다중화된 제1 및 제2 제어채널들을 통해 전송되는 제어정보를 수신하기 위한 방법에 있어서,

상기 제1 제어채널을 통해 슬롯 단위로 수신되는 심볼들을 입력으로 하는 제1 복호기에 의해, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이 만큼의 심볼들을 복호하여 적어도 하나의 제1 비트열을 발생하는 과정과, 상기 적어도 하나의 제1 비트열에 대하여 오류 검사를 수행하는 과정과, 상기 적어도 하나의 제1 비트열에 대한 오류 검사가 실패하면 오류 검사가 성공할 때까지 이어지는 한 슬롯씩의 심볼들을 상기 제1 복호기로 더 입력하면서 상기 과정들을 반복하여 상기 제1 제어채널에 사용된 슬롯길이를 검출하는 과정과, 상기 검출된 슬롯길이에 해당하는 제1 비트열로부터 제1 사용자 식별자를 포함하는 제1 제어정보를 획득하는 과정과, 상기 제1 사용자 식별자가 자신의 사용자 식별자와 일치하지 않으면, 상기 제2 제어 채널을 통해 슬롯 단위로 수신되는 심볼들을 입력으로 하는 제2 복호기에 의해, 상기 검출된 슬롯길이만큼의 심볼들을 복호하여 하나의 제2 비트열을 발생하는 과정과, 상기 제2 비트열에 대하여 오류 검사를 수행하는 과정과, 상기 제2 비트열에 대한 오류 검사가 성공하면, 상기 제2 비트열로부터 제2 사용자 식별자를 포함하는 제2 제어정보를 획득하는 과정을 포함하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 다른 장치는, 고속 패킷 전송 이동통신 시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 장치에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하고, 상기 복수의 슬롯길이들 각각만큼의 심볼들을 복호하여 복수의 비트열들과 상기 복수의 비트열들에 대한 프레임 품질 척도들을 발생하는 복호기와, 상기 복수의 비트열들에 대하여 오류 검사를 수행하는 오류 검사기와, 상기 오류 검사 결과 적어도 2개의 비트열들에 대한 오류 검사가 성공하면, 상기 오류 검사가 성공한 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여 가장 큰 프레임 품질 척도를 가지는 하나의 비트열을 선택하고, 상기 선택된 비트열로부터 제어정보를 획득하는 제어기를 포함하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 또 다른 방법은, 고속 패킷 전송 이동통신 시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 방법에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하는 복호기에 의해, 상기 복수의 슬롯길이들 각각만큼의 심볼들을 복호하여 복수의 비트열들과 상기 복수의 비트열들에 대한 프레임 품질 척도들을 발생하는 과정과, 상기 복수의 비트열들에 대하여오류 검사를 수행하는 과정과, 상기 오류 검사 결과 적어도 2개의 비트열들에 대한 오류 검사가 성공하면, 상기 오류 검사가 성공한 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여 가장 큰 프레임 품질 척도를 가지는 하나의 비트열을 선택하고, 상기 선택된 비트열로부터 제어정보를 획득하는 과정을 포함하는 것을 특징으로 한다.

도 1은 본 발명의 일 실시 예에 따른 패킷데이터채널(PDCH)에 대한 순방향 링크 송신기의 구성을 도시하는 도면.

도 2는 본 발명의 일 실시예에 따른 제2패킷데이터제어채널(F-SPDCCH)에 대한 순방향 링크 송신기의 구성을 도시하는 도면.

도 3은 본 발명의 일 실시 예에 따른 순방향 링크 송신기에서 상기 도 1 및 도 2로부터 생성된 채널신호들을 PN확산 및 고주파(RF) 대역으로 주파수 천이하여 송신하기 위한 구성을 도시하는 도면.

도 4는 본 발명의 일 실시 예에 따른 제2패킷데이터제어채널(F-SPDCCH)에 대한 순방향 링크 수신기의 구성을 도시하는 도면.

도 5는 본 발명의 일 실시예에 따른 기지국에서 하나의 제2패킷데이터제어채널을 송신하는 경우, 이동국에서 상기 제2패킷데이터제어채널(SPDCCH)을 수신하기 위한 절차를 도시하는 도면.

도 6a,b는 본 발명의 일 실시 예에 따라, 기지국 송신기에서 두 개의 제2패킷데이터제어채널들을 부호분할다중(CDM) 방식으로 송신할 때 상기 두 개의 패킷데이터제어채널들을 수신하기 위한 절차를 도시하는 도면.

도 7은 본 발명의 일 실시예에 따라 비터비 복호기를 사용하는 SPDCCH 수신기 구성의 일부를 나타낸 도면.

도 8은 본 발명의 일 실시예에 따른 비터비 복호기의 개략적인 구성을 보인 블럭 구성도.

도 9는 본 발명의 일 실시예에 따라 전송율을 검출하는 제어기의 상세 구성도.

도 10은 본 발명의 일 실시예에 따라 전송율을 검출하는 동작을 나타낸 흐름도.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하 본 발명은 1x 대역폭을 사용하여 음성 서비스 및 저속 서킷과 고속 패킷 데이터 서비스를 포함하는 멀티미디어 서비스를 지원할 수 있는 이동 통신시스템에서 패킷 데이터 채널(PDCH : Packet Data Channel)의 복조를 위해 필요한 각종 제어정보들을 전송하는 패킷 데이터 제어채널(PDCCH : Packet Data Control Channel)을 효율적으로 복조하기 위한 수신기 구조에 대해 설명할 것이다. 또한, 코드분할 다중화(CDM : Code Division Multiplexing)된 복수의 패킷 데이터 제어채널들을 효율적으로 복조하기 위한 수신기 구조에 대해 설명할 것이다.

하기 설명에서 순방향 패킷 데이터 제어 채널의 확산에 사용하는 월시코드의길이나 월시 코드의 번호, 상기 패킷 데이터 제어 채널을 통하여 전송되는 정보의 종류와 비트수, 입력 시퀀스의 반복 회수와 같은 특정 상세 내용들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세 내용 없이 또는 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 또한 하기의 설명에서 사용하고 있는 순방향 링크는 알려진 셀룰러 통신 시스템의 기지국에서 이동국으로 송신되는 링크를 의미하며, 역방향 링크는 이동국에서 기지국으로 송신되는 링크를 의미한다.

우선, 본 발명에서 설명되는 채널들에 대해 살펴보면 다음과 같다.

순방향 링크 패킷 데이터 서비스를 위한 채널들은 크게 공통채널(Common Channel), 제어채널(Control Channel) 및 트래픽채널(Traffic Channel)로 구분된다. 상기 공통채널은 대표적으로 파일롯채널(PICH : Pilot Channel)을 나타내는 것으로서 이동국에서 동기복조를 하기 위한 기준 진폭 및 위상변화량을 제공하기 위한 것이다. 상기 트래픽 채널로는 실제로 순방향 패킷 데이터를 운반하는 패킷데이터채널(PDCH)이 있으며, 상기 제어채널에는 상기 패킷 데이터 채널에 관련된 제어정보를 전송하는 두 개의 분리된 채널들이 있다.

첫 번째 제어채널은 제1패킷데이터제어채널(Primary Packet Data Control Channel : PPDCCH)로서 순방향으로 전송되는 패킷 데이터가 몇 개의 슬롯(Slot)들로 구성되어있는지를 나타내는 서브패킷 길이(Subpacket Length) 정보를 이동국으로 전송한다. 두 번째 제어채널은 제2패킷데이터제어채널(Secondary Packet DataControl Channel : SPDCCH)로서 순방향으로 전송되는 패킷데이터가 어느 이동국에게 전송되는지를 나타내는 사용자 식별자로서의 MAC ID(Media Access Control Identifier), 전송되는 패킷이 새로운 패킷인지 재전송된 패킷인지를 나타내는 서브패킷 식별자(SPID : Subpacket Identifier), 병렬전송이 사용되는 경우 전송되는 패킷이 복수의 ARQ(Automatic Repeat request) 채널(Channel)들 중에 어느 ARQ 채널에 해당하는지를 나타내는 ARQ ID, 전송되는 패킷의 크기를 나타내는 부호화 패킷 크기(Encoder Packet Size), 패킷 데이터 채널에 사용된 월시 코드들을 나타내는 월시공간 지시자(Walsh Space Indicator) 등을 이동국으로 전송한다. 부가적으로 코드분할 다중화(CDM : Code Division Multiplexing)가 사용되는 경우, 제2패킷데이터제어채널은 CDM을 지원하기 위한 부가적인 정보를 더 운반할 수도 있다.

순방향 패킷데이터채널(F-PDCH)은 모든 이동국들에게 동시에 수신되므로 각각의 이동국은 사용자별로 할당된 패킷을 구별하여 정확한 패킷을 수신하여야 한다. F-PDCH로 전송되는 패킷에 대한 사용자 정보 및 제어정보를 2개의 제어채널들로 나누어서 전송되므로, F-PDCH로 전송되는 패킷데이터는 2개의 제어채널들에 대한 복조가 끝나기 전까지는 복원할 수가 없게 된다. 그러나 실제로는 상기 2개의 제어채널들 중 F-SPDCCH에 대한 복조만 끝나면 F-PDCH에 대한 복조를 수행할 수 있다. 이것은, F-PPDCCH로 전송되는 패킷의 길이정보는 F-SPDCCH를 복조하여 자연히 알 수 있게 되기 때문이다. 이 경우, F-SPDCCH에 대한 복조가 끝날 때까지 F-PDCH의 수신 데이터는 임시로 저장된다. 이것은 F-SPDCCH의 복조가 끝날 때까지는 F-PDCH의 수신 데이터가 자신에게 할당된 것인지의 여부, 패킷의 크기, 변조방식, 재전송된 패킷인지의 여부 및 사용된 월시코드 번호들(Walsh Code Numbers)에 대한 정보를 알 수 없기 때문이다.

아울러, 코드분할 다중화(CDM)가 사용되는 경우 동시에 다수개의 F-SPDCCH가 존재할 수 있다. (실제로는 CDM을 사용하더라도 성능상의 제약으로 인해 최대 사용 가능한 SPDCCH는 2개 정도로 제한된다) CDM을 사용하여 동시에 다수의 사용자에게 패킷 데이터를 전송하는 시스템의 경우, 기지국에서는 각 사용자의 F-PDCH에 대한 제어정보를 사용자수 만큼의 독립적인 F-SPDCCH들을 통해 전송하므로 이동국에서는 다수개의 F-SPDCCH 중에서 실제로 자신으로의 패킷 데이터 전송에 대한 제어정보를 포함하고 있는 F-SPDCCH만을 찾아서 복조해야만 한다.

본 발명에서는 이처럼 패킷 데이터 전송을 위해서 F-PDCH에서 기본적으로 사용하는 TDM 방식외에, 동시에 다수의 사용자에게 패킷 데이터 서비스를 지원하기 위해서 CDM 방식을 추가적으로 사용하는 시스템에서 패킷 데이터 채널(PDCH)의 복조를 위해 필요한 제어정보들을 전송하는 전용 패킷 데이터 제어채널(F-PDCCH)을 효과적으로 복조하기 위한 수신기 및 그 수신방법을 제공한다. 이를 위하여 본 명세서에서는 우선, 기지국에 구비된 패킷데이터채널 송신기 및 제2패킷데이터제어채널 송신기의 구성을 살펴보고, 다음으로 이동국에서 상기 패킷데이터채널 송신기 및 상기 제2패킷데이터제어채널 송신기에서 송신하는 신호를 수신하여 복조하기 위한 구성 및 절차를 살펴본다.

도 1은 본 발명의 일 실시 예에 따른 패킷데이터채널(PDCH) 송신기의 구성을 도시하고 있다.

상기 도 1을 참조하면, CRC(Cyclic Redundancy Code)생성기(2)는 입력되는 소정 비트의 패킷데이터에 대한 CRC를 생성하고, 상기 생성된 CRC를 상기 데이터에 붙여서 출력한다. 예를 들어, 상기 CRC는 8비트이다. 테일(tail)비트 생성기(4)는 상기 CRC생성기(2)로부터의 상기 CRC가 붙여진 패킷데이터에 복호시의 수렴을 위한 테일비트들(예를 들어 8개의 제로 비트들)을 붙여서 출력한다.

부호기(6)는 상기 테일비트 생성기(4)로부터의 비트열을 부호화하여 부호심볼들을 발생한다. 여기서, 상기 부호기(6)는 입력 정보비트열을 터보 부호화하여 부호율(code rate) R에 따라 소정 개수의 부호심볼들을 발생하는 터보 부호기이다. 예를 들어 1/5의 부호율이 사용되는 경우 상기 부호기(6)는 1개의 입력 비트에 대하여 5개의 부호심볼들 X, Y0, Y0 , Y1, Y1 을 출력한다.

채널인터리버(Channel Interleaver)(8)는 상기 부호기(6)로부터의 상기 부호심볼들을 인터리빙하여 출력한다. 심볼선택기(10)는 상기 채널인터리버(8)로부터의 상기 인터리빙된 심볼들에서 소정 개수의 심볼들을 선택(혹은 반복선택)하여 출력한다. 상기 심볼선택기(10)에서 발생되는 심볼들은 준보완터보부호(QCTC: Quasi Complementary Turbo Code)가 된다.

스크램블링 코드 발생기(12)는 순방향 패킷데이터채널을 전송되는 심볼들을 스크램블링하기 위한 스크램블링 시퀀스를 발생한다. 배타적 가산기(Exclusive OR operator)(13)는 상기 심볼선택기(10)로부터의 심볼들과 상기 스크램블링 코드 생성기(12)로부터의 스크램블링 시퀀스를 배타적가산(Exclusive OR: XOR)하여 스크램블링된 심볼들을 발생한다. 변조기(14)는 상기 배타적산기(13)로부터의 상기 스크램블링 심볼들을 변조하여 I(In-phase)채널 및 Q(Quadrature)채널을 위한 복소 변조심볼들을 발생한다. 심볼 역다중화기(Symbol Demux)(16)는 상기 변조기(14)로부터의 상기 변조심볼들을 패킷데이터채널(PDCH)을 위해 현재 사용 가능한 월시코드들(Walsh Codes)의 개수만큼 역다중화하여 복수의 I 채널들 및 Q 채널로 출력한다.

복수의 월시커버기들(Walsh Coverers)(18,20)은 각각 상기 심볼 역다중화기(16)의 출력들 중 대응되는 I 채널 및 Q 채널)의 심볼들을 입력하고, 상기 입력되는 심볼들을 PDCH를 위해 사용 가능한 월시코드들 중 각각 해당 월시코드로 확산하여 출력한다. 칩레벨가산기(Walsh chip level summer)(22)는 상기 복수의 월시커버기들(18,20)로부터의 출력들을 I,Q채널별로 칩레벨 가산하여 I채널 및 Q채널로 출력한다. 상기 칩레벨 가산기(22)의 I채널 및 Q 채널은 각각 도 3의 A,B 단자로 입력되어 PN(Pseudo-random Noise) 확산(Spreading) 및 기저대역필터링(Baseband Filtering)을 거쳐서 고주파(Radio Frequency: RF) 대역으로 변환된 다음 안테나를 통해서 전송된다.

도 2는 본 발명의 일 실시예에 따른 제2패킷데이터제어채널(SPDCCH) 송신기의 구성을 도시하고 있다.

상기 도 2를 참조하면, CRC생성기(24)는 패킷데이터채널의 복조를 위해 필요한 제어정보를 나타내는 입력 시퀀스에 대한 CRC를 생성하고, 상기 생성된 CRC를 상기 입력 시퀀스에 붙여서 출력한다. 예를 들어, 상기 CRC는 8비트이다. 테일비트 생성기(26)는 상기 CRC생성기(24)로부터의 상기 CRC가 붙여진 입력 시퀀스에 복호시의 수렴을 위한 8비트의 테일비트들(예를 들어 8개의 제로 비트들)을 붙여서 29비트의 비트열을 출력한다.

길쌈부호기(Convolutional Encoder)(28)는 상기 테일비트 생성기(26)로부터의 상기 테일비트들이 붙여진 비트열을 길쌈부호화하여 부호심볼들을 발생한다. 여기서, 상기 길쌈부호기(28)의 구속장(K)은 9 이다. 상기 길쌈 부호기(28)의 부호율은 SPDCCH의 전송율, 즉 슬롯 개수 N에 의해 결정된다. 즉 상기 길쌈 부호기(28)은 N=1인 경우 부호율 R=1/2에 따라 입력되는 각각의 비트마다 2개의 부호심볼들을 출력하고, N=2 또는 4인 경우 부호율 R=1/4에 따라 입력되는 각각의 비트마다 4개의 부호심볼들을 출력한다.

심볼반복기(30)는 상기 길쌈부호기(28)로부터의 부호심볼들을 SPDCCH의 전송율에 따라 주어진 횟수만큼 반복하여 출력한다. 특히 상기 심볼반복기(30)는 N=4인 경우에 입력 심볼들을 2회 반복하여 출력한다. 천공기(Puncturer)(32)는 상기 심볼반복기(30)로부터의 반복된 심볼들에서 소정 개수의 심볼들을 천공하여 출력한다. 인터리버(34)는 상기 천공기(32)로부터의 천공된 심볼들을 인터리빙하여 출력한다. 여기서, 상기 인터리버(34)는 블록 인터리버이다. 그러면 상기 인터리버(34)는 매 N슬롯마다 48N개의 심볼들을 출력하게 된다.

변조기(36)는 상기 인터리버(34)로부터의 상기 인터리빙된 심볼들을 QPSK(Quadrature Phase Shift Keying) 변조하여 I 및 Q채널의 변조심볼들을 발생한다. 곱셈기들(38,40)는 각각 상기 변조기(36)로부터의 변조심볼들을 F-SPDCCH 채널에 할당된 길이 64의 월시코드를 가지고 확산하여 출력한다. 상기 곱셈기들(38,40)의 출력은 각각 도 3의 A ,B 단자로 입력되어 PN 확산 및 기저대역 필터링을 거쳐서 고주파(RF) 대역으로 변환된 다음 안테나를 통해서 전송된다.

상기 도 2의 제2패킷데이터제어채널(F-SPDCCH) 송신기에서 발생되는 채널신호는 다른 채널들의 신호들, 즉 제1패킷데이터제어채널(F-PPDCCH) 신호 및 패킷데이터 채널(F-PDCH) 신호, 파일럿 채널(PICH) 신호와 부호분할 다중화(CDM)되어 송신된다.

앞서 설명한 바와 같이, 제2패킷데이터제어채널을 통해 전송되는 제어정보는 패킷 데이터를 수신할 사용자를 나타내는 6비트의 MAC ID, 재전송된 패킷인지를 나타내는 2비트의 SP ID, 패킷 데이터의 ARQ 채널을 나타내는 2비트의 ARQ ID, 부호화 패킷(Encoder Packet: EP)의 크기를 나타내는 3비트의 EP 크기로 구성되며, CDM이 사용되는 경우 그에 따른 부가정보 예를 들어 월시공간 지시자와 CDM 채널 지시자가 더 포함된다. 이동국은 상기 제2패킷데이터제어채널(F-SPDCCH을 통해 수신된 제어정보에 의해 상기 언급된 정보들을 획득하고 패킷 데이터 채널의 복조에 이용한다. 상기 제2패킷데이터제어채널(F-SPDCCH)을 통해 전송되는 제어정보가 점유하는 슬롯의 길이 N의 값은 전송되는 F-PDCH의 패킷길이에 따라서 정해지는데, SUBPACKET_LENGTH = 1인 경우는 N = 1이 되며 SUBPACKET_LENGTH = 2인 경우는 N=2가 되고, SUBPACKET_LENGTH = 4, 8인 경우는 N=4가 된다.

도 3은 본 발명의 일 실시 예에 따른 기지국에서 상기 도 1 및 상기 도 2의 송신기들로부터 생성된 채널 신호들을 송신하기 위한 구성을 도시하고 있다.

상기 도 3을 참조하면, 이득조정기(42)는 해당 채널송신기, 예를 들면, PDCH, PPDCCH, SPDCCH 등으로부터의 I 채널 및 Q 채널 신호에 대하여 해당이득(Gain)을 곱해 출력한다. 가산기(44)는 이득조정된 복수의 복소채널 신호들에 대해 I채널 및 Q채널별로 칩레벨 가산하여 I채널 및 Q채널을 통해 출력한다. PN확산기(46)는 상기 가산기(44)로부터의 상기 I채널 및 Q채널의 신호들에 각 복소채널의 PN코드들, PN_I, PN_Q를 곱하여 출력한다.

기저대역필터들(48,50)는 각각 상기 PN확산기(46)로부터의 PN확산된 신호를 기저대역 필터링하여 출력한다. 곱셈기들(52,53)는 각각 대응되는 기저대역필터링된 신호를 해당 반송파(fc) 대역으로 변환하여 출력한다. 가산기(56)는 상기 곱셈기들(52,54)로부터의 출력들을 가산하여 생성한 순방향 변조파형(Forward Modulated Waveform)을 안테나 단으로 전송한다.

도 4는 본 발명의 일 실시 예에 따른 제2패킷데이터제어채널(F-SPDCCH) 수신기의 구성을 도시하고 있다. 상기 도 4는 상기 도 2의 송신기에 대응하는 수신기 구조를 보여준다.

상기 도 4를 참조하면, 곱셈기들(51,52)은 수신신호에 제2패킷데이터제어채널에 할당된 월시코드 를 가지고 역확산한다. QPSK복조기(53)는 상기 곱셈기들(51,52)로부터의 출력들을 QPSK 복조하여 복조심볼들을 발생한다. 디인터리버(54)는 상기 QPSK복조기(53)로부터의 상기 복조심볼들을 소정 디인터리빙 규칙에 의해 디인터리빙하여 출력한다. 심볼삽입기(55)는 상기 디인터리버(54)로부터의 심볼들에서 소정 삽입 규칙에 의해 제로 심볼들을 삽입하여 출력한다.

심볼결합기(56)는 상기 심볼삽입기(55)로부터의 심볼들을 소정 결합 규칙에 의해 결합하여 출력한다. 복호기(57)는 제어기(59)의 제어하에 상기심볼결합기(56)로부터의 심볼들을 복호하여 상기 제2패킷데이터제어채널의 제어정보(MAC ID, SPID, ARQ CH ID, EP SIZE 등)를 나타내는 비트열을 발생한다. 여기서, 상기 비트열은 정보비트들과 CRC비트로 구성된다. CRC검사기(58)는 상기 복호기(57)에서 발생되는 상기 정보비트들에 대해 CRC검사를 수행하고, 상기 CRC검사 결과를 상기 제어기(59)로 제공한다.

상기 제어기(59)의 제어동작은 이후의 설명에서 상세히 설명될 것이나 여기서 간단히 살펴보면, 상기 제어기(59)는 상기 복호기(57)의 복호구간을 제어하고, 상기 CRC검사기(58)의 CRC검사결과에 따라 제2패킷데이터제어채널의 포착여부를 결정하게 된다. 만일, CRC검사가 성공한 경우, 상기 CRC비트를 제외한 나머지 정보비트들을 패킷데이터채널(PDCH)의 수신기로 제공하여 패킷 데이터의 복조에 이용할 수 있도록 한다.

앞서 언급한 바와 같이 제2패킷제이터제어채널(SPDCCH)은 복수의 전송율들을 지원한다. 그러므로 상기 제어기(59)는 상기 복호기(57)에 의해 복호된 데이터 자체로부터 제어정보의 전송시에 사용한 전송율, 즉 슬롯 길이를 검출하여야 한다.

수신된 데이터에서 전송율을 검출하여 결정하는 방법으로는 선결정(pre-decision) 방식과 후결정(post-decision) 방식이 있다. 선결정 방식은 프레임의 복호 이전에 전송율을 검출한 다음 복호를 수행하는 방식을 의미하며, 후결정 방식은 프레임의 복호 이후에 전송율을 검출한 다음 상기 검출된 전송율에 해당하는 복호 결과 데이터를 취하는 방식이다. 특히 후결정 방식은 일반적으로 모든 가능한 전송율들에 대해 복호를 수행한 다음 복호 결과들을 바탕으로 하여 전송율을 결정한다.이 때 전송율 결정의 기준에는 대표적으로 수신 데이터에 포함된 CRC 비트들을 이용한 오류 검사 결과가 있다.

SPDCCH는 PDCH의 슬롯 길이에 따라 1개 또는 2개 또는 4개의 슬롯을 사용하기 때문에, 후결정 방식을 사용하는 경우 원칙적으로는 매 1 슬롯의 심볼들이 수신될 때마다 SPDCCH의 가능한 슬롯길이에 대한 복호를 수행해야 한다. SPDCCH의 가능한 슬롯길이들이 정해져 있음에도 불구하고 매 슬롯마다 가능한 모든 슬롯길이들에 대해 복호를 수행하는 것은 시스템 측면에서 매우 비효율적이며 패킷데이터채널을 수신하기 이전의 지연을 증가시키게 된다.

따라서 본 발명에서는 SPDCCH를 복조하기 위해서 매 슬롯마다 SPDCCH의 가능한 모든 슬롯길이에 대하여 복호를 수행하는 대신, 이전 슬롯에서의 복호결과에 따라 실제적으로 필요한 회수만큼만 복호를 수행하여도 정확한 슬롯길이를 검출할 수 있다.

이하 본 발명에 따라 SPDCCH의 전송율, 즉 슬롯길이를 검출하는 동작을 첨부된 도면들을 참조하여 상세히 설명할 것이나, 설명의 편의를 위해서 복호기(57)의 동작부터 설명하기로 한다. 또한 하나의 SPDCCH가 사용되는 경우의 실시예와 CDM된 복수의 SPDCCH들이 사용되는 경우의 실시예를 구분하여 설명한다.

도 5는 하나의 SPDCCH가 사용되는 경우, 본 발명의 일 실시예에 따른 이동국에서 제2패킷데이터제어채널(SPDCCH)을 수신하기 위한 절차를 도시하고 있다. 이하 절차는 상기 도 4에 나타낸 제어기(59)에서 수행되는 것으로 설명한다.

상기 도 5를 참조하면, 상기 제어기는 100단계에서 슬롯번호(Slot Num)를'0'으로 초기화하고, 102단계에서 SPDCCH의 가능한 모든 슬롯길이들을 체크하기 위한 4개의 슬롯 플래그들(1 Slot Flag, 2 Slot Flag, 4 Slot Flag, 8 Slot Flag)을 모두 '0'으로 초기화한다. 여기서 1,2,4 슬롯 플래그는 각각 SPDCCH에서 1,2,4개의 슬롯들을 사용하는 경우를 검출하기 위한 것이며, 특히 8 슬롯 플래그는 SPDCCH에서 4개의 슬롯들을 사용하면서 PDCH에서 8슬롯을 사용하는 경우를 검출하기 위한 것이다. 상기 제어기는 104단계에서 SPDCCH를 통해 한 슬롯의 심볼들을 입력받고, 106단계에서 상기 슬롯번호를 '1' 증가시킨다. 상기 심볼들은 이미 수신되어 월시 역확산 및 심볼 결합된 후 복호기 전단의 버퍼에 저장되어 있는 것이다.

그리고, 상기 제어기는 108단계에서 상기 증가된 슬롯번호와 4 중에서 더 작은 값을 상기 슬롯번호로 다시 저장하고 110단계로 진행한다. 이것은, SPDCCH에서 4개 이상의 슬롯들을 사용하지 않기 때문이다. 상기 슬롯번호가 4 가 되는 경우는 4개의 슬롯들을 수신할 때까지 SPDCCH의 복호(Decoding)에 성공하지 못한 경우이다. 여기서, 복호에 성공한다는 것은 복호 결과에 따른 CRC검사에서 성공한 것을 의미한다. 만약 4개의 슬롯들을 수신하고 나서도 복호에 성공하지 못으면 한 슬롯의 심볼들을 더 수신하여 복호를 수행하더라도 슬롯번호는 여전히 '4'가 된다. 그러므로, 이 경우의 디코딩에서도 네 슬롯만을 가지고 디코딩을 수행하게 된다. 단, 5개 이상의 슬롯들을 수신한 경우는 가장 최근에 수신된 4 슬롯의 심볼들을 가지고 복호 수행한다.

상기 제어기는 110단계에서 상기 슬롯번호가 0 보다 큰지를 검사한다. 만일 상기 슬롯번호가 0 보다 작거나 같은 경우 상기 102단계로 되돌아간다. 반면, 상기슬롯번호가 0 보다 크면 상기 제어기는 112단계에서 상기 슬롯번호가 4 인지를 검사한다. 즉, 슬롯번호 4 에서 복호에 성공한다면 새로운 F-PDCH가 수신될 때까지 F-SPDCCH에 대한 복호를 수행하지 않아도 된다.

상기 슬롯번호가 4 이면, 상기 제어기는 116단계, 118단계, 120단계 및 122단계로 진행하여 각각 최근 수신된 4,4,2,1 슬롯의 심볼들에 대한 복호를 수행하도록 복호기(57)를 제어한다. 여기서, 상기 4번의 복호는 하나의 공유된 복호기에 의해 순차로 수행될 수도 있고, 동일한 구조를 가지는 4개의 복호기들에 의해 병렬로 수행될 수도 있다.

상기 슬롯번호가 4 인 경우는 성공적인 복호가 이루어진 이후부터 4 슬롯의 심볼들이 수신된 것이므로 최근에 수신된 1 슬롯 및 2슬롯 및 4슬롯의 심볼들에 대한 복호가 가능하다. 성공적인 복호가 이루어진 심볼들은 F-PDCH의 처리를 위해 사용된 후 제거되므로, 성공적인 복호가 이루어진 이후에 수신된 심볼들이란 즉 최근에 수신된 심볼들과 동일하다. 여기서, 상기 4슬롯의 심볼들에 대해 2회의 복호를 수행하는 것은 F-SPDCCH에서 4슬롯이 사용되는 경우 F-PDCH에서 4슬롯과 8슬롯 중 어느 하나의 슬롯 길이를 사용하기 때문이다. 이는 4슬롯에 대한 복호를 수행시 복호기(57)의 초기상태(Initial state)를 0 (116단계) 또는 1 (118단계)로 설정함으로써 구분할 수 있다. 초기상태가 0 이라 함은 F-PDCH에서 8슬롯을 사용하는 경우를 검출하기 위한 것이며 1 이라 함은 F-PDCH에서 4슬롯을 사용하는 경우를 검출하기 위한 것이다.

한편 상기 슬롯번호가 4가 아닌 경우, 상기 제어기는 114단계에서 상기 슬롯번호가 1 인지를 검사한다. 만일 상기 슬롯번호가 1 이면, 상기 제어기는 122단계로 진행하여 성공인 복호가 이루어진 이후에 수신된 한 슬롯의 심볼들을 복호하도록 복호기(57)를 제어한다. 만일, 상기 슬롯번호가 1 이 아니면 슬롯번호는 2 또는 3인 것이므로, 상기 제어기는 120단계 및 122단계로 진행하여 최근 수신된 2슬롯 및 1슬롯의 심볼들을 복호하도록 복호기를 제어한다. 상기 슬롯번호가 2 인 것은 성공적인 복호가 이루어진 이후에 2 슬롯의 심볼들이 수신된 경우이므로, 최근에 수신된 1슬롯 및 2 슬롯의 심볼들에 대한 복호가 가능하다. 마찬가지로, 상기 슬롯번호가 3 인 것은 성공적인 복호가 이루어진 이후에 3 슬롯의 심볼들이 수신된 경우이므로, 최근에 수신된 1슬롯 및 2 슬롯의 심볼들에 대한 복호가 가능하다. 즉, SPDCCH에서는 3개의 슬롯들을 사용하지 않기 때문에 슬롯번호가 3 인 경우는 슬롯번호가 2 인 경우와 동일하게 복호를 수행한다.

124단계에서 상기 제어기는 상기 116단계의 복호 결과 얻어진 정보비트열을 가지고 8슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면, 126단계로 진행하여 상기 8슬롯플래그를 1 로 설정하고 128단계로 진행하여 상기 슬롯번호를 -4 로 설정한 후 상기 102단계로 되돌아간다. 상기 CRC검사가 실패하면, 상기 제어기는 142단계로 진행한다. 여기서, 상기 8슬롯플래그가 1 로 설정된다는 것은 초기상태 0으로 4슬롯에 대한 복호에 성공하여 패킷데이터채널의 서브패킷 길이(Subpacket Length: SP_LEN)가 8슬롯으로 결정되었음을 나타낸다. 따라서 상기 슬롯번호를 -4 로 설정하여 이후 수신되는 4개의 F-SPDCCH 슬롯들이 무시될 수 있도록 한다.

130단계에서 상기 제어기는 상기 118단계의 복호 결과 얻어진 정보비트열을 가지고 4슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면 132단계로 진행하여 상기 4슬롯플래그를 1 로 설정한 후 상기 142단계로 진행하고, 상기 CRC검사가 실패하면 바로 상기 142단계로 진행한다. 134단계에서 상기 제어기는 상기 120단계의 복호 결과 얻어진 정보비트열을 가지고 2슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면 136단계로 진행하여 상기 2슬롯플래그를 1 로 설정한 후 상기 142단계로 진행하고, 상기 CRC검사가 실패하면 바로 상기 142단계로 진행한다. 또한, 138단계에서 상기 제어기는 상기 122단계의 복호 결과 얻어진 정보비트열을 가지고 1슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면 140단계로 진행하여 상기 1슬롯플래그를 1 로 설정한 후 상기 142단계로 진행하고, 상기 CRC검사가 실패하면 바로 상기 142단계로 진행한다.

상기 142단계에서, 상기 제어기는 상기 슬롯 플래그들 중 어느 하나라도 1 로 설정되어 있는지를 검사한다. 하나라도 1 로 설정된 플래그가 있으면, 상기 제어기는 144단계로 진행하여 상기 116,118,120,122단계의 복호결과들 중 적어도 1개의 복호결과로부터 F-PDCH에 관련된 제어정보를 포함하는 정확한 하나의 복호결과를 선택한다. 상기 제어정보는 앞서 설명한 바와 같이 MAC ID, ARQ ID, EP 크기, SP ID 등이다. 여기서 상기 선택된 복호결과에 대응하는 슬롯길이가 송신기에 의해 사용된 SPDCCH의 슬롯길이, 즉 전송율로서 검출된다.

이상적인 경우, 송신기에 의해 사용된 슬롯길이에 따른 복호 결과의 CRC 검사 결과는 성공하고 다른 슬롯길이에 따른 복호 결과의 CRC 검사는 실패할 것이므로, 상기 144단계에서 상기 제어기는 상기 슬롯 플래그들 중 1 로 설정된 단지 하나의 슬롯 플래그에 대응하는 하나의 복호결과를 선택하면 된다. 그런데 실제로는 무선 환경의 예측 불가능한 왜곡이나 잡음으로 인하여 2개 이상 슬롯길이들에 대해 CRC 검사 결과가 성공하게 될 수 있다. 이러한 경우 상기 제어기는 CRC검사결과가 아닌 다른 보조척도를 이용하여, 1 로 설정된 2개 이상의 슬롯 플래그들에 대응하는 복호결과들 중 가장 바람직한 하나의 복호결과를 선택한다. 여기서 상기 142단계에 대한 보다 상세한 동작은 첨부되는 도 7 내지 도 10에 의해 보다 상세히 설명될 것이다.

정확한 복호결과가 선택되면, 상기 제어기는 146단계로 진행하여 상기 슬롯번호를 0 으로 초기화하고 148단계로 진행하여 상기 선택된 복호결과로부터 얻어진 제어정보에 포함된 MAC_ID와 기지국으로부터 할당받은 자신의 MAC_ID를 비교한다. 상기 두 개의 MAC_ID가 일치한 경우, 상기 제어기는 152단계로 진행하여 상기 복호결과 얻어진 제어정보를 이용해 F-PDCH를 복조하도록 F-PDCH 수신기를 제어한다. 반면, 상기 두 개의 MAC_ID가 상이한 경우, 상기 제어기는 150단계로 진행하여 F-PDCH에 대한 처리를 중지하도록 F-PDCH 수신기를 제어한다.

한편, 상기 144단계에서 상기 슬롯 플래그들 중 '1'로 설정되어 있는 되는 플래그가 하나도 없을 경우, 상기 제어기는 상기 102단계로 되돌아간다. 이것은 F-SPDCCH의 현재까지 수신된 심볼들만으로 복호가 성공되지 않아서, 즉 제어정보를 획득하는데 실패하여서 이후 심볼들을 더 수신할 필요가 있다고 판단하였기 때문이다.

상기 도 5에서는 단지 하나의 제2패킷데이터제어채널(SPDCCH)을 사용하는 경우의 동작을 나타내었다. 그런데 CDM에 의해 2개 이상의 SPDCCH를 사용하는 경우에는 동일한 시간구간에서 2개 이상의 SPDCCH들이 동일한 슬롯길이를 사용하도록 규정되어 있다. 따라서 첫번째 SPDCCH에 대해 정확한 슬롯길이가 검출되면, 나머지 SPDCCH에 대해서는 상기 검출된 슬롯길이만을 이용하여 복호를 수행하면 된다. 이하 첨부된 도면을 참조하여 2개 이상의 SPDCCH를 수신하기 위한 동작을 설명한다.

도 6a 및 도 6b는 본 발명의 일 실시예에 따른 이동국에서 2개 이상의 제2패킷데이터제어채널들(SPDCCHs)을 수신하기 위한 절차를 도시하고 있다. 특히, 상기 도 6a는 기지국에서 두 개의 제2패킷데이터제어채널들(SPDCCH1, SPDCCH2)을 CDM으로 송신할 때 상기 두 개의 패킷데이터제어채널 중 첫 번째 제2패킷데이터제어채널(SPDCCH1)을 수신하기 위한 절차를 나타내고. 상기 도 6b는 두 번째 제2패킷데이터제어채널(SPDCCH2)을 수신하기 위한 절차를 나타낸다. 이하 절차는 상기 두 개의 패킷데이터제어채널들을 제어하는 제어기에서 수행되는 것으로 설명한다.

상기 도 6a를 참조하면, 상기 제어기는 200단계에서 슬롯번호를 '0'으로 초기화하고, 102단계에서 SPDCCH의 가능한 모든 슬롯길이들을 체크하기 위한 4개의 슬롯 플래그들(1 Slot Flag, 2 Slot Flag, 4 Slot Flag, 8 Slot Flag)을 '0'으로 초기화한다. 상기 제어기는 204단계에서 F-SPDCCH1을 통해 한 슬롯의 심볼들을 입력받고, 206단계에서 상기 슬롯번호를 '1' 증가시키고, 208단계에서 상기 증가된 슬롯번호와 4 중에서 더 작은 값을 상기 슬롯번호로 다시 저장하고 210단계로 진행한다. 이것은, SPDCCH에서 4개 이상의 슬롯들을 사용하지 않기 때문이다. 마찬가지로 상기 심볼들은 이미 수신되어 월시 역확산 및 심볼 결합된 후 복호기 전단의 버퍼에 저장되어 있는 것이다.

상기 제어기는 상기 210단계에서 상기 슬롯번호가 0 보다 큰지를 검사한다. 만일 상기 슬롯번호가 0 보다 작거나 같은 경우 상기 202단계로 되돌아가고, 상기 슬롯번호가 0 보다 크면 212단계로 진행하여 상기 슬롯번호가 4 인지를 검사한다. 상기 슬롯번호가 4 이면, 상기 제어기는 216단계, 218단계, 220단계 및 222단계로 진행하여 각각 최근 수신된 4,4,2,1 슬롯의 심볼들에 대한 복호를 수행하도록 복호기를 제어한다. 상기 4번의 복호는 하나의 공유된 복호기에 의해 순차로 수행될 수도 있고, 동일한 구조를 가지는 4개의 복호기들에 의해 병렬로 수행될 수도 있다.

상기 슬롯번호가 4 인 경우는 성공적인 복호가 이루어진 이후 4 슬롯의 심볼들이 수신된 것이므로 최근에 수신된 1 슬롯 및 2 슬롯 및 4 슬롯의 심볼들에 대한 복호가 가능하다. 여기서, 상기 4슬롯의 심볼들에 대해서는 8슬롯 길이의 F-PDCH를 검출하기 위해 초기상태 0 을 사용한 복호(216단계)와, 4슬롯 길이의 F-PDCH를 검출하기 위해 초기상태 1 을 사용한 복호(218)를 각각 수행한다.

한편, 상기 슬롯번호가 4 가 아닌 경우, 상기 제어기는 214단계에서 상기 슬롯번호가 1 인지를 검사한다. 만일 상기 슬롯번호가 1 이면, 상기 제어기는 222단계로 진행하여 성공적인 복호가 이루어진 이후에 수신된 한 슬롯의 심볼들을 복호하도록 복호기를 제어한다. 만일, 상기 슬롯번호가 1 이 아니면 슬롯번호는 2 또는 3인 것이므로, 상기 제어기는 220단계 및 222단계로 진행하여 최근 수신된 2슬롯및 1슬롯의 심볼들을 복호하도록 복호기를 제어한다. 상기 슬롯번호가 2 인 것은 성공적인 복호가 이루어진 이후에 2 슬롯의 심볼들이 수신된 경우이므로, 최근에 수신된 1슬롯 및 2 슬롯의 심볼들에 대한 복호가 가능하다. 마찬가지로, 상기 슬롯번호가 3 인 것은 성공적인 복호가 이루어진 이후에 3 슬롯의 심볼들들이 수신된 경우이므로, 최근에 수신된 1 및 2 슬롯의 심볼들에 대한 복호가 가능하다. 이는 SPDCCH에서 3슬롯을 사용하지 않기 때문이다.

224단계에서 제어기는 상기 216단계의 복호 결과 얻어진 정보비트열을 가지고 8슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면, 226단계로 진행하여 상기 8슬롯플래그를 1 로 설정하고, 228단계로 진행하여 상기 슬롯번호를 -4 로 설정한 후 상기 202단계로 되돌아간다. 상기 CRC검사가 실패하면, 상기 제어기는 도 6b의 242단계로 진행한다. 여기서, 상기 8슬롯플래그가 1 로 설정된다는 것은 초기상태 0 으로 4슬롯에 대한 복호에 성공하여 패킷데이터채널(PDCH)의 서브패킷 길이(SP_LEN)가 8슬롯으로 결정되었음을 나타낸다. 따라서 상기 슬롯번호를 -4 로 설정하여 이후 수신되는 4개의 F-SPDCCH 슬롯들이 무시되도록 한다.

230단계에서, 상기 제어기는 상기 218단계의 복호 결과 얻어진 정보비트열을 가지고 4슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면, 232단계로 진행하여 상기 4슬롯 플래그를 1 로 설정한 후 242단계로 진행하고, 상기 CRC검사가 실패하면 바로 242단계로 진행한다. 234단계에서 상기 제어기는 상기 220단계의 복호 결과 얻어진 정보비트열을 가지고 2슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면 상기 제어기는 236단계로 진행하여 상기 2슬롯 플래그를 1 로 설정한 후 242단계로 진행하고, 상기 CRC검사가 실패하면 바로 242단계로 진행한다. 또한, 238단계에서 상기 제어기는 상기 222단계의 복호 결과 얻어진 정보비트열을 가지고 1슬롯에 대한 CRC검사를 수행한다. 상기 CRC검사가 성공하면 상기 제어기는 240단계로 진행하여 상기 1슬롯 플래그를 1 로 설정한 후 242단계로 진행하고, 상기 CRC검사가 실패하면 바로 242단계로 진행한다.

이제 상기 도 6b를 참조하면, 242단계에서 상기 제어기는 상기 슬롯플래그들 중 어느 하나라도 '1'로 설정되어 있는지를 검사한다. 만일 하나라도 '1'로 설정된 플래그가 있으면 상기 제어기는 244단계로 진행하여 상기 216,218,220,222단계의 복호결과들 중 적어도 1개의 복호결과로부터 F-PDCH에 관련된 제어정보를 포함하는 정확한 하나의 복호결과를 선택한다. 상기 제어정보는 MAC ID 1, ARQ ID 1, EP 크기 1, SP ID 1 등을 포함한다. 여기서 상기 선택된 복호결과에 대응하는 슬롯길이가 송신기에서 F-SPDCCH1의 전송을 위해 사용한 슬롯길이, 즉 전송율로서 검출된다. 마찬가지로 1 로 설정된 플래그가 2개 이상 존재하는 경우 상기 제어기는 상기 CRC검사결과가 아닌 다른 보조척도를 이용하여 가장 바람직한 하나의 복호결과를 선택하며, 이에 대한 상세한 설명은 후술될 것이다.

정확한 복호결과가 선택되면, 상기 제어기는 246단계로 진행하여 상기 슬롯번호를 '0'으로 리셋(Reset)시켜 F-SPDCCH1의 새로운 슬롯들에 대한 수신을 준비한다. 그리고, 248단계로 진행하여 상기 선택된 복호결과로부터 얻어진 제어정보에 포함된 F-SPDCCH1의 사용자구분정보 MAC_ID 1과 기지국으로부터 할당받은 자신의 MAC_ID를 비교한다. 만약 상기 두 개의 MAC_ID들이 일치하면, 상기 제어기는 250단계에서 상기 제어정보를 이용해 해당하는 패킷데이터채널, F-PDCH1을 복조하도록 F-PDCH 수신기를 제어한다. 여기서 F-PDCH1이라 함은 F-SPDCCH1의 제어정보가 지시하는 PDCH를 의미한다.

반면, 상기 두 개의 MAC_ID들이 상이하면, 상기 제어기는 252단계에서 F-PDCH1에 대한 처리를 중지하도록 F-PDCH 수신기를 제어하고 254단계로 진행하여 F-SPDCCH1로부터 획득한 F-PDCH의 서브패킷 길이(Subpacket Length: SP_LEN)에 따라서 F-SPDCCH2에 대한 처리를 시작하게 된다. 한편, 상기 244단계에서 상기 슬롯 플래그들 중 '1'로 설정된 플래그가 하나도 없으면 상기 제어기는 202단계로 되돌아간다. 이는 F-SPDCCH1의 복호에 실패하여 F-SPDCCH2를 복호할 필요가 없다고 판단하였기 때문이다.

254단계에서 상기 제어기는 F-SPDCCH1을 복조하여 획득한 PDCH1의 서브패킷길이 SP_LEN1에 따라서 F-SPDCCH2에 의해 지시되는 PDCH2의 서브패킷 길이 SP_LEN2를 결정한다. F-SPDCCH1에 의해 획득한 서브패킷 길이, SP_LEN 1이가 8슬롯이면, 상기 제어기는 256단계로 진행하여 초기상태를 '0'으로 하여 F-SPDCCH2의 4슬롯의 심볼들을 복호하도록 복호기를 제어하며 이때 상기 복호기의 입력은 상기 F-SPDCCH1과 동시에 수신된 F-SPDCCH2의 최근 4슬롯의 심볼들이 된다. 다음으로, F-SPDCCH1의 서브패킷 길이 SP_LEN1이 4 이면, 상기 제어기는 258단계로 진행하여 초기상태를 '1'로 하여 F-SPDCCH2의 4슬의 심볼들롯을 복호하도록 복호기를 제어하며 마찬가지로 상기 복호기의 입력은 F-SPDCCH1와 동시에 수신된 F-SPDCCH2의 최근 4 슬롯의 심볼들들이다.

또한, F-SPDCCH1로부터 획득한 서브패킷 길이 SP_LEN 1이 2 이면, 상기 제어기는 260단계로 진행하여 F-SPDCCH2의 2슬롯의 심볼들을 복호하도록 복호기를 제어하며 상기 복호기의 입력은 F-SPDCCH1과 동시에 수신된 F-SPDCCH2의 최근 2슬롯의 심볼들이다. 마지막으로, F-SPDCCH1로부터 획득한 서브패킷 길이 SP_LEN 1이 1 이면, 상기 제어기는 262단계로 진행하여 F-SPDCCH2의 1슬롯의 심볼들을 복호하도록 복호기를 제어하며 상기 복호기의 입력은 F-SPDCCH1과 동시에 수신된 F-SPDCCH2의 최근 1슬롯의 심볼들이다.

264단계에서 상기 제어기는 상기 256단계 내지 262단계 중 한 단계의 복호결과에 대해 CRC검사를 수행한다. 상기 CRC검사가 실패하면, 상기 제어기는 268단계로 진행하여 F-SPDCCH2에 대응하는 F-PDCH2에 대한 처리를 중지하도록 F-PDCH 수신기를 제어하고 F-SPDCCH에 대한 복호를 계속하기 위하여 202단계로 되돌아간다. 반면 상기 CRC검사가 성공하면, 상기 제어기는 266단계로 진행하여 F-SPDCCH2의 상기 복호결과로부터 대응하는 패킷데이터채널 F-PDCH2를 복조하기 위해 필요한 제어정보를 추출한다. 상기 제어정보는, MAC_ID2, ARQ ID2, EP 크기2, SP ID2이다. 그리고 F-SPDCCH2의 슬롯길이, 즉 전송율은 F-SPDCCH1의 전송율과 동일하게 결정된다.

270단계에서 상기 제어기는 상기 제어정보에 포함된 MAC_ID 2와 기지국으로부터 할당받은 자신의 MAC_ID를 비교한다. 만일, 상기 두 개의 MAC_ID들이 일치하면, 상기 제어기는 272단계로 진행하여 상기 제어정보를 이용하여 F-PDCH 2에 대한 처리를 수행하도록 F-PDCH 수신기를 제어한다. 반면, 상기 두 개의 MAC_ID들이 상이하면, 상기 제어기는 268단계로 진행하여 F-PDCH2에 대한 처리를 중지하도록 F-PDCH 수신기를 제어하고 202단계로 되돌아간다. 여기서, 상기 F-SPDCCH1, F-SPDCCH1, F-PDCH1, F-PDCH1은 모두 동시에 수신되는 채널이며 첫 번째 및 두 번째 F-SPDCCH의 디코딩(Decoding)결과에 따라서 첫번째 및 두 번째 F-PDCH를 처리하기 위해서는 상기 첫 번째 및 두 번째 F-PDCH를 상기 첫 번째 및 두번째 F-SPDCCH를 처리하는 동안 버퍼링(Buffering)해야 한다.

앞서 언급한 바와 같이 이상적인 경우, 정확한 전송율에 따른 복호 결과의 CRC 검사 결과는 성공하고 다른 전송율(즉 슬롯길이)에 따른 복호 결과의 CRC 검사는 실패한다. 따라서, 대부분 CRC 검사 결과만으로도 송신기에서 사용한 전송율을 결정할 수 있다. 그런데 무선 환경의 예측 불가능한 왜곡이나 잡음으로 인하여 2개 이상 후보 전송율들에 대해 CRC 검사 결과가 성공하게 될 수 있다. 이러한 경우 정확한 전송율을 검출하기 위한 다른 보조 척도가 필요하게 된다.

이러한 보조 척도로서 대표적으로 심볼오류율(SER : Symbol Error Rate)이 사용된다. 심볼오류율은 수신된 프레임의 복호된 데이터를 재부호화(re-encoding)한 다음, 재부호화된 데이터를 원래의 수신 프레임과 심볼 단위로 비교한 결과에 따른 심볼 개수의 차이를 의미한다. 수신기는 복수의 후보 전송율들에 대해 CRC 검사가 성공한 경우, CRC 검사가 성공한 전송율들의 심볼오류율을 비교하여 심볼오류율이 가장 작은 전송율을 검출한다.

그런데 심볼오류율을 계산하려면 재부호화 및 심볼 비교에 따른 별도의 시간이 소모되므로, 고속의 제어정보 획득이 요구되는 IS-2000 1xEVDV와 같은 시스템의 SPDCCH에 적용되기에는 적합하지 못하다. 게다가 SPDCCH와 같이 상대적으로 작은크기를 가지는 전송 프레임을 사용하는 경우 심볼오류율의 사용은 비교 척도로서의 정확성이 떨어지는 면이 있으므로 상대적으로 전체 수신 성능이 저하될 수 있다.

한편, SPDCCH와 같이 정확성과 고속의 처리가 요구되는 시스템에서는 수신 심볼들의 복호를 위해서 통상 비터비 복호기(Viterbi Decoder)를 사용한다. 비터비 복호기는 알려진 바와 같이 길쌈부호화된 심볼들에 대하여 크게 브랜치 메트릭(Branch Metric)의 계산, 격자(Trellis)상의 경로 선택, 추적(Trace-Back)으로 이루어진 비터비 복호 알고리즘을 수행하고 복호된 데이터를 출력한다. 이 알고리즘은 매 입력 심볼들의 복호시마다 복호된 데이터와 함께 경로 메트릭 값들(Path Metric Values)의 차이를 출력한다. 상기 경로 메트릭 차이는 그 값이 클수록 복호가 정확히 이루어졌다고 판단할 수 있으므로 복호 신뢰성 척도로 사용될 수 있다.

따라서 본 발명에서는 이와 같이 격자상에서 각 상태로 입력되는 경로 메트릭의 차이를 프레임 품질 척도(FQM : Frame Quality Metric)라 칭하고 이를 이용하여 SPDCCH의 정확한 슬롯길이를 검출한다.

도 7은 본 발명의 일 실시예에 따라 비터비 복호기를 사용하는 SPDCCH 수신기 구성의 일부를 나타낸 것이다. 여기에서는 비터비 복호기(60)와 CRC 검사기(70) 및 이들을 제어하는 제어기(80)만을 도시하였으며, 도시하지 않은 나머지 구성요소들은 도 4에 나타낸 바와 같다.

상기 도 7을 참조하면, 비터비 복호기(60)는 제어기(80)의 제어하에, 가능한 모든 슬롯길이들 각각에 대해 입력 심볼들을 복호하여 정보비트열과 함께 프레임 품질 척도(FQMn, n=1,2,3)를 출력한다. 여기서 비터비 복호기(60)에서 복호를 수행하기 위해 사용하는 부호율은, SPDCCH의 검출하고자 하는 슬롯길이에 따라 N=1인 경우 1/2이고, N=2 또는 N=4인 경우 1/4이다.

CRC 검사기(70)는 상기 제어기(80)의 제어하에, 가능한 모든 슬롯길이들 각각에 대해 상기 비터비 복호기(60)로부터 복호되어 출력되는 정보비트열을 입력으로 하여 CRC검사결과(CRCn, n=1,2,3)를 출력한다. 여기서 상기 CRC 검사결과가 성공(Good)이면 상기 정보비트열이 오류를 가지고 있지 않으므로 복호에 성공한 것으로 판단하고, 실패(Bad)이면 상기 정보비트열이 오류를 가지고 있으므로 복호에 실패한 것으로 판단한다.

상기 제어기(80)는 가능한 모든 슬롯길이들 각각에 대하여 복호된 정보비트열과 프레임 품질 척도(FQMn) 및 CRC 검사결과(CRCn)를 수집하고, 상기 CRC 검사결과가 성공인 정보비트열들 중 가장 큰 프레임 품질 척도를 가지는 정보비트열의 슬롯길이를 검출한다. 이상과 같이 구성되는 SPDCCH 수신기에 있어서 상기 비터비 복호기(60)의 개략적인 구성은 도 8에 보인 바와 같이, 심볼 변환기(Symbol Converter)(61)와 브랜치 메트릭 발생기(Branch Metric Generator)(62)와 경로 메트릭 계산기(Path Metric Calculator)(63)와 경로 메트릭 저장기(Path Metric Memory)(64)와 경로 저장기(Path Memory)(65)와 경로 추적기(Trace-Back Unit)(66)로 구성된다. 상기와 같이 구성되는 비터비 복호기(60)는 입력된 부호열과 가장 유사한 부호열을 부호상에서 가능한 모든 부호열에서 찾는 방식으로 복호를 수행한다.

상기 도 8을 참조하면, 상기 브랜치 메트릭 발생기(62)의 앞단에서 상기 심볼 변환기(61)는, 입력되는 2진 보수(2's complement) 형태의 심볼들을 복호에 적합하도록 부호-크기(signed-magnitude) 형태의 연성결정값(soft decision value)으로 변환한다. 상기 브랜치 메트릭 발생기(62)는 상기 입력되는 연성결정값 형태의 심볼들에 대해 현재 상태에서 가능한 모든 브랜치에 대한 브랜치 메트릭 값들을 생성하며, 상기 경로 메트릭 계산기(63)는 상기 브랜치 메트릭 값들을 가지고 한 상태로의 생존한 경로(surviving path)에 대한 경로 메트릭 값들을 계산하여 상기 경로 메트릭 저장기(64)에 저장한다. 또한 상기 경로 메트릭 계산기(63)에 의해 2개 이상 상태들에 대해 각각 저장된 경로 메트릭 값들의 비교결과 최소의 경로 메트릭 값을 가지는 최적의 생존경로(survivor path)가 선택되고, 상기 선택된 생존경로에 대한 이력(history)이 상기 경로 저장기(65)에 저장된다. 그러면 상기 경로 추적기(66)는 상기 경로 저장기(65)에 저장된 생존경로를 역추적하여 복호된 정보비트열을 구한다.

이상에서 비터비 복호기는 하나의 상태에서 다음 상태로 연장되는 경로들로 표현되는 격자(Trellis)상의 각 상태(State)에서, 입력되는 경로(Path)들에 대해 경로 메트릭(Path Metric) 값들을 비교하여 해당 상태로 입력되는 경로를 선택하는데, 이 때 선택된 생존경로와 선택되지 않은 경쟁경로(Competitor Path)간의 경로 메트릭 값들의 차이가 큰 경우, 그 상태에서 경로 선택의 신뢰도가 높다고 말할 수 있다. 따라서 격자상의 각 상태에 입력되는 경로들간의 경로 메트릭 값들의 차이를 그 상태의 상태 품질 척도(State Quality Metric)이라 하면, 상기 차이 값을 그 상태로 입력되는 경로의 신뢰성 척도로 사용할 수 있다. 즉, 상태 품질 척도 값이 클수록 비터비 복호 과정에서 그 상태에 입력된 경로가 신뢰도가 높다고 판단할 수 있다.

프레임 방식의 길쌈 부호화는 프레임이 격자상의 0-상태로부터 시작하여 0-상태에서 끝나는 특성을 가지고 있으므로, 복호 시에도 프레임의 끝은 격자상에서 반드시 0-상태로 수렴하여야 한다. 따라서 프레임 끝에서 0-상태의 상태 품질 척도를 전체 프레임의 복호 신뢰성 척도로 사용할 수 있다. 본 발명에서는 이를 프레임 품질 척도(Frame Quality Metric)이라고 정의하며, 프레임 품질 척도의 값이 클수록 프레임의 복호가 정확히 이루어졌을 확률이 높다.

위에서 기술한 바와 같이 격자(Trellis)상에서 각 상태로 입력되는 경로 메트릭 차이 값을 복호 품질의 척도로 사용하는 방식은 1980년 Hirosuke Yamamoto에 의해 제안된 바 있다.(Hirosuke Yamamoto, Viterbi Decoding Algorithm for Convolutional Codes with Repeat Request,IEEE Transactions on Information Theory, Vol. IT-26, No. 5, September 1980) Yamamoto에 따르면, 길쌈 복호시 격자의 각 상태에 비트를 할당하고, 특정 상태에서 경로 메트릭 차이 값이 소정 임계치를 넘는 경우 그 상태에 할당된 비트의 값은 1 로 설정되며, 상기 임계치를 넘지 못하는 경우 0 으로 설정된다. 그러면 최종 복호 결과 출력된 비트가 1 인 경우 복호 결과의 품질이 좋은 것으로 판단하고, 0 인 경우 복호 결과의 품질이 나쁜 것으로 판단할 수 있다.

이와 별도로 최종 상태에서의 경로 메트릭 차이 값을 소정 임계치와 비교하여 결정한 경성결정값(Hard Decision Value)이 아닌 경로 메트릭 차이 값 그 자체를 이용하면 복수의 복호 결과들에 대한 복호 품질을 보다 정확하게 판단할 수 있다. 따라서, 도 7의 CRC 검사기(70)에서의 검사결과 복수의 슬롯길이들에 대한 CRC 검사가 성공한 경우, 제어기(80)는 상기 CRC 검사가 성공인 슬롯길이들 각각의 복호결과 출력된 경로 메트릭 차이 값들, 즉 프레임 품질 척도들을 상호 비교하여 이들 중 가장 큰 프레임 품질 척도를 가지는 하나의 슬롯길이를 검출한다. 앞서 언급한 바와 같이 슬롯길이는 전송율에 관계되며, 따라서 이하 CRC 검사가 성공인 슬롯길이를 후보 전송율(Candidate Rate)이라 칭할 것이다.

서로 다른 전송율들에 대한 프레임 품질 척도들은 직접 비교될 수 없다. 이는 전송율에 따라 부호율과 입력 프레임 길이가 차이를 가지기 때문이다. 따라서 상기 제어기(80)는 후보 전송율들에 대한 프레임 품질 척도에 대해 적절한 정규화 인수(Normalization Factor: NF)들을 곱하여 정규화한 다음, 상호간에 비교한다. 즉 상기 제어기(80)는 정규화된 프레임 품질 척도들을 서로 비교한 다음, 최대의 정규화된 프레임 품질 척도를 가지는 전송율을 검출한다.

상기 정규화 인수들은 부호율에 따라 복호기의 입력 프레임 길이에 의해 결정된다. 부호율이 증가하면 매 상태에 누적되어 경로 메트릭 값을 형성하는 브랜치 메트릭 값의 범위가 커지게 된다. 경로 메트릭 값은 또한 격자 상의 계산 과정에서 누적되므로 결과적으로 프레임의 길이가 증가함에 따라 프레임 품질 척도가 증가한다. 여기서 프레임의 길이는 부호화시의 반복과 천공을 고려한 것이다.

즉 프레임 품질 척도는 부호율에 반비례하고 프레임 길이에 비례하는 특성을 가지므로, 전송율들의 개수가 n이고 전송율들 각각에 대응하는 부호율을 C1, C2,... Cn이며 부호율들 각각에 대응하는 프레임 길이들을 L1, L2, ... Ln (여기서 L1 <= L2 <= ... <= Ln 임.)이라고 하면, i번째 전송율에 대한 프레임 품질 척도의 정규화 인수 FQM_NFi는 하기의 <수학식 1>과 같이 정해진다.

여기서 상기 FQM_NFi는 전송율 i에 따른 정규화 인수이고, 상기 Ci는 전송율 i에 따른 상기 복호기의 부호율이고, 상기 Li는 전송율 i에 따른 입력 프레임 길이이고, 상기 Ln은 최대의 프레임 길이이다. 예를 들어 IS-2000 1xEVDV 표준에 따른 제2패킷데이터제어 채널(SPDCCH)은 슬롯길이 N에 따라 N=1,2,4의 3가지 전송율들을 지원하며, 상기 전송율들에 대한 실질적인 부호율들은 각각 37/48, 37/96, 37/192 이다. 여기서 F-PDCH의 슬롯길이 N=8인 경우는 SPDCCH의 슬롯길이 N=4인 경우와 동일하므로 고려하지 않기로 한다. 즉 부호기로 테일비트와 CRC를 포함한 37비트의 값이 입력되면 각각의 전송율에 따른 반복과 천공에 의해 48,96,192비트가 출력된다. 또한 프레임 길이는 모든 전송율들에 대해 37이므로 Li / Ln는 37/37이다. 그러면 상기 전송율들에 대한 상기 <수학식 1>의 계산결과들은 각각 (37/48) * (37/37), (37/96) * (37/37), (37/192) * (37/37)이다. 비교의 편의를 위하여 상기 세 값들을 그 공배수로 나누면 정규화 인수들은 1, 1/2, 1/4로 결정된다.

상기와 같은 방식의 정규화 인수 계산은 이상적인 경우를 가정한 것이며, 실제 하드웨어 구현시에는 양자화 등에 의해 발생하는 시스템 내부의 오류 요인이 존재한다. 따라서 상기한 방식을 바탕으로 구한 이상적인 정규화 인수에 실험적으로구한 보상치를 가감하여 구한 실효 정규화 인수를 사용하는 것이 보다 바람직하다.

도 9는 본 발명의 일 실시예에 따라 전송율을 검출하는 제어기(80)의 상세 구성을 보인 블럭 구성도이다.

앞서 언급한 바와 같이, 가능한 모든 슬롯길이들, 즉 전송율들 중 한 전송율 n에 대하여 해당하는 크기의 입력 프레임이 비터비 복호기(60)로 입력되면, 상기 비터비 복호기(60)는 상기 전송율 n에 대응하는 부호율을 가지고 상기 입력 프레임을 복호하여 상기 복호된 데이터를 CRC 검사기(70)로 출력하는 한편, 상기 복호결과 생성된 프레임 품질 척도(FQMn)을 상기 제어기(80)로 출력한다. 또한 상기 CRC 검사기(70)는 상기 복호된 데이터에서 추출된 CRC 비트들을 참조하여 CRC 검사결과(CRCn)을 상기 제어기(80)로 출력한다.

그러면 상기 전송율 n에 대해, 상기 제어기(80)내의 후보 전송율 선택기(Candidate Rate Selector)(81)는 상기 FQMn과 상기 CRCn을 입력으로 하여 상기 CRCn이 성공인지의 여부를 판단하고, 만일 성공이면 상기 프레임 품질 척도 FQMn을 곱셈기(82)로 출력한다. 상기 곱셈기(82)는 상기 FQMn에, 해당하는 정규화 인수 FQM_NFn을 곱하여 정규화된 프레임 품질 척도 FQMn*FQM_NFn을 비교기(83)로 출력한다. 여기서 상기 정규화 인수를 계산하는 방식은 앞서 설명한 바와 같다.

상기 비교기(83)는 상기 FQMn*FQM_NFn을, 이전 후보 전송율에 대해 정규화된 프레임 품질 척도 FQM(n-1)*FQM_NF(n-1)와 비교하여 더 큰 것을 내부의 레지스터(도시하지 않음)에 저장한다. 이전 비교대상이 없는 경우, 즉 첫 번째 후보 전송율에 대해 정규화된 프레임 품질 척도가 입력된 경우 그 입력은 비교없이 상기 내부레지스터에 저장된다. 이상의 동작에 의해 모든 후보 전송율들에 대한 정규화된 프레임 품질 척도들의 비교가 완료되면 상기 비교기(83)는 최대 크기를 가지는 정규화된 프레임 품질 척도 MaxFQM을 출력한다. 그러면 전송율 검출기(84)는 그에 해당하는 전송율을 검출한다.

도 10은 본 발명의 일 실시예에 따라 전송율을 검출하는 알고리즘을 나타낸 흐름도로서, 이하 설명하는 단계들은 도 7에 나타낸 제어기(80)에 의해 수행되는 것이다.

상기 도 10을 참조하면, 단계(310)에서 전송율 검출 알고리즘의 수행을 위한 내부 변수들로서 전송율들을 식별하는 인덱스 i와, 검출된 전송율의 인덱스를 나타내는 R과, 현재 가장 큰 크기를 가지는 프레임 품질 척도를 나타내는 MaxFQM는 모두 0 으로 초기화된다. 단계(320)에서 현재 전송율 인덱스 i를 1만큼 증가시키고 단계(330)에서 상기 현재 전송율 인덱스 i가 전송율들의 개수 n에 도달하였는지를 검사한다. 상기 현재 전송율 인덱스 i가 전송율들의 개수 n에 도달하지 않았으면 단계(340)로 진행한다.

단계(340)에서 상기 현재 전송율 인덱스 i에 대응하는 CRC 검사결과(CRCi)가 성공인지를 판단한다. 만일 성공이면 단계(350)로 진행하고 성공이 아니면 단계(320)으로 복귀한다. 단계(350)에서 상기 CRCi가 성공으로 판단된 경우, 해당하는 후보 전송율의 정규화된 프레임 품질 척도 FQMi*FQM_NFi를 상기 MaxFQM과 비교한다. 상기 정규화된 프레임 품질 척도는 상기 FQMi에 해당하는 정규화 인수 FQM_NFi를 곱하여 생성한 것이다. 만일 상기 FQMi*FQM_NFi가 상기 MaxFQM보다 크면단계(360)로 진행하고 그렇지 않다면 단계(320)로 복귀하여 다음 전송율을 판단한다.

단계(360)에서, 상기 검출된 전송율 인덱스 R은 상기 현재 전송율 인덱스 i로 설정되고 상기 MaxFQM은 상기 현재 전송율 인덱스 i에 대응하는 상기 FQMi*FQM_NFi로 갱신된다. 단계(360)가 완료되면 단계(320)로 복귀하여 다음 전송율을 판단한다.

단계(330)에서 상기 현재 전송율 인덱스 i가 전송율들의 개수 n에 도달하였으면 모든 전송율들에 대한 검출이 완료된 것으로 판단하고 단계(370)로 진행하여 상기 검출된 전송율 인덱스 R이 0 과 같은지 비교함으로써 검출된 전송율이 존재하는지 판단한다. 만일 상기 검출된 전송율 인덱스 R이 0이면 검출된 전송율이 없는 것으로 판단하여 단계(390)에서 검출 실패 처리를 수행한다. 그렇지 않으면 단계(380)로 진행하여 상기 검출된 전송율 인덱스 R에 해당하는 전송율을 검출한다.

이하 3개의 전송율들 N=1,2,4를 지원하는 패킷데이터제어 채널에 대해 전송율을 검출하는 동작의 예들을 설명한다.

슬롯길이 N=1에 따라 복호한 데이터의 CRC 검사결과는 CRC1이라 하고, 슬롯길이 N=2에 따라 복호한 데이터의 CRC 검사결과를 CRC2라 하고, 슬롯길이 N=4에 따라 복호한 데이터의 CRC 검사결과를 CRC3이라 한다. 슬롯길이 N=1에 따라 얻어진 프레임 품질 척도를 FQM1라 하고, 슬롯길이 N=2에 따라 얻어진 프레임 품질 척도를FQM2라 하고, 슬롯길이 N=4에 따라 얻어진 프레임 품질 척도를 FQM3이라 한다. 슬롯길이 N=1을 위한 정규화 인수를 FQM_NF1라고 정의하고, 슬롯길이 N=2를 위한 FQM_NF2라고 정의하고, 슬롯길이 N=4를 위한 FQM_NF3라고 정의한다.

일 예로서, 상기 CRC1이 성공이면 정규화된 프레임 품질 척도 FQM1*FQM_NF1은 MaxFQM으로서 저장된다. 그리고 CRC2 및 CRC3이 모두 실패이면 슬롯길이 N=1에 해당하는 전송율1이 검출된다.

다른 예로서, CRC1이 성공이면 정규화된 프레임 품질 척도 FQM1*FQM_NF1은 MaxFQM으로서 저장된다. 그리고 CRC2가 실패이고 CRC3이 성공이면 슬롯길이 N=4에 대한 정규화된 프레임 품질 척도 FQM3*FQM_NF3은 상기 MaxFQM과 비교된다. 상기 비교결과 상기 MaxFQM이 더 크면 슬롯길이 N=1이 검출되고, 상기 FQM3*FQM_NF3이 더 크면 슬롯길이 N=4가 검출된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정 해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

본 발명에서는 고속 패킷 데이터 전송 시스템에서 데이터 전송효율을 높이기 위해서 전용 패킷 데이터 채널을 사용하여 패킷 데이터 채널을 제어하는 경우 효율적인 전용 패킷 데이터 제어채널에 대한 복조 알고리즘을 제안함으로써 패킷 데이터 제어채널의 복조시간 및 전력소모를 줄인다. 또한, 다수의 사용자에게 동시에 패킷 데이터 서비스를 지원하기 위해 CDM이 사용되는 경우에도 패킷 데이터 제어채널을 효율적으로 복조하는 알고리즘을 제안함으로써 패킷 데이터 제어채널의 복조시간 및 전력소모를 줄일 수 있다. 본 발명에서 제안된 패킷 데이터 제어채널에 대한 복조 알고리즘을 사용할 경우 패킷 데이터 채널의 수신시점부터 패킷 데이터 채널을 복조하는 시점까지의 지연을 줄일 수 있어 보다 빠르게 패킷데이터채널을 복조할 수 있다.

또한 본 발명에 따르면 길쌈 부호화를 이용하여 데이터를 전송되는 통신 시스템에서 전송되는 데이터에 대한 전송율이 지시되지 않을 때, 비터비 복호기에서 출력되는 프레임 품질 척도를 사용하여 전송율을 검출한다. 이러한 전송율 검출은 수신 데이터 프레임의 복호와 동시에 이루어지므로 추가적인 계산에 따른 시간이 소모되지 않으며, 기존의 비터비 복호기에 비해 계산량의 증가도 거의 없다는 구현상의 장점이 있다. 따라서 고속 처리를 요하는 IS-2000 1xEVDV 표준에 따른 제2패킷데이터제어 채널(SPDCCH)에 효과적으로 사용될 수 있다.

Claims

고속 패킷 전송 이동통신시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 장치에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하고, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이만큼의 심볼들을 복호하여 적어도 하나의 비트열을 발생하는 복호기와,

상기 복호기로부터의 상기 적어도 하나의 비트열에 대하여 오류 검사를 수행하는 오류 검사기와,

상기 오류 검사가 실패하면 이어지는 한 슬롯씩의 심볼들을 상기 복호기로 더 입력하고, 상기 오류 검사가 성공하면 상기 오류 검사가 성공된 비트열로부터 제어정보를 획득하는 제어기를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 복호되는 심볼들은 상기 복수의 슬롯길이들 중 최근 수신된 하나의 이어지는 슬롯을 포함하는 적어도 하나의 가능한 슬롯길이 만큼의 심볼들임을 특징으로 하는 장치.
제1항에 있어서, 상기 복호되는 심볼들은 최근 복호에 성공한 이후에 수신된심볼들임을 특징으로 하는 장치.
제1항에 있어서, 상기 복호기는 비터비 복호기인 것을 특징으로 하는 장치.
제1항에 있어서,

상기 제어정보는, 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 것으로서, 사용자 식별자, ARQ(Automatic Repeat request) 채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제어기는,

상기 획득한 제어정보로부터 사용자 식별자를 추출하며, 상기 사용자 식별자가 자신의 사용자 식별자와 일치하면, 상기 제어정보로부터 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 ARQ 채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 추출하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 복수의 슬롯길이들은, 1슬롯, 2슬롯 및 4슬롯인 것을특징으로 하는 장치.
제7항에 있어서, 상기 복호기는,

이전의 복호결과 발생된 적어도 하나의 비트열에 대해 오류 검사가 성공한 이후 1슬롯의 심볼들이 입력된 경우 상기 입력된 1슬롯의 심볼들을 복호하고,

2슬롯 또는 3슬롯의 심볼들이 입력된 경우 상기 입력된 2슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들 및 상기 수신된 2슬롯의 심볼들을 복호하고,4슬롯의 심볼들이 입력된 경우 상기 입력된 4슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들과 최근 수신된 2슬롯의 심볼들 및 상기 수신된 4슬롯의 심볼들을 복호하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 복호기는 상기 적어도 하나의 비트열과 함께 상기 비트열에 대한 적어도 하나의 프레임 품질 척도를 출력하며,

상기 제어기는 상기 오류 검사가 성공한 비트열이 2개 이상이면 상기 2개 이상의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여, 상기 제어정보를 획득하기 위해 가장 큰 크기의 프레임 품질 척도를 가지는 하나의 비트열을 선택하는 것을 특징으로 하는 장치.
제9항에 있어서, 상기 프레임 품질 척도는, 상기 입력된 심볼들에 대해 비터비 복호 알고리즘에 따라 격자(trellis)상의 최종 상태로 입력되는 경로 메트릭 값들의 차이인 것을 특징으로 하는 장치.
제9항에 있어서, 상기 제어기는, 상기 프레임 품질 척도들을 상호 비교하기 이전에 상기 비트열들에 대한 상기 프레임 품질 척도들에 해당하는 슬롯길이에 따른 정규화 인수들을 각각 곱하여 정규화하는 것을 특징으로 하는 장치.
고속 패킷 전송 이동통신시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 방법에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하는 복호기에 의해, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이 만큼의 심볼들을 복호하여 적어도 하나의 비트열을 발생하는 과정과,

상기 적어도 하나의 비트열에 대해 오류 검사를 수행하는 과정과,

상기 오류 검사가 성공하면 상기 오류 검사가 성공한 비트열로부터 제어정보를 획득하는 과정을 포함하며,

상기 오류 검사가 실패하면 오류 검사가 성공할 때까지 이어지는 한 슬롯씩의 심볼들을 상기 복호기로 더 입력하면서 상기 과정들을 반복하는 것을 특징으로 하는 방법.
제12항에 있어서, 상기 복호되는 심볼들은 상기 복수의 슬롯길이들 중 최근 수신된 하나의 이어지는 슬롯을 포함하는 적어도 하나의 가능한 슬롯길이 만큼의 심볼들임을 특징으로 하는 방법.
제12항에 있어서, 상기 복호되는 심볼들은 최근 복호에 성공한 이후에 수신된 심볼들임을 특징으로 하는 방법.
제12항에 있어서,

상기 복호기는 비터비 복호기인 것을 특징으로 하는 방법.
제12항에 있어서,

상기 제어정보는, 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 것으로서, 사용자 식별자, ARQ채널 식별자, 부호화패킷 크기, 서브패킷 식별자를포함하는 것을 특징으로 하는 방법.
제12항에 있어서, 상기 제어정보를 획득하는 과정은,

상기 획득한 제어정보로부터 사용자 식별자를 추출하며, 상기 사용자 식별자가 자신의 사용자 식별자와 일치하면, 상기 제어정보로부터 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 ARQ 채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 추출하는 것을 특징으로 하는 방법.
제12항에 있어서,

상기 복수의 슬롯길이들은, 1슬롯, 2슬롯 및 4슬롯인 것을 특징으로 하는 장치.
제18항에 있어서, 상기 적어도 하나의 비트열을 발생하는 과정은,

이전의 복호결과 발생된 적어도 하나의 비트열에 대해 오류 검사가 성공한 이후 1슬롯의 심볼들이 입력된 경우 상기 입력된 1슬롯의 심볼들을 복호하고,

2슬롯 또는 3슬롯의 심볼들이 입력된 경우 상기 입력된 2슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들 및 상기 수신된 2슬롯의 심볼들을 복호하고,

4슬롯의 심볼들이 입력된 경우 상기 입력된 4슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들과 최근 수신된 2슬롯의 심볼들 및 상기 수신된 4슬롯의 심볼들을 복호하는 것을 특징으로 하는 장치.
제12항에 있어서, 상기 복호기는 상기 적어도 하나의 비트열과 함께 상기 비트열에 대한 적어도 하나의 프레임 품질 척도를 출력하며,

상기 제어정보를 획득하는 과정은, 상기 오류 검사가 성공한 비트열이 2개 이상이면 상기 2개 이상의 비트열들에 대해 상기 복호기로부터 출력되는 상기 프레임 품질 척도들을 상호 비교하여, 상기 제어정보를 획득하기 위해 가장 큰 크기의 프레임 품질 척도를 가지는 하나의 비트열을 선택하는 것을 특징으로 하는 방법.
제20항에 있어서, 상기 프레임 품질 척도는, 상기 입력된 심볼들에 대해 비터비 복호 알고리즘에 따라 격자(trellis)상의 최종 상태로 입력되는 경로 메트릭 값들의 차이인 것을 특징으로 하는 방법.
제20항에 있어서, 상기 제어정보를 획득하는 과정은,

상기 프레임 품질 척도들을 상호 비교하기 이전에 상기 비트열들에 대한 상기 프레임 품질 척도들에 해당하는 슬롯길이에 따른 정규화 인수들을 각각 곱하여 정규화하는 것을 특징으로 하는 방법.
고속 패킷 전송 이동통신시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 코드분할 다중화된 제1 및 제2 제어채널들을 통해 전송되는 제어정보를 수신하기 위한 방법에 있어서,

상기 제1 제어채널을 통해 슬롯 단위로 수신되는 심볼들을 입력으로 하는 제1 복호기에 의해, 상기 복수의 슬롯길이들 중 이전의 복호결과에 따라 가능한 적어도 하나의 슬롯길이 만큼의 심볼들을 복호하여 적어도 하나의 제1 비트열을 발생하는 과정과,

상기 적어도 하나의 제1 비트열에 대하여 오류 검사를 수행하는 과정과,

상기 적어도 하나의 제1 비트열에 대한 오류 검사가 실패하면 오류 검사가 성공할 때까지 이어지는 한 슬롯씩의 심볼들을 상기 제1 복호기로 더 입력하면서 상기 과정들을 반복하여 상기 제1 제어채널에 사용된 슬롯길이를 검출하는 과정과,

상기 검출된 슬롯길이에 해당하는 제1 비트열로부터 제1 사용자 식별자를 포함하는 제1 제어정보를 획득하는 과정과,

상기 제1 사용자 식별자가 자신의 사용자 식별자와 일치하지 않으면, 상기 제2 제어 채널을 통해 슬롯 단위로 수신되는 심볼들을 입력으로 하는 제2 복호기에 의해, 상기 검출된 슬롯길이만큼의 심볼들을 복호하여 하나의 제2 비트열을 발생하는 과정과,

상기 제2 비트열에 대하여 오류 검사를 수행하는 과정과,

상기 제2 비트열에 대한 오류 검사가 성공하면, 상기 제2 비트열로부터 제2 사용자 식별자를 포함하는 제2 제어정보를 획득하는 과정을 포함하는 것을 특징으로 하는 방법.
제23항에 있어서, 상기 복호되는 심볼들은 최근 복호에 성공한 이후에 해당하는 제어채널을 통해 수신된 심볼들임을 특징으로 하는 방법.
제23항에 있어서,상기 복호기는 비터비 복호기인 것을 특징으로 하는 방법.
제23항에 있어서,

상기 제1 제어정보는, 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 것으로서, 상기 제1 사용자 식별자, ARQ채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 포함하는 것을 특징으로 하는 방법.
제23항에 있어서, 상기 제2 사용자 식별자가 상기 자신의 사용자 식별자와 일치하면, 상기 제1 제어정보로부터 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 ARQ 채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 추출하는 것을 특징으로 하는 방법.
제23항에 있어서,

상기 복수의 슬롯길이들은, 1슬롯, 2슬롯 및 4슬롯인 것을 특징으로 하는 방법.
제28항에 있어서, 상기 적어도 하나의 제1 비트열을 발생하는 과정은,

이전의 복호결과 발생된 적어도 하나의 제1 비트열에 대해 오류 검사가 성공한 이후 1슬롯의 심볼들이 입력된 경우 상기 입력된 1슬롯의 심볼들을 복호하고,

2슬롯 또는 3슬롯의 심볼들이 입력된 경우 상기 입력된 2슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들 및 상기 수신된 2슬롯의 심볼들을 복호하고,

4슬롯의 심볼들이 입력된 경우 상기 입력된 4슬롯의 심볼들 중 최근 수신된 1슬롯의 심볼들과 최근 수신된 2슬롯의 심볼들 및 상기 수신된 4슬롯의 심볼들을 복호하는 것을 특징으로 하는 방법.
제23항에 있어서, 상기 제1 복호기는 상기 적어도 하나의 제1 비트열과 함께 상기 비트열에 대한 적어도 하나의 프레임 품질 척도를 출력하며,

상기 제1 제어정보를 획득하는 과정은,

상기 오류 검사가 성공한 제1 비트열이 2개 이상이면 상기 2개 이상의 제1 비트열들에 대해 상기 제1 복호기로부터 출력되는 상기 프레임 품질 척도들을 상호 비교하여, 상기 제1 제어정보를 획득하기 위해 가장 큰 크기의 프레임 품질 척도를 가지는 하나의 제1 비트열을 선택하는 것을 특징으로 하는 방법.
제28항에 있어서, 상기 프레임 품질 척도는, 상기 입력된 심볼들에 대해 비터비 복호 알고리즘에 따라 격자(trellis)상의 최종 상태로 입력되는 경로 메트릭 값들의 차이인 것을 특징으로 하는 방법.
제30항에 있어서, 상기 제1 제어정보를 획득하는 과정은,

상기 프레임 품질 척도들을 상호 비교하기 이전에 상기 제1 비트열들에 대한 상기 프레임 품질 척도들에 해당하는 슬롯길이에 따른 정규화 인수들을 각각 곱하여 정규화하는 것을 특징으로 하는 방법.
제23항에 있어서,

상기 제2 제어정보는, 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 것으로서, 상기 제2 사용자 식별자, ARQ채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 포함하는 것을 특징으로 하는 방법.
제23항에 있어서, 상기 제2 제어정보를 획득하는 과정은,

상기 제2 사용자 식별자가 상기 자신의 사용자 식별자와 일치하면, 상기 제2 제어정보로부터 상기 송신기로부터 전송되는 패킷 데이터를 복조하기 위한 ARQ 채널 식별자, 부호화패킷 크기, 서브패킷 식별자를 추출하는 것을 특징으로 하는 방법.
고속 패킷 전송 이동통신 시스템에서, 송신기로부터 복수의 슬롯길이들 중 하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 장치에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하고, 상기 복수의 슬롯길이들 각각만큼의 심볼들을 복호하여 복수의 비트열들과 상기 복수의 비트열들에 대한 프레임 품질 척도들을 발생하는 복호기와,

상기 복수의 비트열들에 대하여 오류 검사를 수행하는 오류 검사기와,

상기 오류 검사 결과 적어도 2개의 비트열들에 대한 오류 검사가 성공하면, 상기 오류 검사가 성공한 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여 가장 큰 프레임 품질 척도를 가지는 하나의 비트열을 선택하고, 상기 선택된 비트열로부터 제어정보를 획득하는 제어기를 포함하는 것을 특징으로 하는 장치.
제35항에 있어서, 상기 복호되는 심볼들은 상기 복수의 슬롯길이들 중 최근 수신된 하나의 이어지는 슬롯을 포함하는 적어도 하나의 가능한 슬롯길이 만큼의 심볼들임을 특징으로 하는 장치.
제35항에 있어서, 상기 복호되는 심볼들은 최근 복호에 성공한 이후에 수신된 심볼들임을 특징으로 하는 장치.
제35항에 있어서, 상기 복호기는 비터비 복호기인 것을 특징으로 하는 장치.
제35항에 있어서, 상기 프레임 품질 척도는,

상기 입력된 심볼들에 대해 비터비 복호 알고리즘에 따라 격자(trellis)상의 최종 상태로 입력되는 경로 메트릭 값들의 차이인 것을 특징으로 하는 장치.
제35항에 있어서, 상기 제어기는, 상기 프레임 품질 척도들을 상호 비교하기 이전에 상기 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들에, 해당하는 슬롯길이에 따른 정규화 인수들을 각각 곱하여 정규화하는 것을 특징으로 하는 장치.
제40항에 있어서, 상기 정규화 인수는 하기의 수학식에 따라 정해지는 것을 특징으로 하는 장치.

FQM_NFi = Ci * Li/Ln

여기서 FQM_NFi는 i번째 슬롯길이에 따른 정규화 인수이고, Ci는 i번째 슬롯길이에 따른 상기 복호기의 부호율이고, 상기 Li는 i번째 슬롯길이에 따른 상기 복호기의 입력 심볼들의 길이이고, 상기 Ln은 상기 복호기의 입력 심볼들의 최대 길이임.
고속 패킷 전송 이동통신 시스템에서, 송신기로부터 복수의 슬롯길이들 중하나의 슬롯길이를 사용하여 전송되는 제어정보를 수신하기 위한 방법에 있어서,

슬롯 단위로 수신되는 심볼들을 입력으로 하는 복호기에 의해, 상기 복수의 슬롯길이들 각각만큼의 심볼들을 복호하여 복수의 비트열들과 상기 복수의 비트열들에 대한 프레임 품질 척도들을 발생하는 과정과,

상기 복수의 비트열들에 대하여 오류 검사를 수행하는 과정과,

상기 오류 검사 결과 적어도 2개의 비트열들에 대한 오류 검사가 성공하면, 상기 오류 검사가 성공한 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들을 상호 비교하여 가장 큰 프레임 품질 척도를 가지는 하나의 비트열을 선택하고, 상기 선택된 비트열로부터 제어정보를 획득하는 과정을 포함하는 것을 특징으로 하는 방법.
제42항에 있어서, 상기 복호되는 심볼들은 상기 복수의 슬롯길이들 중 최근 수신된 하나의 이어지는 슬롯을 포함하는 적어도 하나의 가능한 슬롯길이 만큼의 심볼들임을 특징으로 하는 방법.
제42항에 있어서, 상기 복호되는 심볼들은 최근 복호에 성공한 이후에 수신된 심볼들임을 특징으로 하는 방법.
제42항에 있어서, 상기 복호기는 비터비 복호기인 것을 특징으로 하는 방법.
제42항에 있어서, 상기 프레임 품질 척도는,

상기 입력된 심볼들에 대해 비터비 복호 알고리즘에 따라 격자(trellis)상의 최종 상태로 입력되는 경로 메트릭 값들의 차이인 것을 특징으로 하는 방법.
제42항에 있어서, 상기 제어정보를 획득하는 과정은,

상기 프레임 품질 척도들을 상호 비교하기 이전에 상기 적어도 2개의 비트열들에 대한 상기 프레임 품질 척도들에, 해당하는 슬롯길이에 따른 정규화 인수들을 각각 곱하여 정규화하는 것을 특징으로 하는 방법.
제47항에 있어서, 상기 정규화 인수는 하기의 수학식에 따라 정해지는 것을 특징으로 하는 방법.

FQM_NFi = Ci * Li/Ln

여기서 FQM_NFi는 i번째 슬롯길이에 따른 정규화 인수이고, Ci는 i번째 슬롯길이에 따른 상기 복호기의 부호율이고, 상기 Li는 i번째 슬롯길이에 따른 상기 복호기의 입력 심볼들의 길이이고, 상기 Ln은 상기 복호기의 입력 심볼들의 최대 길이임.