KR20030075732A - 플라즈마 디스플레이 패널의 에이징 방법 - Google Patents

플라즈마 디스플레이 패널의 에이징 방법 Download PDF

Info

Publication number
KR20030075732A
KR20030075732A KR1020020015090A KR20020015090A KR20030075732A KR 20030075732 A KR20030075732 A KR 20030075732A KR 1020020015090 A KR1020020015090 A KR 1020020015090A KR 20020015090 A KR20020015090 A KR 20020015090A KR 20030075732 A KR20030075732 A KR 20030075732A
Authority
KR
South Korea
Prior art keywords
voltage
display
electrode
aging
addr
Prior art date
Application number
KR1020020015090A
Other languages
English (en)
Other versions
KR100432375B1 (ko
Inventor
구자회
Original Assignee
구자회
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자회 filed Critical 구자회
Priority to KR10-2002-0015090A priority Critical patent/KR100432375B1/ko
Publication of KR20030075732A publication Critical patent/KR20030075732A/ko
Application granted granted Critical
Publication of KR100432375B1 publication Critical patent/KR100432375B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 에이징 과정의 초기에 램프 파형을 인가하여 벽전하를 재분포 시킴으로써 셀들의 방전전압 산포를 해결하고, 각 표시전극에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극에 어드레스전압을 인가시킴으로써 각 표시전극의 사이에서 방전이 이루어지는 동시에 각 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하여 에이징 과정의 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에이징 방법에 관한 것으로서,
에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 상기 각 표시전극에 에이징 전압을 교호적인 펄스형태로 인가하고, 상기 어드레스전극에는 제1 표시전극 또는 제2 표시전극에 인가되는 에이징 전압에 동기된 어드레스전압을 인가하도록 함으로써 각 표시전극의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극과 어드레스전극의 사이에서 또는 제1 표시전극과 어드레스전극의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 에이징 방법{AGING METHOD FOR PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 에이징 방법에 관한 것으로서, 더욱 상세하게는 에이징 과정에서 인가되는 파형을 변화시켜 에이징 시간을 단축하고 효율을 높일 수 있도록 개선한 플라즈마 디스플레이 패널의 에이징 방법에 관한 것이다.
일반적으로 PDP는 플라즈마 디스플레이 패널(Plasma Display Panel)의 약자로 서로 대향되는 전면유리와 배면유리 등 2장의 유리기판 사이에서 네온(Ne), 헬륨(He) 및 제논(Xe) 등의 불활성 가스를 방전시키고, 상기 방전시 발생하는 자외선이 형광체를 여기시키도록 하는 기체방전 디스플레이 소자이다.
일반적인 PDP의 개략적인 구성은 도 1에 도시된 바와 같이, 화상의 표시면인 전면패널(front panel)(10)과, 상기 전면패널(10)과 소정 거리를 사이에 두고 평행하게 위치한 배면패널(rear panel)(20)로 이루어진다.
이때, 상기 전면패널(10)은 표면 유리기판(11)과, 상기 표면 유리기판(11) 중 배면패널(20)과의 대향면에 스트라이프형으로 배열 형성되는 복수개의 표시전극(X,Y)과, 상기 표시전극(X,Y)을 덮도록 적층되어 방전시 방전전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(dielectric layer)(13)과, 산화 마그네슘(MgO)으로 이루어지고 상기 유전체층(13)을 보호하기 위한 유전체 보호층(14)으로 이루어진다.
한편, 상기 배면패널(20)은 배면 유리기판(21)과, 상기 배면 유리기판(21) 상에 상기 표시전극(X,Y)과 직교하도록 스트라이프형으로 배열 형성되어 상기 표시전극(X,Y)과 함께 전체 화면을 매트릭스 형태의 복수개 셀로 구분하고 방전공간을 형성하는 복수개의 어드레스(address)전극(ADDR) 및 격벽(barrier rib)(23)과, 상기 격벽(23)에 의해 형성된 방전공간 내부에 인쇄 도포되어 각 셀의 방전시 자외선에 의해 여기되어 가시광을 방출하는 형광층(phosphor)(24)으로 이루어진다. 이때, 상기 형광층(24)은 적색(R), 녹색(G), 청색(B)으로 구분되어 교대로 도포된다.
여기서, 각 전극(X,Y,ADDR)들은 인쇄방법으로 형성되는 것이 일반적인 바, 인쇄방법은 인쇄 페이스트(paste)로 패턴(pattern)을 인쇄한 뒤 이를 건조 및 소성(燒成)시켜 전극(X,Y,ADDR)을 구성한 것이므로 상당한 불순물이 잔류하고 있어서, PDP의 제조후 정격(政格)전압을 인가해서는 방전이 매우 불균일하게 일어나게 된다. 즉, 각 셀의 밝기 상태가 서로 불균일하게 되어 품질을 저하시키게 되는 문제점이 발생한다.
상기와 같은 이유로 인해, PDP는 초기에는 정격전압보다 상당히 높은 전압에서 방전을 일으키며 이 상태로 구동을 개시하면 불순물이 방출되며 점차 그 특성이 안정화되어 정격전압으로 방전이 일어날 수 있게 된다.
이때, 에이징 동작시 서로 인접하는 표시전극(X,Y) 끼리의 사이에서는 주(主)방전이 이루어지고, 서로 대향되는 어드레스전극(ADDR)과 표시전극(X,Y)의 사이에서는 보조방전이 이루어지게 된다.
도 2는 종래 기술에 의하여 도 1의 PDP의 에이징 과정에서 인가되는 전압파형을 나타내는 도면이다.
상기 첨부도면 도 2를 참조하면, 어드레스전극(ADDR)은 접지(GND)에 연결된 상태이며, 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스로 인가하는 형태이다. 이때, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되는 경우에는 도 3의 (A구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동하고, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되는 경우에는 도 3의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동한다. 상기와 같은 동작에 의해 각 표시전극(X,Y)의 사이에서는 방전이 이루어져 점등되는데 반하여 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않게 된다.
결국, 상기와 같이 종래 기술에 의하여 에이징을 수행하는 경우에 점등동작시 각 표시전극(X,Y)의 전하 일부가 어드레스전극(ADDR)으로 빠지며 이로 인하여 +VS 전압이 상승하게 되는 문제점이 발생된다. 이때, 일반적인 PDP의 정격전압은 통상 150 내지 250V가 사용되는데, 상기 에이징 전압(+VS)이 높아질수록 구동회로가 손상될 위험성이 매우 크게 되고, 제어동작도 어렵게 되는 문제가 발생된다.
또한, 상기와 같이 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않기 때문에 에이징 효과가 저하되는 문제점이 있다.
상기와 같이 에이징 전압(+VS)이 상승하는 문제점을 해결하기 위하여 도 4에 도시된 바와 같이 어드레스전극(ADDR)은 접지(GND)에 연결하고, 표시전극(X,Y)에 -VS를 에이징 전압으로서 교호적인 펄스로 인가하는 방법이 제안되었다.
그러나, 이와 같은 경우에도 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않아서 에이징 과정을 수행하는데 많은 시간이 소요되는 문제점이 발생되고, 그와 동시에 에이징 효율이 저하되는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 그 목적은 에이징 과정의 초기에 램프(RAMP) 파형을 인가하여 벽전하를 재분포 시킴으로써 방전개시 전압이 서로 다른 셀을 방전개시전압(Vf) 만큼 벽전하를 쌓이게 하여 셀들의 방전전압 산포를 해결 할 수 있는 플라즈마 디스플레이 패널의 에이징 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 각 표시전극(X,Y)에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널의 에이징 방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데; 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 플라즈마 디스플레이 패널의 에이징 방법을 제공한다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데; 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데; 제1 소정시간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하여 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하고; 그 다음 제2 소정시간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하여 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는데; 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 할 수 있다.
도 1은 일반적인 3전극 PDP의 개략적인 구성의 일 예를 나타내는 도면
도 2는 종래 기술에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면
도 3은 종래 기술에 의한 에이징 동작시 전하의 흐름을 나타내는 도면
도 4는 종래의 다른 방법에 의한 PDP의 에이징 과정에 따라 인가되는 전압파형을 나타내는 도면
도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 7은 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면
도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
먼저, 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하여야 하는 필요성에 대하여 설명하고자 한다.
일반적으로 PDP에는 수 백만개의 셀들이 존재하고, 이 셀들은 모두 조금씩 다른 방전 전압을 갖게 된다. 그러나, 구동을 할 때에는 하나의 정해진 전압을 가지고 모들 셀들의 방전을 조절해야 하기 때문에 많은 어려움이 발생한다. 결국, 벽전하 제거와 재분포를 하면서 셀간에 존재하는 방전전압의 차이를 해결하는 것이 매우 중요하다.
상기와 같은 이유로 인해 리셋(Reset) 파형이 필요하게 되는데, 상기 리셋파형은 이전에 형성된 벽전하를 소거하고, 셀간의 방전전압 산포를 해결하여 다음의 어드레스 방전이 잘 이루어질 수 있도록 하는 역할을 한다.
이하의 본 발명에서 사용되는 램프파형이 인가되는 경우에 PDP에서의 동작을 간략히 설명하면, 램프 형태의 전압이 인가되면 전압이 방전 개시전압이 되는 시점에서 미약한 방전이 발생하여 벽전하를 형성하여 방전이 끝난다. 그러나 인가전압이 계속 상승하므로 전극간에 쌓이는 벽전하는 항상 인가전압과의 차이가 방전 개시전압 Vf가 유지되도록 벽전하가 쌓이게 된다.
전압을 충분히 올려주었다가 같은 요령으로 전압을 서서히 하강시켜 0V의 전압까지 내려가면 벽전하는 점점 소거되면서 벽전하에 의한 전위가 방전 개시전압 Vf와 같아지게 된다. 만약, 방전 개시전압이 서로 다른 셀이라도 자기셀의 방전 개시전압 만큼 벽전하가 쌓여있게 된다. 즉, 램프형태의 펄스를 충분히 높은 전압으로 인가하면 셀마다 자신의 방전전압에 적절하게 벽전하가 쌓이게 되어 에이징 전압(+Vs)을 낮출 수 있게 된다.
도 5는 본 발명의 제1 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 6은 도 5의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 5를 참조하면, 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되는 상태에서 어드레스전극(ADDR)에 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가한다.
상기 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하면 도 6의 (A구간 점등전하)에 도시된 바와 같이 벽전하가 재분포되어 방전개시 전압이 서로 다른 셀을 방전개시 전압 Vf 만큼 벽전하를 쌓이게 한다.
이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에+VD 펄스파가 인가되는 경우에는 도 6의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이 접지(GND) 상태가 되는 경우에는 도 6의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다.
이와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.
한편, 도 7는 본 발명의 제2 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 8은 도 7의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 7을 참조하면, 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되는 상태에서 어드레스전극(ADDR)에 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)이 인가된다.
상기 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하면 도 8의 (A구간 점등전하)에 도시된 바와 같이 벽전하가 재분포되어 방전개시 전압이 서로 다른 셀을 방전개시 전압 Vf 만큼 벽전하를 쌓이게 한다.
이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)이접지(GND) 상태가 되는 경우에는 도 8의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하고, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 8의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동한다.
상기와 같은 전하의 이동에 따라 각 표시전극(X,Y)의 사이에서 방전이 이루어지고, 그와 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어진다.
한편, 도 9는 본 발명의 제3 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 10은 도 9의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 9를 참조하면, 제1 구간 및 제2 구간으로 구분되어 상기 제1 및 제2 구간이 교번하여 수행된다. 이때, 상기 제1 구간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가한다.
또한, 상기 제2 구간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가한다.
상기 제1 구간의 A,B,C 구간에서는 상기 도 5 및 도 6의 동작설명에서와 동일한 동작이 이루어지고, 상기 제2 구간의 D,E,F 구간에서는 상기 도 7 및 도 8의 동작설명에서와 동일한 동작이 이루어진다. 즉, 상기 도 5 및 도 7의 방법을 혼용한 것이다.
도 10의 각 구간별로 동작을 간략히 설명하면, A구간에서는 벽전하의 재분포가 이루어지고, B 구간에서는 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, C 구간에서는 제1 표시전극(X)에서 어드레스전극(ADDR) 및 제2 표시전극(Y)으로 전하가 이동한다. 결국, 상기 제1 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.
또한, D 구간에서는 벽전하의 재분포가 이루어지고, E 구간에서는 제2 표시전극(Y)에서 어드레스전극(ADDR) 및 제1 표시전극(X)으로 전하가 이동하고, F 구간에서는 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동한다. 결국, 상기 제2 구간에서는 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지게 된다.
한편, 도 11은 본 발명의 제4 방법에 따른 에이징 과정에서 인가되는 전압파형을 나타내는 도면이고, 도 12는 도 11의 파형에 따른 에이징 동작시 전하의 흐름을 나타내는 도면이다.
상기 첨부도면 도 11을 참조하면, 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 정격전압보다 높은 에이징 전압(+VS)이 교호적인 펄스형태로 인가되고, 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)이 인가된다.
상기 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하면 도 12의 (A구간 점등전하)에 도시된 바와 같이 벽전하가 재분포되어 방전개시 전압이 서로 다른 셀을 방전개시 전압 Vf 만큼 벽전하를 쌓이게 한다.
이때, 상기 제2 표시전극(Y)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (B구간 점등전하)에 도시된 바와 같이 제2 표시전극(Y) 및 어드레스전극(ADDR)에서 제1 표시전극(X)으로 전하가 이동하고, 상기 제1 표시전극(X)에 +VS 펄스파가 인가되고 어드레스전극(ADDR)에 +VD 펄스파가 인가되는 경우에는 도 12의 (C구간 점등전하)에 도시된 바와 같이 제1 표시전극(X) 및 어드레스전극(ADDR)에서 제2 표시전극(Y)으로 전하가 이동하게 된다.
이와 같은 경우에는 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서는 방전이 이루어지지 않지만, 각 표시전극(X,Y)의 사이에서 계속적으로 방전이 이루어져 에이징 과정이 수행되어 진다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상에서 살펴본 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 에이징 방법은 에이징 과정의 초기에 램프(RAMP) 파형을 인가하여 벽전하를 재분포 시킴으로써 방전개시 전압이 서로 다른 셀을 방전개시전압(Vf) 만큼 벽전하를 쌓이게 하여 셀들의 방전전압 산포를 해결 할 수 있는 효과가 있다.
또한, 각 표시전극(X,Y)에 인가되는 전압 중 어느 하나 이상에 동기시킨 상태에서 어드레스전극(ADDR)에 어드레스전압(+VD)을 인가시킴으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지는 동시에 각 표시전극(X,Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하여 에이징 과정을 수행하는 시간을 단축시키고, 에이징 효율을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,
    에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
  2. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,
    에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
  3. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,
    제1 소정시간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제2 표시전극(Y)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하여 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제1 표시전극(X)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하고;
    그 다음 제2 소정시간 동안에는 에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 제1 표시전극(X)에 인가되는 에이징 전압(+VS)에 동기된 어드레스전압(+VD)을 인가하여 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 동시에 제2 표시전극(Y)과 어드레스전극(ADDR)의 사이에서도 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
  4. 전면유리 기판에 제1 및 제2 표시전극(X,Y)이 서로 평행하게 교번하여 배열되고, 배면유리 기판에 어드레스전극(ADDR)이 각 표시전극(X,Y)과 교차 대향되도록 배열된 플라즈마 디스플레이 패널에 적용되는 에이징 방법에 있어서,
    에이징 전압(+VS)의 인가동작 개시 전에 제1 표시전극(X)에 2VS 전압의 램프 파형을 인가하여 벽전하의 재분포를 수행하고, 각 표시전극(X,Y)에 에이징 전압(+VS)을 교호적인 펄스형태로 인가하고, 상기 어드레스전극(ADDR)에는 각 표시전극(X,Y)에 인가되는 에이징 전압(+VS)에 각각 동기된 어드레스전압(+VD)을 인가함으로써 각 표시전극(X,Y)의 사이에서 방전이 이루어지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에이징 방법.
KR10-2002-0015090A 2002-03-20 2002-03-20 플라즈마 디스플레이 패널의 에이징 방법 KR100432375B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015090A KR100432375B1 (ko) 2002-03-20 2002-03-20 플라즈마 디스플레이 패널의 에이징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015090A KR100432375B1 (ko) 2002-03-20 2002-03-20 플라즈마 디스플레이 패널의 에이징 방법

Publications (2)

Publication Number Publication Date
KR20030075732A true KR20030075732A (ko) 2003-09-26
KR100432375B1 KR100432375B1 (ko) 2004-05-20

Family

ID=32225521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015090A KR100432375B1 (ko) 2002-03-20 2002-03-20 플라즈마 디스플레이 패널의 에이징 방법

Country Status (1)

Country Link
KR (1) KR100432375B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072111A (ko) * 2003-02-08 2004-08-18 현대 프라즈마 주식회사 플라즈마 디스플레이 패널의 에이징 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251841A (ja) * 1996-03-15 1997-09-22 Fujitsu Ltd プラズマディスプレイパネルの製造方法及びプラズマディスプレイ装置
KR100293847B1 (ko) * 1997-07-14 2001-07-12 김영남 플라즈마표시패널의에이징방법
JP2002075210A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ用エージング方法およびエージング装置およびそれらを用いて製造したプラズマディスプレイパネル
JP5034134B2 (ja) * 2000-08-29 2012-09-26 パナソニック株式会社 画像表示装置の製造方法および製造装置
JP2002075208A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 画像表示装置の製造方法および製造装置およびそれを用いて作製した画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072111A (ko) * 2003-02-08 2004-08-18 현대 프라즈마 주식회사 플라즈마 디스플레이 패널의 에이징 방법

Also Published As

Publication number Publication date
KR100432375B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
US20080111770A1 (en) Plasma display panel and method of driving the same
KR20010050705A (ko) Ａｃ형 플라즈마 디스플레이 패널의 구동방법
JPH11143425A (ja) Ａｃ型ｐｄｐの駆動方法
US6906689B2 (en) Plasma display panel and driving method thereof
JP3318424B2 (ja) Ａｃ型プラズマディスプレイパネルのエージング方法及び装置
KR100432375B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR100456437B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR100315125B1 (ko) 플라즈마 디스플레이 패널
KR100397429B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US7288012B2 (en) Method of manufacturing plasma display panel
KR100397431B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100327352B1 (ko) 플라즈마디스플레이패널
KR100266168B1 (ko) 플라즈마 디스플레이 패널
KR100378619B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2002075206A (ja) 画像表示装置の製造方法および製造装置およびそれを用いて製造した画像表示装置
KR100266209B1 (ko) 플라즈마 디스플레이 패널의 벽 전하 형성 장치 및 방법
KR100404847B1 (ko) 플라즈마 디스플레이 패널
KR100603325B1 (ko) 플라즈마 디스플레이 패널
KR100736261B1 (ko) 플라즈마 디스플레이 패널의 에이징방법
KR100397433B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100246225B1 (ko) 보조 방전 영역을 이용한 고휘도 pdp
KR100577159B1 (ko) 플라즈마 디스플레이 패널
KR100389021B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR20040072111A (ko) 플라즈마 디스플레이 패널의 에이징 방법
JP2002050296A (ja) ガス放電表示装置とその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080321

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee