KR20030069306A - 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법 - Google Patents

2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법 Download PDF

Info

Publication number
KR20030069306A
KR20030069306A KR1020020008819A KR20020008819A KR20030069306A KR 20030069306 A KR20030069306 A KR 20030069306A KR 1020020008819 A KR1020020008819 A KR 1020020008819A KR 20020008819 A KR20020008819 A KR 20020008819A KR 20030069306 A KR20030069306 A KR 20030069306A
Authority
KR
South Korea
Prior art keywords
thin film
ymno
layer
polycrystalline
ymno3
Prior art date
Application number
KR1020020008819A
Other languages
English (en)
Inventor
이정용
유동철
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020020008819A priority Critical patent/KR20030069306A/ko
Publication of KR20030069306A publication Critical patent/KR20030069306A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 2층 구조를 갖는 YMnO3박막 및 2층 구조의 YMnO3박막 형성방법에 관한 것으로 강유전 YMnO3박막을 급속열처리를 함으로써 c-축 배향층과 다결정층의 2층 구조를 갖는 YMnO3박막 및 2층 구조의 YMnO3박막 형성방법에 관한 것이다.
본 발명의 강유전 YMnO3박막을 급속 열처리하여c-축 배향층과 다결정층을 갖는 2층 구조의 YMnO3박막은 누설전류나 메모리 창 특성이 우수하여 종래 YMnO3박막과 Si 기판 사이에 첨가한 층간 절연막을 사용하지 않아 공정을 간소화할 수 있으며, 박막 자체의 구조를 변화시킴으로써 누설전류 특성과 메모리창 효과를 향상시킬 수 있어 YMnO3박막과 비슷한 물성의 다른 박막의 제작에도 적용시킬 수 있다.

Description

2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3 박막 형성방법{YMnO3 thin film of two-layered structure and Formation method thereof}
본 발명은 2층 구조를 갖는 YMnO3박막 및 2층 구조의 YMnO3박막 형성방법에 관한 것으로 금속-강유전체-반도체 마당효과 트랜지스터(Metal-Ferroelectric-Semiconductor Field effect transistor; MFSFET)에 사용되는 강유전 YMnO3박막을 급속열처리를 함으로써 c-축 배향층과 다결정층의 2층 구조를 갖는 YMnO3박막 및 2층 구조의 YMnO3박막 형성방법에 관한 것이다.
강유전 YMnO3박막을 금속-강유전체-반도체 마당효과 트렌지스터에 응용하기 위해서는 우수한 메모리 창 특성, 낮은 누설전류 값 등 물성이 좋은 강유전막이 필수적으로 일반적인 YMnO3박막은c-축 배향성 구조를 갖거나 또는 다결정 구조를 갖게 된다.
YMnO3박막에 있어서 우수한 메모리 창(memory window) 효과를 얻기 위해서는c-축으로 배향된 구조가 유리하다. 그러나c-축으로 배향된 구조는 박막의 특성상 높은 스트레스(stress)를 갖고 있어 누설 전류 값이 크다는 문제가 있다.
또한 다결정 구조를 갖는 YMnO3박막은 누설전류 값이c-축 배향성 구조를 갖는 YMnO3박막에 비해 낮은 장점이 있으나 메모리 창 특성이 낮은 문제가 있다.
이러한 문제점을 해결하기 위해서 YMnO3박막과 Si 기판사이에 Y2O3산화막, SiON 산화막 등의 층간 산화막을 첨가하여 사용하여 왔으나 Y2O3산화막, SiON 산화막이 YMnO3박막과 Si 기판사이에 첨가됨으로 인해 비용이 증가하고 공정이 복잡해지는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하여 금속-강유전체-반도체 마당효과 트렌지스터에 유용하게 사용할 수 있는 강유전 YMnO3박막에 대해 연구하던중 종래의 YMnO3박막과 Si 기판사이에 Y2O3산화막, SiON 산화막 등의 층간 산화막을 형성하지 않고도 급속열처리를 이용하여 우수한 메모리 창 특성, 낮은 누설전류 값을가지는 c-축 배향층과 다결정층의 2층 구조를 갖는 YMnO3박막이 형성함을 알게 되었다.
따라서 본 발명의 목적은 c-축 배향 구조와 다결정 구조의 장점을 모두 갖춘 c-축 배향층과 다결정층의 2층 구조를 갖는 YMnO3박막 및 급속열처리를 이용하여 c-축 배향층과 다결정층 2층 구조의 YMnO3박막 형성방법 제공을 목적으로 한다.
도 1은 급속 열처리 수행전의 비정질 YMnO3박막과 Si 기판으로 이루어진 YMnO3/Si 구조의 단면도
도 2는 급속 열처리 수행후의c-축 배향층 및 다결정의 2층 구조를 가지는 YMnO3박막과 Si 기판으로 이루어진 YMnO3/Si 구조의 단면도
도 3은 급속 열처리 수행후의c-축 배향층 및 다결정의 2층 구조를 가지는 YMnO3박막과 Si 기판으로 이루어진 YMnO3/Si 구조의 투과전자현미경 단면도
도 4는 급속 열처리 수행후의 YMnO3 박막이c-축 배향층 및 다결정의 2층 구조를 가지고 있음을 보여주는 YMnO3박막의 고분해능 투과전자현미경 단면도
도 5는c-축 배향인 YMnO3박막, 다결정인 YMnO3박막,c-축 배향층 및 다결정층을 갖는 2층 구조 YMnO3박막의 전기장에 따른 누설전류의 변화도
도 6a는 본 발명의c-축 배향층 및 다결정층을 갖는 2층 구조의 YMnO3박막의전압에 따른 캐패시턴스 변화도
도 6b는 종래 다결정 YMnO3박막의 전압에 따른 캐패시턴스 변화도
<도면의 주요 부분에 대한 부호의 설명>
1 :c-축 배향층 2 : 다결정층
3 : 비정질 YMnO3박막 4 : YMnO3박막과 Si의 경계면
5 : Si
본원 발명의 2층 구조를 갖는 YMnO3박막은 c-축 배향층과 다결정 층의 2층 구조를 갖는 YMnO3박막으로서 바람직하게는 공지의 Si 기판 위에 형성된 비정질 YMnO3박막에 있어서, c-축 배향층이 다결정 층 보다 상부에 위치하며 YMnO3박막의 두께가 100∼200nm인 경우 c-축 배향층 두께는 40∼80nm, 다결정 층 두께는 60∼120nm인 2층 구조를 갖는 YMnO3박막을 포함한다.
본원 발명의 c-축 배향층과 다결정 층의 2층 구조를 갖는 YMnO3박막 두께를 100∼200nm으로 조정시 c-축 배향층 두께가 40∼80nm, 다결정 층 두께가 60∼120nm인 경우 본 발명의 YMnO3박막에서 우수한 메모리 창 효과와 낮은 누설전류를 나타내어 본 발명의 목적에 적합하다.
한편 본 발명의 c-축 배향층과 다결정 층의 2층 구조를 갖는 YMnO3박막 형성방법은 공지의 Si 기판 위에 비정질 YMnO3박막을 형성함에 있어서, 급속열처리를 하는 단계를 포함하여 2층 구조의 YMnO3박막을 형성함을 특징으로 한다.
급속열처리는 700∼900℃, 3분 이내로 실시하는데 보다 바람직하기로는 진공 분위기 또는 질소분위기에서 실시하거나 아르곤과 같이 화학주기율표상의 0족 기체 분위기에서 실시하는 것이 YMnO3박막의 안정성 측면에서 좋다.
만일 급속열처리시 온도가 700℃ 미만에서 실시하면 비정질 YMnO3박막이 결정화가 되지 않는 문제가 있고, 900℃ 초과하여 실시하면 YMnO3박막과 Si층의 계면 특성이 저하되는 문제가 있고, 열처리 시간을 3분 이상 실시하면 박막표면에 Y2O3등의 2차상이 생성되는 문제가 있어 본원 발명의 YMnO3박막을 형성함에 있어서 급속열처리는 700∼900℃, 3분 이내로 실시하는 것이 좋다.
급속열처리를 실시한 후 YMnO3박막의 c-축 배향층이 다결정 층의 상부에 보다 얇은 두께로 형성되는데 YMnO3박막두께가 100nm인 경우 c-축 배향층 두께는 40nm 내외, 다결정 층 두께는 60nm 내외로 형성된다.
한편 본원 발명은 Si 기판 위에 형성된 강유전 YMnO3박막을 급속열처리시c-축 배향층이 다결정 층 상부에 있는데 본원 발명의 YMnO3박막은 항상c-축 배향층이 다결정 층 상부에 우선 형성되고 하부에 다결정 층이 형성되는데 하부에 다결정층이 있기 때문에 c-축 배향층의 강한 스트레스(stress)를 완화시켜주게 되어 누설전류가 감소하게 된다.
이하 본 발명을 다음의 실시예 및 시험예에 의하여 설명하고자 한다. 그러나 이들은 본 발명의 일예에 불과한 것으로 이들에 의해 본 발명의 권리범위가 한정되는 것은 아니다.
<실시예>
도 1은 Si(5) 기판 위에 100nm 두께의 비정질 YMnO3박막(3)이 형성된 YMnO3/Si 구조를 나타내고 있다.
도 1과 같은 YMnO3/Si 구조를 질소분위기 하에서 850℃, 3분 동안 급속열처리를 실시하여 c-축 배향층(1)과 다결정 층(2)의 2층 구조가 형성된 YMnO3박막과 Si(5)의 YMnO3/Si 구조를 도 2에 나타내었다. 도 2에서 도면부호 4는 YMnO3/Si 구조에 있어서 YMnO3박막과 Si의 경계면을 나타낸다.
<시험예 1>
상기 실시예에서 급속열처리를 실시하여 c-축 배향층(1)과 다결정 층(2)의 2층 구조가 형성된 YMnO3박막과 Si(5)의 YMnO3/Si 구조를 투과전자현미경(Transmission electron microscopy: TEM)으로 관찰하고 그 사진을 도 3에 나타내었다.
도 3에서처럼 100 nm 두께의 전체 YMnO3박막에서 40 nm 두께의 밝은 층인c-축 배향층(1)과 60 nm 정도의 어두운 층인 다결정층(2)의 2층 구조가 형성되었음을 확인할 수 있었다.
<시험예 2>
상기 실시예에서 급속열처리를 실시하여 c-축 배향층(1)과 다결정 층(2)의 2층 구조가 형성된 YMnO3박막과 Si(5)의 YMnO3/Si 구조를 고분해능 투과전자현미경(Transmission electron microscopy: TEM)으로 관찰하고 그 중 YMnO3박막의 c-축 배향층(1)과 다결정 층(2)을 도 4에 나타내었다.
도 4에서처럼 YMnO3박막에 {002} 격자무늬(lattice image)가 잘 나타나는c-축 배향층(1)과 {002} 격자무늬(lattice image)가 나타나지 않는 다결정층(2)의 2층 구조가 형성되었음을 직접 육안으로 확인할 수 있었다.
<시험예 3>
종래의 YMnO3/Si 구조에 있어서,c-축 배향된 YMnO3박막, 다결정 YMnO3박막과 실시예 1에 의해 c-축 배향층(1)과 다결정 층(2)의 2층 구조가 형성된 YMnO3박막에 있어서 공지의 방법으로 전기장에 따른 누설전류 특성을 측정하여 그 결과를 도 5에 나타내었다.
도 5에 있어서, (a)그래프는 종래의 YMnO3/Si 구조 중c-축 배향 구조를 갖는 YMnO3박막의 전기장에 따른 누설전류 특성을 나타내고, (b)그래프는 실시예 1에 의해 c-축 배향층과 다결정 층의 2층 구조가 형성된 YMnO3박막의 전기장에 따른 누설전류 특성을 나타내고, (c)그래프는 종래의 YMnO3/Si 구조 중 다결정 구조를 갖는 YMnO3박막의 전기장에 따른 누설전류 특성을 나타낸 것이다.
도 5에서처럼 본 발명에 의해 c-축 배향층과 다결정 층의 2층 구조가 형성된 YMnO3박막의 전기장에 따른 누설전류 특성은 종래의 YMnO3/Si 구조 중 다결정 구조를 갖는 YMnO3박막의 전기장에 따른 누설전류 특성보다는 증가하고 있지만 종래의 YMnO3/Si 구조 중c-축 배향 구조를 갖는 YMnO3박막 보다 현저하게 누설전류가 감소되었음을 알 수 있다.
<시험예 4>
종래의 YMnO3/Si 구조에 있어서, 다결정 구조의 YMnO3박막과 실시예 1에 의해 c-축 배향층(1)과 다결정 층(2)의 2층 구조가 형성된 YMnO3박막을 공지의 방법으로 메모리 창 특성을 보여주는 전압에 따른 캐패시턴스 변화를 측정하여 그 결과를 도 6(a)(b)에 나타내었다.
도 6(a)는 실시예1에 의해 c-축 배향층과 다결정 층의 2층 구조가 형성된 YMnO3박막의 전압에 따른 캐패시턴스 변화를 나타낸 것이고, 도 6(b)는 종래의 YMnO3/Si 구조 중 다결정 구조를 갖는 YMnO3박막의 전압에 따른 캐패시턴스 변화를나타낸 것이다.
도 6(a)(b)에서처럼 본 발명에 의해 c-축 배향층과 다결정 층의 2층 구조가 형성된 YMnO3박막은 종래의 YMnO3/Si 구조 중 다결정 구조를 갖는 YMnO3박막의 전압에 따른 캐패시턴스 특성 보다 우수하여 결과적으로 메모리 창 특성이 향상됨을 알 수 있었다.
상기 시험예의 결과로부터 본 발명의 강유전 YMnO3박막을 급속 열처리 수행하여c-축 배향층과 다결정층의 2층 구조를 갖는 YMnO3박막은 누설전류나 메모리 창 특성이 우수하게 나타났다. 따라서 본 발명의 2층 구조의 YMnO3박막은 종래 YMnO3박막과 Si 기판 사이에 층간 절연막을 사용할 필요가 없어 공정이 간소화되며, 박막 자체의 구조를 변화시킴으로써 누설전류 특성과 메모리창 효과를 향상시킬 수 있으므로 YMnO3박막과 비슷한 물성의 다른 박막의 제작에도 적용시킬 수 있다.

Claims (7)

  1. c-축 배향층 및 다결정 층의 2층 구조를 갖는 YMnO3박막
  2. 제 1항에 있어서, YMnO3박막의 두께는 100∼200nm 임을 특징으로 하는 2층 구조를 갖는 YMnO3박막
  3. 공지의 비정질 YMnO3박막을 형성함에 있어서, 급속열처리를 하는 단계를 포함하여 2층 구조의 YMnO3박막을 형성함을 특징으로 하는 2층 구조의 YMnO3박막 형성방법
  4. 제 3항에 있어서, 급속열처리는 진공 또는 비활성기체 분위기에서 700∼900℃, 3분 이내로 실시함을 특징으로 하는 2층 구조의 YMnO3박막 형성방법
  5. 제 3항에 있어서, YMnO3박막의 두께는 100∼200nm 임을 특징으로 하는 2층 구조의 YMnO3박막 형성방법
  6. 제 3항에 있어서, YMnO3박막의 2층은 c-축 배향층 및 다결정 층 임을 특징으로 하는 2층 구조의 YMnO3박막 형성방법
  7. 제 4항에 있어서, 비활성기체는 질소 또는 아르곤 임을 특징으로 하는 2층 구조의 YMnO3박막 형성방법
KR1020020008819A 2002-02-19 2002-02-19 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법 KR20030069306A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020008819A KR20030069306A (ko) 2002-02-19 2002-02-19 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020008819A KR20030069306A (ko) 2002-02-19 2002-02-19 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법

Publications (1)

Publication Number Publication Date
KR20030069306A true KR20030069306A (ko) 2003-08-27

Family

ID=32221856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020008819A KR20030069306A (ko) 2002-02-19 2002-02-19 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법

Country Status (1)

Country Link
KR (1) KR20030069306A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102079543A (zh) * 2011-02-24 2011-06-01 西北工业大学 六方锰酸钇纳米纤维的制备方法
CN109972198A (zh) * 2019-05-13 2019-07-05 北京理工大学 一种片状锰酸铒单晶的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102079543A (zh) * 2011-02-24 2011-06-01 西北工业大学 六方锰酸钇纳米纤维的制备方法
CN102079543B (zh) * 2011-02-24 2012-07-04 西北工业大学 六方锰酸钇纳米纤维的制备方法
CN109972198A (zh) * 2019-05-13 2019-07-05 北京理工大学 一种片状锰酸铒单晶的制备方法

Similar Documents

Publication Publication Date Title
US6075691A (en) Thin film capacitors and process for making them
KR100267440B1 (ko) 반도체 디바이스용 유전체 구조 및 그 제조방법
JP2005175476A (ja) 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法
KR20080064749A (ko) 전자 소자 및 그 제조방법
JPH0379869B2 (ko)
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
KR19980079665A (ko) 반도체 장치의 커패시터 제조방법
CN114400179A (zh) 一种氧化铪基铁电薄膜、制备方法及应用
JP3148982B2 (ja) 半導体装置及びその製造方法
US9786762B2 (en) Gate electrode of a semiconductor device, and method for producing same
JP2004503920A (ja) 半導体デバイスおよび該半導体デバイスを製造する方法
US20140004679A1 (en) Method of fabricating semiconductor device
KR20030069306A (ko) 2층 구조를 갖는 YMnO3 박막 및 2층 구조의 YMnO3박막형성방법
KR20060079958A (ko) 실리콘 박막트랜지스터
US5874333A (en) Process for forming a polysilicon layer having improved roughness after POCL3 doping
JPH06260644A (ja) 半導体装置の製造方法
TW200304184A (en) Semiconductor device and production method therefor
KR20030085822A (ko) 반도체 소자용 커패시터 제조방법
US20030190790A1 (en) Method of fabricating gate dielectric for use in semiconductor device
KR100669714B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100309131B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100600290B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP3278237B2 (ja) 薄膜トランジスタの製造方法
KR100533972B1 (ko) 란탄옥사이드 유전막을 구비하는 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application