KR20030067573A

KR20030067573A - 로드를 통하는 정전류를 제어하기 위한 회로 장치

Info

Publication number: KR20030067573A
Application number: KR10-2003-0007708A
Authority: KR
Inventors: 쥬에건 브룩
Original assignee: 타이코 일렉트로닉스 에이엠피 게엠베하
Priority date: 2002-02-08
Filing date: 2003-02-07
Publication date: 2003-08-14
Also published as: JP2003280748A; EP1336911A1; BR0300298A; US20030169093A1; US6816002B2; DE10205194A1

Abstract

공급전압의 변동에도 불구하고 대략 일정한 전류를 제공하는 회로 장치가 개시된다. 이를 위해, 제1 바이폴라 트랜지스터가 로드 회로에 제공되며, 제1 바이폴라 트랜지스터의 베이스-에미터 경로에 제2 바이폴라 트랜지스터의 베이스-에미터 경로 및 제2 저항의 경로를 포함하는 일련의 연결이 병렬로 연결된다. 제2 바이폴라 트랜지스터의 콜렉터 전압은 제1 바이폴라 트랜지스터의 베이스-에미터 경로에 대한 바이패스로서 제3 바이폴라 트랜지스터를 제어하고 제1 바이폴라 트랜지스터의 베이스-에미터 전압의 변동을 방해한다. 가령, 제1 바이폴라 트랜지스터의 베이스-에미터 전압이 높은 공급전압으로 인해 증가한다면, 제3 바이폴라 트랜지스터의 콜렉터 전류가 증가되고 이에 따라 제1 바이폴라 트랜지스터의 베이스 전류의 증가가 감소되어, 네거티브 피드백을 야기시키게 된다.

Description

로드를 통하는 정전류를 제어하기 위한 회로 장치{Circuit arrangement for controlling a constant current through a load}

본원 발명은 로드를 통하는 전류를 제어하기 위한 회로 장치에 관련된 것이다. 예를 들어, 로드에 정전류를 인가하기 위해, 다양한 어플리케이션들에서 로드를 통하는 전류를 제어용 회로 장치가 이용되고 있다. 이러한 회로 장치는, 예를 들어, 자동차 기술 분야에서 자동차 배터리에 의한 전력을 소비하는 구성요소/시스템과 같은 다양한 로드들에 전력이 공급되는 것을 보장하기 위해 이용된다. 이를 위해, 전자 수단에 의해, 전력원을, 일반적으로 매우 높은 전압원을 매우 높은 내부저항으로 에뮬레이션하는 회로 장치가 공지되어 있다.

공지된 회로 장치는, 예를 들어, 로드 브랜치에 측정 저항을 제공함으로써, 알맞은 방식으로 전류 흐름을 측정한다. 측정 저항을 통하는 전압 강하가 평가되고 상기 저항을 통하는 전압 강하가 가능한 한 일정하게 유지되도록 액튜에이터가 제어된다.

이러한 전력원의 효율적인 작동 범위를 최적화하기 위해, 상기 저항을 통하는 전압 강하가 가능한 한 작아야 한다. 그러나, 이로 인해 전압 강하의 평가가 복잡해진다.

일정한 전력원은 DE 2 626 586 A1에 공지되어 있는데, 이는 제1 및 제2 바이폴라 트랜지스터를 포함한다. 제1 트랜지스터의 에미터는 저항에 의해 입력단자에 연결되고 제1 트랜지스터의 콜렉터는 출력단자에 연결된다. 제2 트랜지스터의 베이스는 제1 트랜지스터의 에미터에 연결된다. 제2 트랜지스터의 에미터는 마찬가지로 입력단자에 연결된다. 제2 트랜지스터의 콜렉터는 제1 트랜지스터의 베이스에 연결된다. 전력은 드라이브 저항을 통해 제1 트랜지스터의 베이스에 공급된다. 여기서, 제2 트랜지스터는 제어기로서의 역할을 하여 제1 트랜지스터에 의해 요구되지 않는 베이스 전류를 방전한다. 전술한 일정한 전력원 덕분에, 동작 증폭기를 이용함으로써 복잡하게 제어할 필요없이, 대략적으로 일정한 전류가 출력단자에 제공된다. 그러나, 이러한 회로 장치에 의하면, 저항이 로드 회로에 배치되는데, 이는 부가적인 전압 강하를 일으키게 된다. 입력 단자를 통하는 공급전압에 급강하가 발생하는 경우에, 이러한 부가적인 전압강하는 출력단자를 통하는 출력전류에 때이른 급강하를 야기한다. 때래서, 공급전압에 단기간의 강하가 발생하는 경우에, 전압이 충분하더라도 로드에 정전류를 신뢰성있게 공급하기에는 더 이상 이용가능하지 않을 수 있다.

따라서, 본 발명의 목적은 대략적으로 일정한 전류를 제어하기 위한 회로 장치를 제공하는데 있어서, 로드 회로의 전압 강하를 감소시키는 것이다.

본 발명은 로드 회로의 부가적인 전압 강하를 바람직하게 방지해준다. 회로 장치는 공급 전압에 갑작스런 강하가 발생한 경우이더라도 로드에 실질적으로 일정한 전류가 공급될 수 있도록 해준다. 본 발명의 또다른 장점은 종속항들에 기재된다.

도 1은 회로 장치의 제1 실시예이다.

도 2는 회로 장치의 제2 실시예이다.

도 3은 회로 장치의 제3 실시예이다.

도 4는 회로 장치의 제4 실시예이다.

<도면의 주요부호에 대한 설명>

1: 제1 입력단자

2: 제2 입력단자

3: 제1 출력단자

4: 제2 출력단자

5: 로드

6:제1 바이폴라 트랜지스터

7:제1 저항

8: 제2 바이폴라 트랜지스터

9: 제3 바이폴라 트랜지스터

10: 제2 저항

11: 제3 저항

12: 제4 바이폴라 트랜지스터

13: 제4 저항

도 1은 로드를 통하는 정전류를 제어하기 위한 본발명에 따른 회로 장치의 제1 실시예를 도시한다. 이러한 회로 장치는 다양한 기술 분야에 응용될 수 있다. 회로 장치는 낮아지거나 강하하는 전압에도 불구하고 충분하게 남아있는 전압 공급을 로드에 제공하는 역할을 한다. 이러한 특징은, 예를 들어, 내부연소엔진을 개시할 때, 내장 전압이 심각하게 강하하여 릴레이 오동작을 야기할 수도 있는 경우에 유익하다.

도 1은 공급 전압을 제공하는 제1 및 제2 입력 단자들(1,2)을 도시한다. 제1 입력단자(1)는 제1 출력단자(3)에 연결된다. 로드(5)는 제1 단자에 의해 제1 출력단자(3)에 연결된다. 로드(5)의 제2 단자는 제2 출력단자(4)에 연결된다. 제1 바이폴라 트랜지스터(6)의 콜렉터 단자는 제2 출력단자(4)에 연결된다. 제1 바이폴라 트랜지스터(6)의 에미터 단자는 제2 입력단자(2)에 연결된다. 제1 입력단자(1), 제1 출력단자(3), 로드(5), 제2 출력단자(4) 및 제1 바이폴라 트랜지스터(6)에서 제1 입력 단자(2)를 거치는 경로는 로드 경로를 구성한다.

제1 저항(7)은 자신의 제1 단자에 의해 제1 입력단자(1)에 연결된다. 제1 저항(8)의 제2 단자는 제1 바이폴라 트랜지스터(6)의 베이스에 연결된다. 제3 바이폴라 트랜지스터(9)의 콜렉터 및 제2 바이폴라 트랜지스터(8)의 에미터는 또한 제1 바이폴라 트랜지스터(6)의 베이스에 연결된다. 제3 바이폴라 트랜지스터(9)의에미터는 제1 바이폴라 트랜지스터(6)의 에미터에 연결된다. 제3 바이폴라 트랜지스터(9)의 베이스는 제2 바이폴라 트랜지스터(8)의 콜렉터에 연결된다. 제2 바이폴라 트랜지스터(8)의 베이스는 제2 저항(10)을 통해 제1 바이폴라 트랜지스터(6)의 에미터에 연결된다. 제2 바이폴라 트랜지스터(8)의 베이스는 또한 제3 저항(11)을 통해 제3 바이폴라 트랜지스터(9)의 베이스에 연결된다.

도 1의 회로 장치는 다음과 같이 동작한다. 로드(5)에 공급하기 위한 공급 전압이 입력단자들(1, 2)을 통해 제공된다. 로드(5)를 통하는 전류 흐름은 제1 바이폴라 트랜지스터(6)에 의해 제어된다. 제1 바이폴라 트랜지스터(6)의 베이스에 제1 저항(7)을 통하는 제어전류가 공급된다. 제1 바이폴라 트랜지스터(6)의 베이스로 유입되는 전류의 크기는 로드(5)를 통하는 전류의 크기를 결정한다. 제2 바이폴라 트랜지스터(8)의 에미터-베이스 경로 및 제2 저항(10)의 경로를 포함하는 일련의 연결은 제1 바이폴라 트랜지스터(6)의 베이스-에미터 경로와 병렬로 연결된다. 이러한 회로 장치는 제2 바이폴라 트랜지스터(8)에서의 전류 밀도가 제1 바이폴라 트랜지스터(6)에서보다 작도록 크기조정된다(dimension). 따라서, 대체로 제2 바이폴라 트랜지스터(8)의 에미터-베이스 경로를 통하는 전압 강하는 제1 바이폴라 트랜지스터(6)의 에미터-베이스 경로를 통하는 전압 강하보다 또한 작다. 제1 바이폴라 트랜지스터(6) 및 제2 바이폴라 트랜지스터(8)의 베이스-에미터 전압들 간의 차이는 제2 저항(10)을 통해 떨어진다.

제1 바이폴라 트랜지스터(6) 및 제2 바이폴라 트랜지스터(8)의 각각의 전압 밀도들이 적합하게 선택되면, 제2 저항(10)을 통하는 전압 강하는 단지 수 밀리볼트에 불과하다. 공급 전압이 변하면, 이는 제1 저항(7)에서의 전류 변동을 야기한다. 이에 따라, 제1 바이폴라 트랜지스터(6)의 베이스-에미터 경로를 통하는 전압 강하 또한 변하고, 이로써 제2 바이폴라 트랜지스터(8)의 에미터-베이스 전압 및 제2 저항(10)을 통하는 전압간에 전압이 분산된다. 이는 제2 바이폴라 트랜지스터(8)의 베이스 전류 변동 및 이에 따른 콜렉터 전류의 변동을 낳고 제3 저항(11)을 통해 제3 바이폴라 트랜지스터(9)의 베이스 단자를 통하는 전압의 변동으로 변환된다. 제3 저항(11)의 저항 값은 바람직하게 제2 저항(10)의 저항값보다 크게 선택된다. 따라서, 제2 저항(10)을 통하는 전압 변동은 제3 바이폴라 트랜지스터(9)의 베이스를 통하는 확대된 전압 변동으로 변환된다.

동작 지점들의 적합한 선택을 통해, 제3 바이폴라 트랜지스터(9)가 직접 활성될 수 있도록 제2 바이폴라 트랜지스터(8)의 콜렉터 전압이 조정된다. 제3 바이폴라 트랜지스터(9)의 콜렉터 전류는 제1 바이폴라 트랜지스터(6)의 베이스-에미터 경로를 통하는 전압의 변동을 방해하여, 네거티브 피드백이 달성된다. 제1 입력단자(1)를 통하는 전압이 증가하면, 예를 들어, 제1 저항(7)을 통하는 전류가 상승하고, 이는 제1 바이폴라 트랜지스터(6)의 베이스-에미터 경로를 통하는 전압 강하의 확대를 야기한다. 결과적으로, 제2 저항(10)을 통하는 전압강하가 또한 커지고 이에 따라 제3 바이폴라 트랜지스터(9)의 베이스 단자를 통하는 전압 또한 커진다. 제3 바이폴라 트랜지스터(9)는 이로써 보다 강한 전도성을 띠게 되어, 더 많은 전류가 제3 바이폴라 트랜지스터(9)를 통해 흐르도록 한다. 이는 제1 바이폴라 트랜지스터(6)를 통하는 전류를 약간 증가시키게 된다. 이러한 방식으로, 로드(5)를 통하는 전류 변동이 감소된다( 제거되는 것은 아니다). 네거티브 피드백의 크기는 제2 저항(10) 및 제3 저항(11)의 저항값을 적절하게 선택함으로써 조정될 수 있다.

또한, 바람직한 실시예에서, 3개의 바이폴라 트랜지스터들의 베이스-에미터 전압들에 대한 온도계수들의 부정합(mismatch)을 보상할 수 있는 적절한 온도계수들의 크기조정을 통해, 제2 및/또는 제3 저항들이 이용될 수 있다.

도 2는 본 발명의 또다른 실시예를 도시하는데, 제2 바이폴라 트랜지스터(8) 및 제3 바이폴라 트랜지스터(9)가 도 1과는 상이한 회로 유형으로 설계되어 있다. 도 2에서, 제3 바이폴라 트랜지스터(9)는 PNP 트랜지스터의 형태를 취하고, 제2 바이폴라 트랜지스터(8)은 NPN 트랜지스터의 형태를 취한다. 상이한 회로 형태로 인해, 제2 바이폴라 트랜지스터(8)의 에미터 단자는 본 실시예에서 제1 바이폴라 트랜지스터(6)의 베이스 단자 대신에 제1 바이폴라 트랜지스터(6)의 에미터에 연결되고 제2 저항(10)의 제2 단자가 제1 바이폴라 트랜지스터(6)의 베이스에 연결된다. 이외에는, 도 2의 실시예도 도 1의 실시예와 유사하게 작동한다.

도 3은 본 발명의 또다른 실시예를 도시하는데, 이는 제4 바이폴라 트랜지스터(12)가 추가적으로 제1 저항(7)과 제1 바이폴라 트랜지스터(6)의 베이스 단자사이에 연결되어 있다는 점을 제외하고는 도1의 실시예에 실질적으로 대응된다. 제4 바이폴라 트랜지스터(12)는 NPN 트랜지스터의 형태를 취하고 그의 콜렉터에 의해 제1 입력단자(1)에 연결된다. 제4 바이폴라 트랜지스터(12)의 에미터는 제1 바이폴라 트랜지스터(6)의 베이스 및 제2 바이폴라 트랜지스터(8)의 에미터에 연결된다.제4 바이폴라 트랜지스터(12)의 베이스는 제1 저항(7)의 제2 단자에 연결되고 제3 바이폴라 트랜지스터(9)의 콜렉터 단자에 연결된다. 제2 바이폴라 트랜지스터(8)의 콜렉터는 마찬가지로 제3 바이폴라 트랜지스터(9)의 베이스 단자에 연결되고 에미터는 제1 바이폴라 트랜지스터(6)의 에미터에 연결된다.

도 1 및 도 2의 회로 장치는 제1 바이폴라 트랜지스터(6)를 통하는 콜렉터 전류가 큰 경우에 제1 바이폴라 트랜지스터(6)에 대해서도 비교적 큰 베이스 전류가 제공되어야 한다는 단점을 보여준다. 큰 베이스 전류가 제1 바이폴라 트랜지스터(6)에 제공되기 위해서는, 제1 저항(7)의 저항값이 상대적으로 작게 선택되어야 한다. 입력단자들(1, 2)을 통하는 동작 전압이 동시에 높은 경우에, 제1 저항(7)의 작은 저항값은 제3 바이폴라 트랜지스터(9)에 대한 부적절한 동작 지점을 야기한다. 따라서, 높은 동작 전압을 위한 임피던스 트랜스포머를 이용하는 것이 바람직하다. 간단한 실시예에서, 임피던스 트랜스포머는 제4 바이폴라 트랜지스터(12)의 형태를 취하고, 이것의 콜렉터는 제1 저항(7)의 제1 단자에 연결되고, 이것의 베이스는 제1 저항(7)의 제2 단자에 연결된다. 이에 대응하여, 제4 바이폴라 트랜지스터(12)의 에미터는 제1 바이폴라 트랜지스터(6)의 베이스 및 제2 바이폴라 트랜지스터(8)의 에미터에 연결된다.

제4 바이폴라 트랜지스터(12)의 구성으로 인해, 제1 저항(7)은 보다 큰 저항값을 가져야 한다. 이러한 실시예에서, 제3 바이폴라 트랜지스터(9)는 단지 제4 바이폴라 트랜지스터(12)의 불필요한 베이스 전류를 방전할 뿐이다. 이외에, 도 3의 네거티브 피드백은 도 1에서와 같이 작동한다.

도 4는 본 발명에 따른 회로 장치의 또다른 개선된 실시예를 도시하는데, 이는 제1 저항(7)의 제2 단자가 제2 바이폴라 트랜지스터(8)의 에미터에 연결되고 제4 저항(13)이 제2 바이폴라 트랜지스터(8)의 에미터 및 제1 바이폴라 트랜지스터(6)의 베이스 사이에 연결된다는 점에서만 도 1의 실시예와 상이하고, 나머지는 실질적으로 같게 구성된다. 더욱이, 제3 바이폴라 트랜지스터(9)의 콜렉터는 제1 바이폴라 트랜지스터(6)의 베이스에 직접 연결된다. 도 1 내지 도 3의 모든 회로 장치들은 제3 바이폴라 트랜지스터(9)를 통하는 네거티브 피드백에 의해 입력단자들(1, 2)을 통하는 동작 전압에 변동이 발생하는 경우에 이에 대한 완전한 보상없이, 제1 바이폴라 트랜지스터(6)의 베이스-에미터 전압의 변화를 감소시킨다.

도 4의 실시예에 따른 제4 저항(13)은 제1 바이폴라 트랜지스터(6)의 바람직하지 못한 베이스 전류가 제3 바이폴라 트랜지스터(9)를 통해 방전되도록 할 뿐만 아니라, 이와 동시에, 제1 바이폴라 트랜지스터(6)의 베이스-에미터 전압의 추가적인 제어를 가능하게 한다. 제1 바이폴라 트랜지스터(6)의 베이스-에미터 전압을 제어하는 것은 제4 저항(13)을 통하는 전압 강하에 의해 영향받는다. 제4 저항(13)은 제2 저항(10) 및 제3 저항(11)에 비해 상대적으로 작다. 적절한 크기 조절을 통해, 제1 바이폴라 트랜지스터(6)의 콜렉터 전류를 광범위한 공급전압의 범위에 거쳐 실질적으로 일정하게 유지하는 것이 가능하다.

도 1 내지 도 4의 실시예들은 예시된 바이폴라 트랜지스터 실시예들에만 국한되는 것은 아니고, 다른 회로 유형의 바이폴라 트랜지스터들과도 연결될 수 있다. 구성요소들의 선택된 크기조정에 따라, 입력단자들(1, 2)을 통하는 전압에서의 정해진 변동이 있는 경우에 그리고 전압변동후의 정해진 기간동안에 전류를 일정하게 유지할 수 있다.

Claims

로드를 통하는 전류를 제어하기 위한 회로 장치에 있어서,상기 장치는 공급 전압을 연결하기 위한 제 1 및 제2 입력단자들(1,2)과, 로드(5)를 연결하기 위한 제1 및 제2 출력 단자들(3,4)과, 상기 제2 출력 단자(4)에 연결되는 콜렉터와 제2 입력 단자(2)에 연결되는 에미터를 갖는 제1 바이폴라 트랜지스터(6)와, 자신의 제1 단자에 의해 상기 제1 입력 단자(1)에 연결되고 자신의 제2 단자에 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되는 제1 저항(7)을 구비하며,

제어 회로(8,9,10,11)는 제1 단자에 의해 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되고 제2 단자에 의해 상기 제1 바이폴라 트랜지스터(6)의 에미터에 연결되며,

상기 제어 회로(8,9,10,11)는 상기 제1 바이폴라 트랜지스터(6)의 베이스-에미터 전압을 평가하고,

상기 제어 회로(8,9,10,11)는 상기 제1 바이폴라 트랜지스터(6)의 베이스-에미터 경로에 대한 바이패스를 형성하고 상기 제1 바이폴라 트랜지스터(6)의 베이스 전류가 상기 입력 단자들(1,2)를 통하는 공급전압에 실질적으로 무관하도록 상기 제1 저항(7)을 통해 전류를 분기시키는 것에 특징이 있는 전류제어용 회로 장치.
제1항에 있어서, 상기 제어 회로(8,9,10,11)는 제2 및 제3 바이폴라 트랜지스터들(8,9)을 포함하고, 상기 제2 바이폴라 트랜지스터(8)의 에미터는 상기 제1바이폴라 트랜지스터(6)의 베이스에 연결되고, 상기 제2 바이폴라 트랜지스터(8)의 베이스는 제2 저항(10)의 제1 단자에 연결되고, 상기 제2 저항(10)의 제2 단자는 상기 제1 바이폴라 트랜지스터(6)의 에미터에 연결되고, 상기 제2 바이폴라 트랜지스터(8)의 콜렉터는 제3 저항(11)의 제1 단자에 연결되고, 상기 제3 저항(11)의 제2 단자는 상기 제2 바이폴라 트랜지스터(8)의 베이스에 연결되며, 상기 제2 바이폴라 트랜지스터(8)의 콜렉터는 상기 제3 바이폴라 트랜지스터(9)의 베이스에 연결되며, 상기 제3 바이폴라 트랜지스터(9)의 에미터는 상기 제1 바이폴라 트랜지스터(6)의 에미터에 연결되고 상기 제3 바이폴라 트랜지스터(9)의 콜렉터는 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되고, 상기 제2 바이폴라 트랜지스터(8)는 상기 제1 바이폴라 트랜지스터(6)에 대한 상보형 회로 종류를 나타내는 것을 특징으로 하는 전류제어용 회로장치.
제1항에 있어서, 상기 제어 회로는 제2 및 제3 바이폴라 트랜지스터들(8,9)을 포함하고, 상기 제2 바이폴라 트랜지스터의 에미터는 상기 제1 바이폴라 트랜지스터(6)의 에미터에 연결되고, 상기 제2 바이폴라 트랜지스터(8)의 베이스는 제2 저항(10)의 제1 단자에 연결되며, 상기 제2 저항(10)의 제2 단자는 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되고, 상기 제2 바이폴라 트랜지스터(8)의 콜렉터는 제3 저항(11)의 제1 단자에 연결되며, 상기 제3 저항(11)의 제2 단자는 상기 제2 바이폴라 트랜지스터(8)의 베이스에 연결되고, 상기 제2 바이폴라 트랜지스터(8)의 콜렉터는 상기 제3 바이폴라 트랜지스터(9)의 베이스에 연결되며, 상기제3 바이폴라 트랜지스터(9)의 에미터는 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되고 상기 제3 바이폴라 트랜지스터(9)의 콜렉터는 상기 제1 바이폴라 트랜지스터(6)의 에미터에 연결되며, 상기 제2 바이폴라 트랜지스터(8)은 상기 제1 바이폴라 트랜지스터(6)과 동일한 회로 종류를 나타내는 것을 특징으로 하는 전류제어용 회로 장치.
제2항 또는 제3항에 있어서, 상기 제3 저항(11)은 상기 제2 저항(10)보다 큰 저항값을 나타내는 것을 특징으로 하는 전류제어용 회로 장치.
제2항 내지 제4항중 어느 한 항에 있어서, 상기 제2 저항(10) 및/또는 상기 제3 저항(11)은 상기 3개의 바이폴라 트랜지스터들(6,8,9)의 상이한 온도계수들을 보상하는 적합한 온도 계수를 나타내는 것을 특징으로 하는 전류제어용 회로 장치.
제2항, 제4항 및 제5항중 어느 한항에 있어서, 제4 바이폴라 트랜지스터(12)는 전압 폴로어(voltage follower)로서 상기 제1 저항(7)에 일렬로 연결되며, 상기 제4 바이폴라 트랜지스터(12)의 콜렉터는 상기 제1 입력 단자(1)에 연결되며, 상기 제4 바이폴라 트랜지스터(12)의 에미터는 상기 제1 바이폴라 트랜지스터(6)의 베이스 및 상기 제2 바이폴라 트랜지스터(8)의 에미터에 연결되고 상기 제3 바이폴라 트랜지스터(9)의 콜렉터는 상기 제4 바이폴라 트랜지스터(12)의 베이스 및 상기 제1 저항(7)의 제2 단자에 연결되는 것을 특징으로 하는 전류제어용 회로 장치.
제2항, 제4항 및 제5항중 어느 한항에 있어서, 상기 제1 저항(7)의 제2 단자는 상기 제2 바이폴라 트랜지스터(8)의 에미터에 연결되고, 제4 저항(13)은 상기 제2 바이폴라 트랜지스터(8)의 에미터와 상기 제1 바이폴라 트랜지스터(6)의 베이스 사이에 연결되며, 상기 제3 바이폴라 트랜지스터(9)의 콜렉터는 상기 제1 바이폴라 트랜지스터(6)의 베이스에 연결되는 것을 특징으로 하는 전류제어용 회로 장치.