KR20030063803A

KR20030063803A - 분주 회로를 이용한 전송속도 판별 방법 및 장치

Info

Publication number: KR20030063803A
Application number: KR1020020004119A
Authority: KR
Inventors: 양광진; 김도익
Original assignee: 삼성전자주식회사
Priority date: 2002-01-24
Filing date: 2002-01-24
Publication date: 2003-07-31
Also published as: US20030138036A1; JP2003307532A

Abstract

본 발명에 따른 분주 회로를 이용한 전송속도 판별 장치는, 입력된 전기 신호를 기설정된 1:R₁의 비로 1차 분주하는 제1 분주 회로와; 상기 1차 분주된 전기 신호를 기설정된 1:R₂의 비로 2차 분주하는 제2 분주 회로와; 상기 2차 분주된 전기 신호의 펄스수로부터 주파수를 카운트하고, 상기 주파수에 해당하는 전송 속도를 판별하는 제어부를 포함한다.

Description

분주 회로를 이용한 전송속도 판별 방법 및 장치{BIT RATE IDENTIFICATION METHOD AND DEVICE USING FREQUENCY DIVIDER}

본 발명은 광통신 시스템에 관한 것으로서, 특히 상기 광통신 시스템에 구비되는 전송속도 판별 장치에 관한 것이다.

광통신 시스템에서는 다양한 프로토콜(protocol)과 그에 따른 다양한 전송 속도(bit-rate)가 채용될 수 있다. 그 예로서, FDDI(Fiber Distributed Data Interface), ESCON(Enterprise Systems CONnectivity), 광섬유 채널(Fiber Channel), 기가비트 이더넷(Gigabit Ethernet), ATM(Asynchronous Transfer Mode) 등이 있으며, 그 전송 속도는 125Mb/s, 155.520Mb/s, 200Mb/s, 622.080Mb/s, 1062.500Mb/s, 1.25Gb/s, 2488.320Mb/s 등 다양하다. 상술한 바와 같은 다양한 프로토콜과 그에 따른 전송 속도들 중에서 해당 광통신 시스템에 알맞은 하나의 프로토콜/전송 속도가 적절히 선택되어 채용된다.

상기 광통신 시스템에 구비되는 전송속도 판별 장치는 전송 포맷 및 그에 따른 전송 속도 변화에 적응하는 능력, 즉 투명성(transparency)을 보장한다.

도 1은 종래에 따른 전송속도 판별 장치의 구성을 개략적으로 나타낸 도면이다. 상기 전송속도 판별 장치는 버퍼(buffer, 110)와, 지연기(120)와, 연산기(130)와, 필터(filter, 140)와, 아날로그/디지털 변환기(Analog/digital converter, 150)와, 프로세서(processor, 160)로 구성된다.

상기 버퍼(110)는 수신된 전기 신호를 두 전기 신호들로 파워 분할하며, 상기 지연기(120)는 상기 전기 신호들 중 하나를 미리 설정된 시간만큼 지연하여 출력한다. 상기 연산기(130)는 상기 두 전기 신호들을 배타적 논리합(EXOR) 연산하여 출력하며, 상기 배타적 논리합 연산된 전기 신호는 전송속도에 따라 정해진 개수의 펄스들(pulses)로 구성된다.

상기 필터(140)는 상기 배타적 논리합 연산된 전기 신호를 로우패스필터링(low-pass filtering)하여 출력하며, 상기 아날로그/디지털 변환기(150)는 상기 필터링된 전기 신호를 디지털 변환하여 출력한다. 상기 필터링 전기 신호의 전압 레벨은 전송속도에 따라 선형적으로 증가하는 형태로 나타나게 되므로, 상기 프로세서(160)는 상기 필터링된 전기 신호의 전압 레벨로부터 전송속도를 판별하게 된다.

그러나, 상술한 바와 같은 종래의 전송속도 판별 장치는 불안정한 재현성을 갖는다는 문제점이 있으며, 이에 따라 양산성이 나쁘다는 문제점이 있다. 즉, 상기 지연기(120)는 항상 일정한 지연 특성을 나타내야 하지만, 온도 변화와 같은 주위 환경 변화에 따라 그 지연 특성이 달라지게 된다. 또한, 아날로그 회로에서는 정형 파형의 입력 신호가 요구된다는 점과, 동종의 두 소자들 간에도 불균일한 동작 특성을 보이기 쉽다는 문제점이 있다.

상기한 바와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 온도 변화에 민감하지 않으며 디지털화된 전송속도 판별 장치를 제공함에 있다.

상기한 목적을 달성하기 위하여 본 발명에 따른 전송속도 판별 장치는, 입력된 전기 신호를 기설정된 1:R₁의 비로 1차 분주하는 제1 분주 회로와; 상기 1차 분주된 전기 신호를 기설정된 1:R₂의 비로 2차 분주하는 제2 분주 회로와; 상기 2차 분주된 전기 신호의 펄스수로부터 주파수를 카운트하고, 상기 주파수에 해당하는전송 속도를 판별하는 제어부를 포함한다.

또한, 본 발명에 따른 전송속도 판별 방법은,

입력된 전기신호를 기설정된 1:R의 비로 분주하는 과정과;

상기 분주된 전기 신호의 펄스수를 소정 시간 동안 카운트하는 과정과;

하기 <수학식 1>을 이용하여 상기 전기 신호의 주파수를 계산하는 과정과;

상기 계산된 주파수에 해당하는 전송속도를 판별하는 과정을 포함한다.

(F : 상기 전기 신호의 주파수, N : 카운트된 펄스수, T : 카운트한 시간)

도 1은 종래에 따른 전송속도 판별 장치의 구성을 개략적으로 나타낸 도면,

도 2는 본 발명의 바람직한 실시예에 따른 수신측 광통신 시스템의 구성을 개략적으로 나타낸 도면,

도 3은 도 2에 도시된 전송속도 판별 장치의 구성을 나타내는 도면,

도 4는 도 3에 도시된 전송속도 판별 장치에 대한 전송 속도별 펄스수를 나타낸 도면,

도 5는 본 발명의 바람직한 실시예에 따른 전송속도 판별 방법을 나타내는 도면.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 2는 본 발명의 바람직한 실시예에 따른 수신측 광통신 시스템의 구성을 개략적으로 나타낸 도면이며, 도 3은 도 2에 도시된 전송속도 판별 장치의 구성을 나타내는 도면이다. 상기 수신측 광통신 시스템은 전송속도에 무관한 프로토콜 프리(protocol free) 광수신기로서, 임의의 전송속도로 입력되는 광신호에 대하여 동작 가능하다.

상기 수신측 광통신 시스템은 광전 변환기(210)와, 증폭기(220)와, 전송속도 판별 장치(300)와, 기준클럭 발생기(230)와, 클럭/데이터 재생 회로(clock/data recovery, 240)로 구성된다.

상기 광전 변환기(210)는 임의의 전송속도로서 입력되는 광신호를 전기 신호로 변환하여 출력하며, 상기 광전 변환기(210)로는 포토다이오드(photodiode)를 사용할 수 있다.

상기 증폭기(220)는 상기 증폭된 전기 신호를 증폭하여 출력하며, 상기 증폭기(220)는 상기 전기 신호에서 노이즈를 제거하며 상기 전기 신호를 소정 비율로 증폭하는 전치 증폭기와, 상기 증폭된 전기 신호를 미리 설정된 전압 레벨 이내로 재증폭하여 출력하는 제한 증폭기를 차례로 연결한 구조를 가질 수 있다.

도 3을 참조하면, 상기 전송속도 판별 장치(300)는 분주 회로(310)와, 마이크로 프로세서(microprocessor, 350)와, 메모리(360)로 구성된다.

상기 분주 회로(310)는 1/64 ECL(Emitter-Coupled Logic, 320)과, ECL/TTL 인터페이스(ECL/TTL interface, 330)와, 1/64 TTL(Transistor Transistor Logic, 340)로 구성된다.

상기 1/64 ECL(320)은 상기 증폭된 전기 신호를 기설정된 1:R₁(=64)의 비로 1차 분주하며, 상기 ECL(320)은 두 개의 트랜지스터의 이미터를 공통으로 접속한 차동 증폭기를 기본으로 하는 논리 회로로서 동작 속도가 매우 빠르고 CML(Current Mode Logic)이라고도 한다. 상기 1/64 ECL(320)에 입력되는 전기 신호의 최대 주파수가 1.25 ㎓인 경우에 상기 마이크로 프로세서(350)의 동작 주파수를 벗어난 범위이므로, 최대 4㎓에서 동작 가능한 것을 사용한다.

상기 ECL/TTL 인터페이스(330)는 상기 1차 분주된 전기 신호의 ECL 전압 레벨을 TTL 전압 레벨로 변환하는데, 이는 상기 ECL(320)과 TTL(340)의 전압 레벨들이 서로 다르므로 양 회로를 연결해 주는 인터페이스가 필요하기 때문이다.

상기 1/64 TTL(320)은 상기 1차 분주된 전기 신호를 기설정된 1:R₂(=64)의 비로 2차 분주하며, 상기 1/64 TTL(340)은 멀티 이미터(multi emitter) 트랜지스터 논리 게이트와 트랜지스터 출력 회로를 결합하여 구성한 포화형 논리 회로이다.

상기 마이크로 프로세서(350)는 16 비트 카운터(16 bit counter, 미도시)를 내장하고 있으며, 소정 시간(=T) 동안 상기 2차 분주된 전기 신호의 펄스수(=N)를 카운트하고, 상기 펄스수로부터 주파수를 계산하며, 상기 주파수에 해당하는 전송 속도를 판별한다. 이 때, 상기 마이크로 프로세서(350)는 하기 <수학식 2>을 이용하여 상기 주파수를 계산하게 된다.

(F : 상기 전기 신호의 주파수, N : 카운트된 펄스 수, T : 카운트한 시간)

상기 전송속도 판별 장치(300)는 분주된 주파수를 직접 계산하므로, 그 측정오차가 상기 전송속도 판별 장치(300)에 입력되는 전기 신호의 파형 및 그 구성 소자의 특성에 무관하다는 이점이 있다. 또한, 상기 마이크로 프로세서(350)에 내장된 16 비트 카운터는 풀 스케일(full scale)에 대하여 이론적으로 0.0015%(1/2¹⁶)의 정밀도를 보장한다는 이점이 있다. 또한, 측정 오차는 상기 카운터의 비트수(해상도)와 카운트 시간의 정밀도에 의존하며, 상기 마이크로 프로세서(350)의 클럭으로 정밀한 수정발진소자(X-TAL) 발진기를 사용한다면 측정 정밀도를 0.01% 이내로 줄일 수 있다.

도 4는 도 3에 도시된 전송속도 판별 장치(300)에 대한 전송 속도별 펄스수를 나타낸 도면이며, 마이크로 프로세서(350)의 카운트 시간이 10 ㎳인 경우에 해당한다. 도시된 바와 같이, 전송 속도가 카운트된 펄스수에 비례하여 나타남을 알 수 있다.

상기 메모리(360)는 상기 마이크로 프로세서(350)가 계산된 주파수에 해당하는 전송속도를 독출할 수 있도록 하기 <표 1>과 같은 룩업 테이블(look-up table)을 저장하고 있다.

전송속도 [Mbps]	카운트된 펄스수
51.84	31 또는 32
125	76 또는 77
155.52	94 또는 95
166.56	284 또는 285
622.08	379 또는 380
933.12	569 또는 570
1062.5	648 또는 649
1244.16	759 또는 760
1250	762 또는 763
1866.24	1139 또는 1140
2488.32	1518 또는 1519

다시 도 2를 참조하면, 상기 기준클럭 발생기(230)는 각기 다른 주파수의 클럭 신호를 발생하는 다수의 발진기 등을 포함하여 구성될 수 있으며, 상기 마이크로 프로세서(350)에서 판별한 전송속도와 동일한 기준 클럭을 발생시키도록 내부 발진기를 선택적으로 동작시킨다.

상기 클럭/데이터 재생 회로(240)는 상기 기준클럭 발생기(230)에서 발생된 기준클럭에 따라 상기 증폭기(220)로부터 입력된 전기 신호에서 클럭 및 데이터를 재생한다. 즉, 상기 클럭/데이터 재생 회로(240)는 상기 기준클럭 발생기(230)에서 발생된 기준클럭에 따라 상기 전기 신호를 리쉐이핑(reshaping), 리제너레이션(regeneration) 및 리타이밍(retiming)시켜 재생한다.

도 5는 본 발명의 바람직한 실시예에 따른 전송속도 판별 방법을 나타내는 도면이다. 상기 전송속도 판별 방법은 분주 과정(410)과, 펄스수 카운트 과정(420)과, 주파수 계산 과정(430)과, 전송속도 판별 과정(440)으로 구성된다. 이하, 도 4 및 도 5를 참조하여 간략히 기술하기로 한다.

상기 분주 과정(410)은 전송 속도 판별 장치(300)에 입력된 전기 신호를 1/64 ECL(320)과, ECL/TTL 인터페이스(330)와, 1/64 TTL(340)을 이용하여 1:R의 비로 분주하는 과정이다. 이 때, 상기 R은 R1과 R2의 곱으로 나타난다.

상기 펄스수 카운트 과정(420)은 마이크로 프로세서(350)에 내장된 카운터를 이용하여 상기 분주된 전기 신호의 펄스수를 소정 시간(=T) 동안 카운트하는 과정이다.

상기 주파수 계산 과정(430)은 상기 마이크로 프로세서(350)가 하기 <수학식 3>을 이용하여 상기 전기 신호의 주파수를 계산하는 과정이다.

상기 전송속도 판별 과정(440)은 상기 마이크로 프로세서(350)가 메모리(360)에 저장된 룩업 테이블을 이용하여 상기 계산된 주파수에 해당하는 전송속도를 판별하는 과정이다.

상술한 바와 같이, 본 발명에 따른 분주 회로를 이용한 전송속도 판별 방법 및 장치은 구성 소자 모두가 디지털 회로로 구성되므로, 기존의 아날로그 회로에서 문제가 되었던 구성 소자의 특성 분산과 주위 온도 변화에 따른 오차를 제거할 수 있으며, 이에 따라서 대량 생산시 별다른 조정을 필요치 않는다는 이점이 있다.

또한, 상기 전송 속도 판별 장치에 입력되는 전기 신호의 파형과 무관하게 주파수를 계산함으로써 정밀한 기판의 임피던스 매칭과 지연 시간의 복잡한 계산을 필요치 않다는 이점이 있다. 더욱이, ECL의 동작 주파수가 1.25 ㎓ 이상인 것을 요구하므로, 구성 소자의 대역폭이 종래에 비하여 넓지 않아서 구성 소자의 수 및 전체 제작 비용을 절감할 수 있다는 이점이 있다.

Claims

전송속도 판별 장치에 있어서,

입력된 전기 신호를 기설정된 1:R₁의 비로 1차 분주하는 제1 분주 회로와;

상기 1차 분주된 전기 신호를 기설정된 1:R₂의 비로 2차 분주하는 제2 분주 회로와;

상기 2차 분주된 전기 신호의 펄스수로부터 주파수를 카운트하고, 상기 주파수에 해당하는 전송 속도를 판별하는 제어부를 포함함을 특징으로 하는 분주 회로를 이용한 전송 속도 판별 장치.
제1항에 있어서,

상기 제1 분주된 전기 신호의 전압 레벨을 상기 제2 분주 회로에 적용 가능한 전압 레벨로 변환시키는 전압 레벨 변환기를 더 포함함을 특징으로 하는 분주 회로를 이용한 전송 속도 판별 장치.
제1항 또는 제2항에 있어서,

상기 제어부는 하기 <수학식 4>를 이용하여 상기 전기 신호의 주파수를 계산함을 특징으로 하는 분주 회로를 이용한 전송 속도 판별 장치.

(F : 상기 전기 신호의 주파수, N : 카운트된 펄스수, T : 카운트한 시간)
전송속도 판별 장치에 있어서,

입력된 전기 신호를 기설정된 1:R₁의 비로 1차 분주하는 ECL과;

상기 1차 분주된 전기 신호의 ECL 전압 레벨을 TTL 전압 레벨로 변환하는 ECL-TTL 인터페이스와;

상기 변환된 전기 신호를 기설정된 1:R₂의 비로 2차 분주하는 TTL과;

상기 2차 분주된 전기 신호의 펄스수로부터 주파수를 계산하고, 상기 주파수에 해당하는 전송 속도를 판별하는 마이크로 프로세서를 포함함을 특징으로 하는 분주 회로를 이용한 전송 속도 판별 장치.
제4항에 있어서,

상기 마이크로 프로세서는 하기 <수학식 5>를 이용하여 상기 전기 신호의 주파수를 계산함을 특징으로 하는 분주 회로를 이용한 전송 속도 판별 장치.

(F : 상기 전기 신호의 주파수, N : 카운트된 펄스수, T : 카운트한 시간)
전송속도 판별 방법에 있어서,

입력된 전기신호를 기설정된 1:R의 비로 분주하는 과정과;

상기 분주된 전기 신호의 펄스수를 소정 시간 동안 카운트하는 과정과;

하기 <수학식 6>을 이용하여 상기 전기 신호의 주파수를 계산하는 과정과;

상기 계산된 주파수에 해당하는 전송속도를 판별하는 과정을 포함함을 특징으로 하는 전송속도 판별 방법.

(F : 상기 전기 신호의 주파수, N : 카운트된 펄스수, T : 카운트한 시간)