KR20030062441A

KR20030062441A - 펄스형을 가진 직교 변조기

Info

Publication number: KR20030062441A
Application number: KR10-2003-7008358A
Authority: KR
Inventors: 크라뜨나딤
Original assignee: 모토로라 인코포레이티드
Priority date: 2000-12-20
Filing date: 2001-10-08
Publication date: 2003-07-25
Also published as: EP1239640B1; CN1266903C; ATE266287T1; EP1239640A1; US7158578B2; JP2004516745A; WO2002051083A1; DE60010512T2; AU2002218211A1; CN1483267A; DE60010512D1; JP3931140B2; US20040041644A1; KR100855515B1

Abstract

파형 발생기를 위한 프로그램 가능한 다중 어큐뮬레이터들을 및 심볼 레이트에서 동작하는 미분 FIR's를 이용하여 I 및 Q 심볼들에 따라 신호를 변조하는 IQ 변조기 및 방법이 개시되어 있다. 이것은 미분 차수 및 오버샘플링 비의 몫과 같은 인자에 의해 종래의 FIR's와 비교하여 감소된 복잡성이 생성되고, 디지털 베리 로우 IF 모드 전송에 대한 프로그램 능력이 가능하며, 동일 회로가 협대역 MA's에 대한 보간을 구현할 수 있고, 감소된 세트들의 계수들이 EDGE 및 IS136과 같은 MA's 사이에 고속 핸드오버를 허용하면서 MA's에 대한 두 세트들의 계수들의 구현을 가능하게 하는 이점을 제공한다.

Description

펄스형을 가진 직교 변조기{Quadrature modulator with pulse-shaping}

IQ 변조기들은 다중모드 변조들, 즉 EDGE(Enhanced Data-rates for GSM Evolution), IS136(Second Generation TDMA air interface standard), IDEN(Integrated Digital Enhanced Network), ICO(Intermediate Circular Orbit), IS95(CDMA air interface standard) 및 선형 변조를 이용하는 다른 방식들과 같은 다중 모드들 중 원하는 것으로의 변조들을 제공하는 무선 전송기 응용들에서 흔히 발견된다.

본 발명의 분야에서, 오버샘플링 비와 I 및 Q 샘플들의 스팬 길이 시간들(span length times)의 곱에 대한 수에서 동일 계수들을 가진 (I 및 Q 샘플들의 샘플링 레이트의) 오버샘플링 비에서 동작하는 유한 임펄스 응답 필터들(FIR's : finite impulse response filters)을 이용함으로써 IQ 변조가 실행될 수 있다는 것이 알려져 있다.

특히, 다음의 서로 다른 동작 모드들(MA's)을 다루기 위해 저 비용 및 프로그램 가능한 변조기를 제공하는 것이 바람직하다 :

높은 오버샘플링 클록들을 가진 DCR(Direct Conversion Receiver) 또는 DVLIF(Digital Very-Low Intermediate Frequency) 모드들에서의 EDGE

높은 오버샘플링 클록들을 가진 보간 모드들에서의 IDEN 및 IS136

높은 오버샘플링 클록들을 가진 DCR 모드에서의 IS95

저비용 및 프로그램 능력의 요구 조건들을 충족시키기 위해, 그러한 변조기는,

낮은 집적 회로(IC) 게이트 카운트,

높은 오버샘플링 비(예를 들면, 4보다 크다),

IC 재프로그래밍 없는 MA's 사이의 소프트웨어 전송기(TX) 핸드오버를 위한 감소된 세트들의 계수들,

저전력 소비를 가져야 한다.

그러나, 그러한 조합된 요구 조건들은 충족시키기 어려웠다.

따라서, 상기 언급된 단점(들)이 경감될 수 있는 IQ 변조기 및 방법이 필요하다.

미국 특허 제 US-A-6 031 431(Sanjay)은 단순화된 IQ 변조기 및 방법을 개시하고 있다. 나이퀴스트 필터는 보간이 이용된다. 이것은 펄스형 및 보간 기능들 둘 다를 실행한다.

유럽 특허 출원 제 EP-A-0881 764(Commquest)는 가변 레이트 다운 샘플링(variable-rate down sampling)을 위한 방법을 개시하고 있다. 반 엘리어싱 필터(anti aliasing filter)는 샘플링 레이트를 매칭시키고, 발진기 제어된 주파수는 디지털 영역에서 주파수 합성이 유지될 수 있게 한다.

본 발명은 신호들의 IQ(동 위상 성분 및 직교 위상 성분) 변조에 관한 것이며, 특히 셀룰러 무선 통신들과 같은 통신 시스템들에 대한 무선 전송기들에서의 IQ 변조에 배타적이지 않게 관한 것이다.

도 1은 본 발명을 포함하는 다중 어큐뮬레이터 파형 발생기에서 EDGE 모드 IQ 변조에 이용을 위한 FIR에 대한 신호 처리 흐름의 블록도.

도 2는 다중 어큐뮬레이터 파형 발생기에 이용된 다중 어큐뮬레이터 다항 발생기(multi-accumulator polynomial generator)의 블록도.

도 3은 다중 어큐뮬레이터 파형 발생기에 이용될 수 있는 I/Q 위상 보정을 가진 IF 위상 발생기의 블록도.

도 4는 프로그램 가능한 복합 펄스형 디지털 변조기의 블록도.

도 5는 복합 FIR 필터의 블록도.

도 6은 도 5의 FIR의 특정 직렬 구현의 블록도.

도 7은 오버샘플링된 디지털 대 아날로그 변환기의 것보다 낮은 샘플링 주파수에서 동작하는 펄스형 FIR 필터를 이용하여 오버샘플링된 디지털 대 아날로그 변환기들을 이용하는 TX 처리부의 블록도.

도 8은 펄스형 필터와 오버샘플링된 디지털 대 아날로그 변환기 사이에 부가된 보간기를 구비한 도 7의 또 다른 대안적 TX 처리부의 블록도.

도9는 미분 FIR이 심볼 레이트 주파수에서 동작하고 다중 어큐뮬레이터 다항 발생기가 오버샘플링된 디지털 대 아날로그 변환기의 오버샘플링 클록 레이트에서 직접 동작하는 TX 처리부의 블록도.

본 발명에 따라, 각각 청구항 1 및 청구항 10에 청구된 바와 같은 IQ 변조기 및 방법이 제공되어 있다.

본 발명에 따른 IQ 변조기를 포함하는 한 디지털 펄스형 다중 어큐뮬레이터 파형 발생기가 첨부 도면들을 참조하여 단지 예의 방식으로 기술될 것이다.

휴대용 셀룰러 응용들을 위한 저 비용 재프로그램 가능한 IC 구현을 위한 양호한 IQ 변조기에서, 다중 어큐뮬레이터 다항 발생기가 이용된다. 다중 어큐뮬레이터 다항 발생기의 이용은 임의의 원하는 타입의 펄스형 필터가 성취되도록 허용하며, 각 심볼 기간에 대한 펄스 응답은 4차 다항 표현에 의해 근사되고, 여기서, 4개의 차수들의 각각의 계수들은 X1d(i), X2d(i), X3d(i) 및 X4d(i)로서 표현되며 i는 대응하는 심볼 기간 인덱스이다. 유한 임펄스 응답 필터들(FIR's)이 오버샘플링 비에서 동작하기보다는, 심볼 기간 1X에서 그들은 동작한다.

도 1은 심볼 기간 1X에서 동작하는 4차 FIR을 위한 필터 계수를 생성하는 신호 처리 흐름을 도시한다.

예를 들면, EDGE 모드에서, 임펄스 응답이 5 심볼 기간들에 걸쳐 스팬되고, FIR 당 5 탭들만이 요구되어, 초 당 5*270.8333*4=5410킬로 동작들(요구된 EDGE 심볼 기간인 270.8333ksym/s)과 같은 복잡성을 결과로서 가져온다; 북미 디지털 셀룰러(NADC : North American Digital Cellular) 모드에서, 임펄스 응답이 9 심볼 기간들에 걸쳐 스팬되고, FIR 당 9탭들이 요구되어 초 당 9*24.3*4=874.8킬로 동작들(요구되는 NADC 심볼 기간인 24.3ksym/s)과 같은 복잡성을 결과로서 가져온다.

특히, 파형 발생기에 대한 복잡성이 스팬 * 1X * 미분 차수와 같다는 것을 인식할 것이며, 여기서 스팬은 임펄스 응답이 스팬하는 심볼들의 수이며, 미분 차수는 원하는 정확성으로 임펄스 응답에 근사하도록 선택된 최대 미분 차수임을 인식할 것이다.

오버샘플링 비에서 동작하는 종래의 FIR 방식이 선택되었다면, 16X 샘플 기간에서 동작하는 5*16 탭 FIR은 EDGE 모드 동작에 요구된다. 어떤 구현들이 탭들의 수를 5로 감소시킬 수 있을지라도, 그러한 종래의 방식의 복잡성은 여전히 초 당 5*16*270.8333 = 21667킬로 동작들일 것인데, 즉 본 예의 다중 어큐뮬레이터 방식보다 4배 더 복잡할 것임을 주지해야 한다.

오버샘플링 비가 증가함에 따라 복잡성이 증가한다는 것을 인식할 것이다. 오버샘플링 클록(즉, 출력 클록)은, 이미지 주파수 성분들을 감소시키고 디지털 대 아날로그 변환기들 후의 아날로그 재구성 필터들의 차수를 감소시킬 필요와, 출력 신호 대 잡음비를 증가시키기 위해 더 넓은 대역폭에 걸쳐 양자화 노이즈를 펼쳐야 할 필요 때문에 일반적으로 증가된다는 것을 인식할 것이다.

그러나, 본 발명에서, FIR's는 출력 오버샘플링 주파수에서 동작하도록 요구되는 것이 아니라, 오버샘플링 클록 레이트에서 동작하는 다중 어큐뮬레이터 구조에 기초한 다항 파형 발생기만이, 더 높은 오버샘플링 클록 레이트들을 허용하고 FIR's 계수들 또는 구조를 변경할 필요 없이 프로그램 가능한 출력 클록들을 허용하면서, 입력 레이트(예를 들면, 펄스형 동작에 이용될 때의 심볼 레이트에서, 또는 보간에 이용될 때의 입력 레이트에서)와 동일한 주파수에서 동작하도록 요구된다는 것을 이해할 것이다. 따라서, 본 발명에서, 오버샘플링 클록은 임의의 프로그램 가능한 계수들을 변경할 필요 없이 또는 복잡성을 부가하지 않고 프로그램 가능하게 될 수 있으며, 그것은 단지 클록값을 변경하도록 요구한다는 것을 이해할 것이다.

도 1에서, 6개의 심볼 스팬 길이 및 4차 미분(선행 왜곡(pre-distortion)을 가진 EDGE 모드 동작에 요구되는 바와 같이)을 가진 FIR 계수들을 생성하기 위한 신호 처리 흐름 장치(100)를 도시한다.

알 수 있는 바와 같이, 신호 처리 흐름 장치(100)는 네 그룹들의 곱셈기들(112, 122, 132 및 142)을 가지며, 각각은 각각의 계수(X1d(0) 내지 X4d(5)) 및 적절한 I 심볼값 Iin(n) 내지 Iin(n-4)을 수신한다. 도 1이 I 심볼 처리에 대한 신호 처리 흐름만을 도시하고, Q 심볼 처리에 대해 유사한 신호 처리 흐름이 발생한다는 것을 이해할 것이다. 곱셈기들의 출력들은 합산 노드들(114, 124, 134 및 144)에 인가되고, 다항 파형 발생기를 형성하는 다중 어큐뮬레이터 구조(설명될 바와 같이)에 인가되는 네 개의 차수 출력들 x1d, x2d, x3d 및 x4d를 생성하기 위해 각 그룹의 각각의 곱셈기 출력들을 합산한다.

따라서, 연산은 다음과 같이 기술될 수 있다.

여기서, n은 심볼 레이트 1X(펄스형 모드)에서 또는 입력 레이트 FinX(보간 모드)에서의 인덱스이고, X1d, X2d, X3d 및 X4d는 각각 제 1 FIR, 제 2 FIR, 제 3 FIR 및 제 4 FIR의 프로그램 가능한 계수들이다.

또한, 도 2를 참조하면, 도 1에서 생성된 FIR 계수들은 시스템 오버샘플링 비 OVSX에서 동작하는 다항 파형 발생기(200)의 입력에 인가되며, EDGE 모드 동작을 위해 본 예에서 OVSX=16과 같이 선택된다. 본 예에서, 4차 다항 파형 발생기가 이용된다.

알 수 있는 바와 같이, 다항 파형 발생기(200)는, 발생기에서 신호들 Iout(또는 Qout)로서 출력되는 I(또는 Q) 값들을 점진적으로 어큐뮬레이팅하기 위해, 가산기들(212, 222, 232, 242), 어큐뮬레이터 레지스터들(214, 224, 234, 244) 및 (원하는 대로 2, 3 또는 4비트들만큼 오른쪽 시프팅함으로써 2의 거듭 제곱으로 나누는) 시프트 레지스터들(216, 226, 236, 246)에 출력들(x1d, x2d, x3d 및 x4d)(또 다른 세트의 값들 x0d(초기 궤도점을 설정하기 위해 및/또는 DC 오프셋 값을 보상하기 위해 전송의 시작시에 로딩되는 한 세트의 프로그램 가능한 고정된 초기값들이다)와 함께))을 이용한다.

어큐뮬레이터들(244, 234, 224)은 값들(x3d, x2d, x1d)을 (클록 레이트 finX에서의 각각의 심볼 클록 펄스에서) 로딩하고, 1차 미분을 계산하기 위해 (클록 레이트 fovs에서의 각각의 클록 펄스에서) 어큐뮬레이팅하는 반면, 마지막 어큐뮬레이터(214)는 전송 버스트의 시작을 제외하고 그 값의 재초기화 없이 계속적으로 어큐뮬레이팅한다.

단어 출력 Iout(또는 Qout)는,

과같이 표현될 수 있다(시프트 레지스터들(246, 236, 226, 216) 부에서 발생하는 OVSD로 나누기, 및 OVSX 오버샘플링 비 = fovs/f1X를 가정한다). 여기서, n은 심볼 레이트에서의 인덱스이고 k는 오버샘플링 레이트 OVSX에서의 인덱스이다(즉, k=[0 : OVSX-1]).

Iout(0,0) = x0 = 변조 시작 버스트에서의 초기값. x0은 또한 LO 누설 감소에 대한 DC 오프셋 보정값을 포함할 수 있다. I 경로 x0 = I_DC오프셋에 대해 및 Q 경로 x0 = Q_DC오프셋에 대해, 이들 값들은 호스트 처리기(도시되지 않음)에 의해 프로그램된다.

4차 시스템에 대한 각각의 항 x1d, x2d, x3d 및 x4d를 대체함으로써, 단어출력 Iout(또는 Qout)는

와 같이 다시 표현될 수 있다.

n, n-1, n-2,...에 대한 방정식 (2)를 다시 기재함으로써, Iout은 Iin의 함수로서 표현될 수 있다.

여기서,

Iout가 변조 및 선행 왜곡 둘 다를 제공하기 위해 요구된 임펄스 응답 imp(t)(오버샘플링 비 OVSX에서)의 함수로서 표현되는 경우 :

Iin이 1X 샘플들 사이에서 채운 영들을 가진 OVSX에서 오버샘플링되는 것으로 간주되는 경우

이것으로부터 다음이 얻어진다 :

상기 방정식 (3)을 풀어봄으로써, 임펄스 응답을 매칭하기 위해 계수들 X1d, X2d, X3d, X4d가 추출된다.

상기 방식을 이용하는 IQ 변조기들과 종래 기술 방식을 이용하는 IQ 변조기들 사이에 비교 측정들은 두 방식들의 결과들 사이에서 상당한 유사성을 보여주었다.

OVSX가 2의 거듭 제곱 수인 것으로 선택되기 때문에, 파형 발생기 OVSD 내부의 분할은 선택된 값 OVSX에 의존하여 비트들을 오른쪽으로 시프트함으로써 실행된다는 것을 주지할 수 있다.

또한, 오버샘플링 클록 fovs가 입력 레이트 finX(즉, fovsX = FinX*OVSX)에 대한 임의의 정수 곱셈기인 반면, 246, 236, 226 및 216 값들 OVSD는 오른쪽 시프트 연산들인 2 보간 인자의 비거듭 제곱(non-power of 2 interpolation factor)을 행하는 것이 가능하다.

또한, I/Q 이득에 대한 더 큰 감도 및 위상 미스매치가 2GHz 또는 그 이상에서 관측되는 다이렉트 론치 시스템들(Direct Launch systems)에 이미지 거절 향상(Image Rejection Enhancement)을 제공하기 위해, I와 Q 경로 사이의 서로 다른 계수들을 프로그램하는 것이 가능하다.

또한, 후속하는 아날로그 재구성 필터들(도시되지 않음)을 보상하도록, 및 선택된 대역폭으로 인한 EVM과 노이즈 출력 사이에 더 나은 절충을 할 수 있도록 임펄스 응답을 선행 왜곡하는 것이 가능하며, 즉 더 낮은 대역폭은 노이즈 레벨이 더 낮을 것이지만 진폭 리플 및 그룹의 증가로 인한 EVM은 증가할 것이다.

예로서 EDGE 모드 동작의 경우, 직렬 데이터는 심볼 레이트의 3x 배이다. 위상 맵핑 '3Π/8 O8PSK'가 실행되어 16개의 서로 다른 위상값들을 제공하며, 흔히 "위상모드(phasemod)"라 불린다.

로우 IF 모드(Low IF mode)는, SPI 프로그램 비트에 의해 선택된 IF 값에 의존하여 위상모드에 선형 위상 증가를 부가함으로써, 소프트웨어 프로그램 인터페이스(SPI : software programming interface)를 통해 선택될 수 있다. 도 3에 도시된 바와 같이, IF 선형 위상 증가는 1X에서 동작하는 어큐뮬레이터들(310 및 320)을 이용하여 구현되며, SPI 비트들 Iphaseadjust 및 Qphaseadjust를 통해 프로그램되는 입력들로서 I 및 Q 위상 보정들을 갖는다.

IF 위상 발생기(들)의 출력 위상(들)은, 프로그램된 입력 주파수(fin) 레이트(보통 1X)에서 TM_I 및 TM_Q의 10-비트 워드들의 2의 보수에 대한 코사인 및 사인 항들을 발생시키기 위해 ROM 테이블(도시되지 않음)에 어드레싱되도록 위상 맵핑 출력 위상모드에 부가된다.

로우 IF 모드에서, I 및 Q 출력들 TM_I 및 TM_Q는 프로그램된 IF 값에 의해 주파수 시프트되어, 펄스형 필터가, 현재 IF 중심에 있는 변조를 저역 필터링하는것을 회피하기 위해 주파수 시프트될 수 있도록 요구한다. 이를 위해, 복합 FIR 펄스형이 요구된다(즉, 복합 값들을 이용하고 복합 계수들, 즉,

에 의한 실수 계수들(real coefficients)을 대체함).

따라서 상기에 언급된 FIR 1X 필터는, 도 4의 프로그램 가능한 펄스형 복합 디지털 IQ 변조기(400)의 전체 블록도에서 도시된 바와 같이, 복합 FIR 필터가 된다.

도 5에 도시한 바와 같이, 보통 1X(즉, 심볼 레이트에서)에 있는 입력 주파수(fin)에서 동작하는 복합 FIR(410)은 실수 및 허수 FIR's(각각 510 및 520)에 기초한다.

IF=0 모드에서 허수 계수들은 실수 펄스형만이 실행하게 0으로 프로그램될 것을 주지할 수 있다.

1x에서 FIR의 구현은 n*1X에서 동작하는 단일 곱셈기에 의해 1X에서 동작하는 n개의 곱셈기들을 대체함으로써, 즉 병렬에서 직렬로 FIR 구현을 변경함으로써 다이 영역(die area)에 최적화될 수 있다. 이러한 최적화를 구현할지의 선택은 IC 처리 속도 및 밀도에 기초하여, 설계자의 결정권에 남겨진다.

또한, 프로그램 능력이 계수들에 요구된다면, 입력 Iin 또는 Qin에 의해 어드레싱되는 ROM 테이블(도시되지 않음)에 의해 1X 레이트 또는 n*1X 레이트에서 곱셈기를 대체하는 것이 가능하다.

종래 방식의 ROM 테이블이 오버샘플링 클록에 대한 크기에서 증가하고 오버샘플링 클록 프로그램에 대한 변화를 요구하는 반면, 본 발명의 경우에 있어서, ROM 테이블은 오버샘플링 클록(심볼 레이트 데이터에서 동작하기 때문)에 변화하지 않는다(또한, 그 크기 또는 그 컨텐트들 중 어느 것)는 것을 이해할 것이다.

도 6은 상기 기술된 다중(병렬) 곱셈기 장치에 대한 대안으로서 이용될 수 있는 6 탭들 * 4 FIR * 1X 레이트의 직렬(공유되고, 멀티플렉스된) FIR 구현(600)의 예를 도시한 것이다.

1X 레이트에서 복합 펄스형은 EVM에 대한 LO 누설 효과를 감소시키고 로우 IF에서 시프트된 이미지를 가지고, LO 재변조의 부가적인 감소를 위해 주 TX 주파수에 비-조화적으로 관련된 루프 주입 LO(존재한다면)를 가짐으로써 낮은 EVM에 대한 로우 IF 모드를 허용한다.

또한, 복합 펄스형은 부가의 EVM 개선을 위해 임의의 TX IF 필터 그룹 지연 및 진폭을 선행 왜곡할 수 있다.

EDGE에 대해, 예를 들면, 재구성 필터는 변조의 EVM에 대한 어떤 효과를 가진다.

임펄스 응답은 주어진 대역폭 설정(무선 위상 동기(radio phasing)가 요구되지 않음)을 위해 선행 왜곡될 수 있다. 6 심볼들의 스팬은 그러한 재구성 필터들의대역폭이 400 내지 600KHz의 범위에 있기 때문에, 선행 왜곡이 충분하다.

다중 어큐뮬레이터 파형 발생기의 존재로 인해, 4차 보간기로서 이러한 블록을 재이용하는 것이 가능하다는 것을 인식할 것이다. NADC모드 동작이 1X에서 필터 당 9 계수들을 발생시키기보다는 9 심볼들에 걸친 스팬을 요구하기 때문에, 하기에 기술되는 바와 같은 보간 모드가 이용될 수 있다.

바이패스 모드에서, TSDTX에 1비트 직렬 데이터를 전송하기보다, 펄스형 I/Q 데이터가 협대역 시스템들을 위해 SSI(소프트웨어로 변조가 실행됨)에 걸쳐 전송된다. I/Q 데이터는 호스트 처리기를 통해 프로그램될 수 있는 레이트 FinX로 도착한다. 예로서, 16X의 레이트의 NADC I/Q 데이터(초 당 388 킬로 데이터) 및 8의 보간 인자는 DAC 입력에서 3.1104MHz의 보간된 I/Q 데이터들을 결과로서 가져온다.

보간 모드에서, FIR's의 계수들은 파형 발생기 출력이 FinX에서 계산된 그 다양한 미분들 및 FinX에서의 입력을 적합하게 하도록 프로그램될 수 있다.

도 7을 참조하면, 어떤 디지털 대 아날로그 변환기들(디지털 대 아날로그 구현(700)과 같은)은 오버샘플링 클록 fovs2가 보통 입력 심볼 클록의 40 내지 100 배인 델타-시그마 D/A's라 불리는 오버샘플링 구조를 가진다. 종래 기술의 펄스형 필터가 이용되었다면, FIR 곱셈기들은 fovs1로 속도가 제한되고, 출력 워드 Iout1(또는 Qout1)은 fovs1에서 단지 오버샘플링될 것이며 그들 연관된 디지털 양자화 노이즈는 단지 +/-fovs1/2로 펼쳐질 것이다.

다른 가능한 TX 처리 장치는 도 8에 도시된 바와 같이 델타-시그마 변조기들과 펄스형 FIR 사이에 보간 단계들을 삽입한다. 그러나, 장치(800)와 같은 구조는보간 구조의 성질로 인해, 주로 보간 인자가 높을 때(즉, fovs2/fovs1), 어떤 EDGE형 MA's(some MA's like EDGE)에 대한 변조 정확성(EVM)이 손상 받는다.

도 9를 참조하면, 도 7 및 도 8의 불리한 장치들을 개선하기 위해, 본 발명은 심볼 레이트 클록에서 동작하는 1차, 2차, 등 미분 FIR's에 의해 펄스형 FIR을 대체하고 다중 어큐뮬레이터들 파형 발생기를 제공하는 상기 IQ 파형 발생기에 기초하여, IQ 파형 발생기 처리 장치(900)를 이용할 수 있다. 여기서, 다중 어큐뮬레이터 파형 발생기는 더 높은 클록 속도들에서 어큐뮬레이터들이 동작할 수 있기 때문에 높은 클록 레이트, 특히 델타-시그마 변조기 클록 레이트들과 유사한 fovs2에서 직접 동작하며, 따라서 양자화 노이즈가 +-fovs2/2에 걸쳐 직접 펼쳐지도록 허용하고, 심볼 레이트 클록에서 FIR's가 동작하기 때문에 복잡성이 증가할 필요없다. 이러한 방식으로, 다중 어큐뮬레이터 파형 발생기는 심볼 레이트의 50 내지 100 배만큼 높은 오버샘플링 클록으로 오버샘플링 I 및 Q를 직접 발생시키는데 이용될 수 있다.

오버샘플링 클록이 델타 시그마 오버샘플링 클록에 직접 접속할 수 있으며, 곱셈기들이 동작할 필요 없고 변조 정확성의 손상이 발생되지 않기 때문에 어떤 전류 드레인(current drain) 또는 영역 사이즈의 증가를 회피할 수 있음을 인식할 것이다. 동일한 오버샘플링 레이트의 이용이 양자화 노이즈 및 더 낮은 노이즈 층을 펼치도록 이용되는 것을 이해할 것이다.

다중 어큐뮬레이터 파형 발생기의 복잡성이,

C_WG = 스팬 * 미분 차수 * 곱셈/가산 연산들에서의 1X와 같이 합산된다는것을 인식할 것이다.

입력이 심볼에 대해 일정하다는 사실을 이용한 종래 FIR의 복잡성은,

C_TFIR = 스팬 * 오버샘플링 * 곱셈/가산 연산들에서의 1X이다.

따라서, 오버샘플링 비가 미분 차수와 같을 때 두 방식들이 동일한 복잡성을 가진다는 것을 이해할 것이다.

그러나, 로우 EVM을 요구하는 EDGE형 시스템(system like EDGE)에 대해, 16의 오버샘플링이 요구된다. 4차 미분은 EVM 및 스펙트럼 마스크(Spectral Mask) 둘 다를 충족시키며, 상기 기술된 다중 어큐뮬레이터 파형 발생기 방식을 이용할 때 복잡성의 1/4의 비가 존재한다.

또한, 오버샘플링된 디지털 대 아날로그 변환기들이 심볼 레이트보다 40배 더 높은 오버샘플링 클록으로 이용될 때, 다중 어큐뮬레이터 파형 발생기의 이용은 복잡성을 상당히 감소시킨다.

다음 테이블은 MA's에 대한 파형 발생기의 복잡성을 도시한 것이다:

상기 기술된 IQ 변조기 및 방법이 다음의 장점들을 제공함을 이해할 것이다:

미분 차수에 의해 나누어진 오버샘플링 비와 같은 인자에 의해 종래의 FIR's에 대한 복잡성이 감소된다.

디지털 베리 로우 IF 모드 TX(Digital Very Low IF mode TX)에 대한 프로그램 능력을 제공한다.

동일한 회로가 협대역 MS's에 대한 보간을 실행할 수 있다.

계수들의 감소된 세트들은 MA's 사이, 예를 들면 EDGE와 IS136 사이에 고속 핸드오버를 허용하는 두 세트들의 계수들의 구현을 가능하게 한다.

Claims

I 및 Q 심볼들에 따라 신호를 변조하는 IQ 변조기(400)에 있어서,

상기 신호를 필터링하고 상기 심볼 레이트에서 동작하는 미분 FIR 수단(derivative FIR means)(100), 및

상기 미분 FIR 수단으로부터 출력을 수신하고, 그로부터 상기 I 및 Q 심볼들로 변조된 상기 신호를 생성하는 다중 어큐뮬레이터 수단(multi-accumulator means)(200)을 포함하는 IQ 변조기(400).
제 1 항에 있어서,

상기 다중 어큐뮬레이터 수단은 프로그램 가능한 오버샘플링 비를 가지는, IQ 변조기(400).
제 1 항 또는 제 2 항에 있어서,

상기 미분 FIR 수단은 복수의 FIR 필터 계수들을 생성하는 곱셈기 수단(multiplier means)(112, 122, 132, 142)을 포함하는, IQ 변조기(400).
제 3 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 각각 생성하는 복수의 곱셈기 장치들(112, 122, 132, 142)을 포함하는, IQ 변조기(400).
제 3 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 생성하는 공유된 곱셈기 장치(600)를 포함하는, IQ 변조기(400).
제 3 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 생성하기 위해 룩업 테이블에서의 예정된 값들로부터 곱셈기 값들을 룩업하는 룩업 테이블 수단(look-up table means)을 포함하는, IQ 변조기(400).
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

상기 다중 곱셈기 수단 직후 연결된 오버샘플링된 디지털 대 아날로그 변환기 수단(oversampled digital-to-analog converter means)을 더 포함하는 IQ 변조기(400).
I 및 Q 심볼들에 따라 신호를 변조하는 방법에 있어서,

상기 신호를 필터링하고 상기 심볼 레이트에서 동작하는 미분 FIR 수단(100)을 제공하는 단계, 및

상기 미분 FIR 수단으로부터 출력을 수신하고, 그로부터 상기 I 및 Q 심볼들로 변조된 상기 신호를 생성하는 다중 어큐뮬레이터 수단(200)을 제공하는 단계를포함하는 신호 변조 방법.
제 8 항에 있어서,

상기 다중 어큐뮬레이터 수단은 프로그램 가능한 오버샘플링 비를 가지는, 신호 변조 방법.
제 8 항 또는 제 9 항에 있어서,

상기 미분 FIR 수단은 복수의 FIR 필터 계수들을 생성하는 곱셈기 수단(112, 122, 132, 142)을 포함하는, 신호 변조 방법.
제 10 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 각각 생성하는 복수의 곱셈기 장치들(112, 122, 132, 142)을 포함하는, 신호 변조 방법.
제 10 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 생성하는 공유된 곱셈기 장치(600)를 포함하는, 신호 변조 방법.
제 10 항에 있어서,

상기 미분 FIR 수단은 상기 복수의 FIR 필터 계수들을 생성하기 위해 룩업테이블에서의 예정된 값들로부터 곱셈기 값들을 룩업하는 룩업 테이블 수단을 포함하는, 신호 변조 방법.
제 8 항 내지 제 13 항 중 어느 한 항에 있어서,

상기 다중 곱셈기 수단 직후 연결된 오버샘플링된 디지털 대 아날로그 변환기 수단을 더 포함하는 신호 변조 방법.