JP2004516745A - Iq変調器及び方法 - Google Patents
Iq変調器及び方法 Download PDFInfo
- Publication number
- JP2004516745A JP2004516745A JP2002552259A JP2002552259A JP2004516745A JP 2004516745 A JP2004516745 A JP 2004516745A JP 2002552259 A JP2002552259 A JP 2002552259A JP 2002552259 A JP2002552259 A JP 2002552259A JP 2004516745 A JP2004516745 A JP 2004516745A
- Authority
- JP
- Japan
- Prior art keywords
- fir
- derivative
- modulator
- accumulator
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
これは、伝統的なFIRと比較して、複雑さがオーバサンプリング比と導関数次数との商に等しい係数だけ低減すること、ディジタルの非常に低いIFモード伝送に対するプログラマビリティが可能でこと、同じ回路が狭帯域MAに対する補間を実行し得ること、及び係数の組の低減によりMAに対する2組の係数の実現が可能になり、EDGE及びIS136のようなMA間で早いハンドオーバを可能にすることの利点を与える。
Description
[発明の分野]
本発明は、信号のIQ(同相成分及び直交位相成分)変調に関し、特に、それに限られることではないが、セルラ通信システムのような通信システムのための無線送信機におけるIQ変調に関する。
【0002】
IQ変調器は、マルチモード変調、即ち、EDGE(Enhanced Data−rates for GSM Evolution:GSM進展のための増強されたデータ・レート)、IS136(第2世代TDMAエアー・インターフェース標準規格)、IDEN(Integrated Digital Enhanced Network:統合化されたディジタル増強型ネットワーク)、ICO(Intermediate Circular Orbit:中高度周回軌道)、IS95(CDMAエアー・インターフェース標準規格)及び直線変調を用いる他のスキームのような多重モードのうちの所望の1つのモードでの変調を与える無線送信機応用において共通に見られる。
【0003】
[発明の背景]
この発明の分野においては、IQ変調が、オーバサンプリング比とI及びQサンプルのスパン長時間との積に数において等しい係数を有する(I及びQサンプルのサンプリング速度の)オーバサンプリング比で動作する有限インパルス応答フィルタ(FIR)(複数)を用いることにより実行され得ることが知られている。
【0004】
特に以下の異なる動作モード(MA)を取り扱うため低コスト且つプログラム可能変調器を設けることが望ましい。以下の異なる動作モード(MA)とは、
・高いオーバサンプリング・クロックを持つDCR(Direct Conversion Receiver:直接変換受信機)又はDVLIF(Digital Very−Low Intermediate Frequency:ディジタルの非常に低い中間周波数)におけるEDGE、
・高いオーバサンプリング・クロックを持つ補間モードにおけるIDEN及びIS136、及び
・高いオーバサンプリング・クロックを持つDCRモードにおけるIS95である。
【0005】
低コスト及びプログラマビリティ(プログラム可能性)の要件に適合するため、そのような変調器は、次のことを持つべきである。
・集積回路(IC)の低いゲート計数
・高いオーバサンプリング比(例えば、4より大きい)
・IC再プログラミングなしで、MA間でのソフトウエア送信機(TX)のハンドオーバに対する低減した数の係数の組
・低電力消費。
【0006】
しかしながら、そのように組み合わされた要件に適合させるのは困難であった。
従って、前述の欠点を軽減し得るIQ変調器及び方法に対する必要性が存在する。
【0007】
[従来技術]
米国特許US−A−6031431(Sanjay)は、単純化されたIQ変調器及び方法を開示する。ナイキスト・フィルタは、補間器(intepolator)と共に用いられる。これは、パルス整形及び補間機能の両方を実行する。
【0008】
欧州特許出願EP−A−0881764(Commquest)は、可変レート・ダウン・サンプリング(variable−rate down sampling)のための方法を記載する。アンチエイリアシング・フィルタが、サンプリング速度に整合し、そして周波数被制御型発振器(frequency controlled oscillator)が、周波数合成をディジタル領域で維持することを保証する。
【0009】
[発明の陳述]
本発明に従って、請求項1及び請求項10のそれぞれに記載のIQ変調器及び方法が提供される。
【0010】
本発明に従ったIQ変調器を組み込む1つのディジタル・パルス整形マルチアキュムレータ波形発生器(digital pulse−shaping multi−accumulator waveform generator)が、ここで、例としてのみ添付図面を参照して説明されるであろう。
【0011】
[好適な実施形態の説明]
携帯型セルラ応用のための低コストの再プログラム可能IC実現のための好適なIQ変調器においては、マルチアキュムレータ多項式発生器(multi−accumulator polynomial generator)が用いられる。マルチアキュムレータ多項式発生器の使用により、任意の所望のタイプのパルス整形フィルタを達成することが可能になり、各シンボル期間についてのインパルス応答は4次多項式により近似される。ここで、4次のそれぞれの係数は、X1d(i)、X2d(i)、X3d(i)及びX4d(i)と表され、ここでiは対応するシンボル期間の指数(index)である。オーバサンプリング比で動作する有限インパルス応答フィルタ(RIF)(複数)を持つよりむしろ、それらは、シンボル期間1Xで動作する。
【0012】
図1は、シンボル期間1Xで動作するそのような4次FIRに対するフィルタ係数を生成するための信号処理フローを示す。
例えば、EDGEモードにおいて、インパルス応答が5シンボル期間に及び、そのため1FIR当たり5タップのみを必要とし、その結果、5×270.8333×4=5410キロオペレーション/秒(kilo−operations per second)に等しい複雑さをもたらす(270.8333ksym/sは必要なEDGEシンボル期間である。)。北アメリカ・ディジタル・セルラ(NADC)モードにおいては、インパルス応答が9シンボル期間に及び、そのため1FIR当たり9タップを必要とし、その結果9×24.3×4=874.8キロオペレーション/秒に等しい複雑さをもたらす(24.3ksym/sは必要なNADCシンボル期間である。)。
【0013】
より一般的には、波形発生器アプローチに対する複雑さは、スパン×1X×導関数次数に等しいことが認められるであろう。ここで、スパンはインパルス応答が及ぶシンボル数であり、導関数次数は所望の精度でインパルス応答を近似するため選定される最大の導関数次数である。
【0014】
オーバサンプリング比で動作する伝統的なFIRアプローチが選定された場合、EDGEモード動作に対して16Xサンプル期間で動作する5×16タップFIRを必要とするであろうことに注目すべきである。一部の実行はタップ数を5まで低減することができるとはいえ、そのような伝統的なアプローチの複雑さは、相変わらず5×16×270.8333=21667キロオペレーション/秒、即ち、依然、本事例のマルチアキュムレータ・アプローチより4倍複雑であろう。
【0015】
オーバサンプリング比が増大するにつれ、複雑さが増大することが認められるであろう。オーバサンプリング・クロック(即ち、出力クロック)は通常、イメージ周波数成分を低減するため且つディジタル/アナログ変換器の後のアナログ再構成フィルタ(reconstruction filters)の次数を低減するための必要性、及びより広い帯域幅にわたり量子化雑音を拡散させて出力信号対雑音比を増大させるための必要性に起因して増大される。
【0016】
しかしながら、本発明により、FIRは、出力オーバサンプリング周波数で動作することが必要とされないが、しかし入力レートと同じ周波数で(例えば、パルス整形動作のため用いられるときのシンボル・レートで、又は補間のため用いられるときの入力レートで)動作することが必要とされる一方、マルチアキュムレータ構造に基づく多項式波形発生器のみが、オーバサンプリング・クロック・レートで動作し、それにより、FIRの係数又は構造を変える必要性なしに、より高いオーバサンプリング・クロック・レートを可能にし、且つプログラム可能な出力クロックを可能にすることが理解されるであろう。従って、本発明において、任意のプログラミング係数を変える必要性なしに、又は複雑さを加えることなしに、オーバサンプリング・クロックをプログラム可能にすることができ、それは、クロック値を変えることだけを必要とする。
【0017】
図1には、6シンボル・スパン長を用いて且つ4次導関数を用いて、(事前歪み(pre−distortion)を有するEDGEモード動作に対して必要とされるような)FIR係数を生成するための信号処理フロー機構100が示されている。
【0018】
分かることができるように、信号処理フロー機構100は、4つのグループの乗算器112、122、132及び142を有し、その各々は各係数(X1d(0)からX4d(5))、及び適切なIシンボル値Iin(n)からIin(n−4)を受け取る。図1はIシンボル処理のためのみの信号処理フローを示すこと、及び類似の信号処理フローがQシンボル処理のため行われることが理解されるであろう。乗算器の出力は、加算ノード114、124、134及び144に印加され、当該加算ノード114、124、134及び144は、各グループにおけるそれぞれの乗算器出力を合計して、4つの次数出力x1d、x2d、x3d及びx4dを生成し、それら4つの次数出力x1d、x2d、x3d及びx4dは、多項式波形発生器を形成するマルチアキュムレータ構造(以下で説明される。)に印加される。
【0019】
従って、動作は、次のように説明することができる。
【0020】
【数1】
【0021】
ここで、nは、シンボル・レート1X(パルス整形モード)での、又は入力レートFinXでの指数であり、X1d、X2d、X3d及びX4dは、第1のFIR、第2のFIR、第3のFIR及び第4のFIRのそれぞれのプログラム可能な係数である。
【0022】
ここでまた図2を参照すると、図1で生成されたFIR係数が、システムのオーバサンプリング比OVSXで動作する多項式波形発生器200の入力に印加される。なお、システムのオーバサンプリング比OVSXは、本例ではEDGEモード動作に対してOVSX=16と選定される。本例では、4次多項式波形発生器が用いられている。
【0023】
分かることができるように、多項式波形発生器200は、加算器212、222、232、242、アキュムレータ・レジスタ214、224、234、244及びシフト・レジスタ216、226、236、246(これらは希望されるように、2、3又は4ビットだけ右にシフトさせることにより2の累乗で除算するためのもの)と共に、出力x1d、x2d、x3d及びx4dを更に別の組の値x0d(この別の組の値x0dは初期軌跡点を設定するため及び/又はDCオフセット値を補償するための伝送の開始でロードされる1組のプログラム可能な固定初期値である。)と一緒に利用して、I(又はQ)値を累加的に累積し、そのI(又はQ)値は、上記発生器から信号Iout(又はQout)として出力される。
【0024】
アキュムレータ244、234、224は、1次の導関数を計算するため、(クロック・レートfinXにおける各シンボル・クロック・パルスで)値x3d、x2d、x1dをロードし、次いで(クロック・レートfovsにおける各クロック・パルスで)累積する一方、最後のアキュムレータ214は、伝送バーストの始まりを除いてその値の再初期化なしで連続的に累積している。
【0025】
ワード出力Iout(又はQout)は、(シフト・レジスタ246、236、226、216セクションにおいて起こるOVSDでの除算、及びOVSXオーバサンプリング比=fovs/f1Xを仮定すると、)次のように表すことができる。
【0026】
【数2】
【0027】
ここで、nはシンボル・レートでの指数であり、kはオーバサンプリング速度OVSXでの指数(即ち、k=[0:OVSX−1])である。
【0028】
変調開始バーストにおいてIout(0,0)=x0=初期値である。x0はまた、LO漏れ低減のためのDCオフセット補正値を含むことができる。I経路に対してx0=I_DCoffset、及びQ経路に対してx0=Q_DCoffsetであり、これらの値は、ホスト・コンピュータ(図示せず)によりプログラムされる。
【0029】
4次システムに対する各項x1d、x2d、x3d及びx4dを置換することにより、ワード出力Iout(又はQout)は、次のように再び表すことができる。
【0030】
【数3】
【0031】
n,n−1,n−2,…に対して式(2)を書き直すことにより、IoutはIinの関数として表すことができる。
【0032】
【数4】
ここで、
【0033】
【数5】
であり、そして
【0034】
【数6】
である。
【0035】
Ioutが、変調及び事前歪みの両方を与えるため、要求されたインパルス応答imp(t)の関数(オーバサンプリング比OVSXにおける)として表される場合、IinがOVSXでオーバサンプリングされ、ゼロが1Xサンプル間に充填すると考えられるならば、次式のようになる。
【0036】
【数7】
これからつぎの式が得られる。
【0037】
【数8】
【0038】
上記の式(3)を解くことにより、係数X1d、X2d、X3d、X4dが、インパルス応答と整合するよう抽出される。
【0039】
上記アプローチを利用するIQ変調器と伝統的な従来技術のアプローチを利用するIQ変調器との間の比較測定は、その2つのアプローチの結果の間で著しい類似性を示した。
【0040】
OVSXが2の累乗の数であるよう選定されるので、波形発生器の内部の除算OVSDは、選定された値OVSXに応じてビットを右にシフトさせることにより実行されることに注目されたい。
【0041】
2の非累乗の補間係数にすることも可能であり、そこにおいては、オーバサンプリング・クロックfovsが入力レートfinX(即ち、fovsX=FinX×OVSX)に関して任意の整数の乗数である一方、上記の246、236、226及び216(レジスタ)値のOVSDは右シフト操作である。
【0042】
また、直接発射システム(Direct Launch systems)に対してイメージ排除の増強(Image Rejection Enhancement)を与えるためIとQとの間で異なる係数をプログラムすることが可能であり、そこにおいてI/Q利得及び位相の不整合に対する感度が2GHz以上でより高く観測される。
【0043】
また、インパルス応答を事前に歪ませ、それにより後続のアナログ再構成フィルタ(図示せず)を補償し、且つ選択された帯域幅のため雑音出力とEVMとの間のより良好な妥協を可能にすることができる。即ち、より小さい帯域幅は、雑音レベルを低下させるが、しかし群及び振幅リップルの増大に起因してEVMを増大させるであろう。
【0044】
一例としてのEDGEモード動作のケースにおいては、直列データは、3倍のシンボル・レートにある。通常「フェーズモデュ(phasemod)」と呼ばれる16個の異なる位相値を与える位相マッピング「3π/8 08PSK」が実行される。
【0045】
SPI(ソフトウエア・プログラミング・インターフェース)プログラミング・ビットにより選択されたIF値に応じた線形位相増分をフェーズモデュに加えることにより、低IFモードを、ソフトウエア・プログラミング・インターフェース(SPI)を介して選択することができる。図3に示されるように、IF線形位相増分は、1Xで動作するアキュムレータ310及び320を用いて実行され、入力I及びQとして、SPIビットを介してプログラムされる位相補正Iphaseadjust及びQphaseadjustを有する。
【0046】
IF位相発生器の出力位相が、位相マッピング出力フェーズモデュに加えられて、ROMテーブル(図示せず)をアドレス指定して、2個の10ビット・ワードTM_I及びTM_Qの補数に関する余弦及び正弦項を、プログラムされた入力周波数(fin)レート(通常は1X)で発生する。
【0047】
低IFモードにおいては、I及びQ出力TM_I及びTM_QがプログラムされたIF値だけ周波数シフトされ、従って、パルス整形フィルタも周波数シフトすることを必要とし、それにより、ここでIF中心付けされている変調をロー・パス・フィルタリングすることを避ける。そうするため、複素FIRパルス整形(即ち、複素値を用い、且つ実係数を複素係数により置換すること)を必要とする。即ち、
【0048】
【数9】
【0049】
従って、上記に言及したFIR 1Xフィルタは、図4のプログラム可能なパルス整形複素ディジタルIQ変調器400の全体ブロック図に示されるように、複素FIRフィルタとなる。
【0050】
通常1Xで(即ち、シンボル・レートで)ある入力周波数(fin)で動作する複素FIR410は、図5に示されるように、実数及び虚数FIR(それぞれ510及び520)に基づいている。
【0051】
IF=0モードにおいて、虚数係数が0にプログラムされ、それにより実数のパルス整形のみが実行されることに注目されたい。
1XでのFIRの実行は、1Xで動作するn個の乗算器をn×1Xで動作する1個の乗算器により置換すること(即ち、並列FIR実行から直列FIR実行への変更)によりダイ範囲(die area)で最適化されることができるであろう。この最適化を実行するかどうかの選定は、IC処理速度及び密度に基づいて、設計者の判断に残されている。
【0052】
また、プログラマビリティが係数に対して要求されない場合、1Xレート又はn×1Xレートでの乗算器を、入力Iin又はQinによりアドレス指定されるROMテーブル(図示せず)により置換することが可能である。
【0053】
伝統的アプローチにおけるROMテーブルは、オーバサンプリング・クロックに対してサイズが増大するであろうし、そしてオーバサンプリング・クロックのプログラミングに対する変更を必要とされるであろうし、一方本発明のケースにおいては、ROMテーブルは、オーバサンプリング・クロックでもって変化(それがサイズであるか、又はそれが内容であるかのいずれにおいても)しない(それは、ROMテーブルがシンボル・レートで動作するからである。)。
【0054】
図6は、6タップ×4FIR×1Xレートの直列(共用型で多重化型の)FIR実現形態600の一例を示し、そのFIR実現形態600は、前述の多重(並列)乗算器機構に対する代案として用いられ得る。
【0055】
1Xレートでの複素パルス整形は、低IFでシフトされたイメージを持ち、且つEVMへのLO漏洩効果を低減し、且つループ注入LO(存在するならば)を、LO再変調の追加の低減のため主TX周波数と非高調波的に関連させることにより、より低いEVMに対する低IFモードを可能にする。
【0056】
また、複素パルス整形は、追加のEVM改善のためTXの任意のIFフィルタ群遅延及び振幅を事前に歪ませることができる。
例えば、EDGEに対して、再構成フィルタは変調のEVMに対して幾らかの影響がある。
【0057】
インパルス応答を所与の帯域幅の設定に対して事前に歪ませることができるであろう(そこにおいては無線フェージング(radio phasing)を必要としない。)。6シンボルのスパンは、そのような再構成フィルタの帯域幅が400−600KHzの範囲にあるので、事前歪みのため十分である。
【0058】
マルチアキュムレータ波形発生器の存在に起因して、このブロックを4次の補間器として再使用することが可能であることが認められるであろう。NADCモード動作は、1Xにおいて1フィルタ当たり9個の係数を発生しなければばらないのではなくむしろ9シンボルを越えるスパンを必要とするので、以下で説明するように補間モードを用いることができるであろう。
【0059】
バイパス・モードにおいては、1ビット直列データをTSDTX上で転送するよりむしろ、パルス整形されたI/Qデータは、狭帯域システムに対してSSI(変調がソフトウエアで実行される。)を越えて送られる。I/Qデータは、ホスト・プロセッサを介してプログラムされることができるレートFinXで到着する。一例として、16Xのレート(388キロデータ/秒)でのNADCのI/Qデータ及び8の補間係数が、DAC入力において、3.1104Mhzの補間されたI/Qデータを結果として生じる。
【0060】
補間モードにおいては、FIRの係数は、波形発生器の出力がFinXでの入力、及びFinXで計算されたその様々な導関数に適合するようプログラムされる。
【0061】
図7をここで参照すると、一部のディジタル/アナログ変換器(D/A実行形態700のようなもの)は、デルタ−シグマD/Aと呼ばれるオーバサンプリングされた構造を持ち、そこにおいてオーバサンプリング・クロックfovs2は通常、入力シンボル・クロックの40から100倍である。従来技術のパルス整形フィルタを用いた場合、FIR乗算器は、速度がfovs1に制限されるであろうし、そのため出力ワードIout1(又はQout1)は、fovs1でオーバサンプリングされるのみであり、且つそれらの関連のディジタル量子化雑音は±fovs1/2でのみ拡散される。
【0062】
可能性のある別のTX処理構成では、図8に示されるように、補間段をパルス整形FIRとデルタ−シグマ変調器との間に挿入する。しかしながら、構成800のような構造は、主に補間係数(即ち、fovs2/fovs1)が高いとき補間構造の性質に起因して、EDGEに似た一部のMAに対する変調精度(EVM)に苦慮する。
【0063】
ここで図9を参照すると、図7及び図8の都合の悪い構成を改善するため、本発明は、シンボル・レート・クロックで動作し且つマルチアキュムレータ波形発生器に供給する1次、2次等の導関数のFIRによりパルス整形FIRを置換するIQ波形発生器に基づくIQ波形発生器処理構成900を利用し得えて、そこにおいてマルチアキュムレータ波形発生器は、デルタ−シグマ変調器クロック・レートに類似した、より高いクロック・レート及び特にfovs2で直接動作する。それは、アキュムレータがより高い速度で動作することができ、従って量子化雑音が複雑さを増大させる必要性無し(それはFIRがシンボル・レート・クロックで動作するからである。)に±fovs2/2を越えて直接拡散するのを可能にする。このように、マルチアキュムレータ波形発生器を用いて、例えば、シンボル・レートの50から100倍程高いオーバサンプリング・クロックによりオーバサンプリングI及びQを直接発生することができる。
【0064】
オーバサンプリング・クロックは、直接デルタ−シグマ・オーバサンプリング・クロックに接続されることができ、いずれの電流ドレーン又は範囲の大きさが増大するのを避けることができることが認められるであろう。それは、乗算器が動作する必要がなく、そして変調精度における損失が生じないからである。同じオーバサンプリング速度のそのような使用は、量子化雑音を拡散し、雑音フロアー(noise floor)を低下させるのに役立つ。
【0065】
マルチアキュムレータ波形発生器の複雑さは次のようにまとめられることが認められるであろう。
【0066】
【数10】
【0067】
入力が1シンボルにわたり一定であることを用いた伝統的なFIRの複雑さは、次のとおりである。
【0068】
【数11】
【0069】
従って、両方のアプローチは、オーバサンプリング比が導関数次数に等しいとき同じ複雑さを持つことが理解されるであろう。
しかしながら、低EVMを必要とするEDGEに似たシステムに対して、16のオーバサンプリングが必要とされる。4次の導関数は、EVM及びスペクトル・マスク(Spectral Mask)の両方に適合し、そのため複雑さの1/4の比は、前述のマルチアキュムレータ波形発生器アプローチを用いるとき存在する。
【0070】
また、オーバサンプリングされたディジタル/アナログ変換器がシンボル・レートの40倍より高いオーバサンプリング・クロックでもって用いられるとき、マルチアキュムレータ波形発生器の使用は、複雑さを著しく低減する。
【0071】
以下の表は、様々なMAに対する波形発生器の複雑さを示す。
【0072】
【表1】
【0073】
前述のIQ変調器及び方法は以下の利点を提供することが理解されるであろう。
・伝統的なFIRに対する複雑さが、オーバサンプリング比を導関数次数で除算したものに等しい係数だけ低減すること。
・ディジタルの非常に低いIFモードTXに対するプログラマビリティ。
・同じ回路が、補間を狭帯域MAに対して実行することができること。
・係数の組の低減により、MA間、例えば、EDGEとIS136との間での早いハンドオーバを可能にする2組の係数の実行を可能にすること。
【図面の簡単な説明】
【図1】
図1は、本発明を組み込む、マルチアキュムレータ波形発生器においてEDGEモードIQ変調に使用のRIFのための信号処理フローの略ブロック図を示す。
【図2】
図2は、マルチアキュムレータ波形発生器に使用のマルチアキュムレータ多項式発生器の略ブロック図を示す。
【図3】
図3は、マルチアキュムレータ波形発生器に使用し得るI/Q位相補正付きIF位相発生器の略ブロック図を示す。
【図4】
図4は、プログラム可能な複素パルス整形ディジタル変調器の略ブロック図を示す。
【図5】
図5は、複素RIFフィルタの略ブロック図を示す。
【図6】
図6は、図5のFIRの特定の直列の実施形態の略ブロック図を示す。
【図7】
図7は、オーバサンプリングされたディジタル/アナログ変換器のサンプリング周波数より小さいサンプリング周波数で動作するパルス整形FIRフィルタを用いたオーバサンプリングされたディジタル/アナログ変換器を用いたTX処理部の略ブロック図を示す。
【図8】
図8は、図7のTX処理部の更なる代替形態であって、補間器がパルス整形フィルタとオーバサンプリングされたディジタル/アナログ変換器との間に追加されている代替形態の略ブロック図を示す。
【図9】
図9は、導関数FIRがシンボル・レート周波数で動作し、且つマルチアキュムレータ多項式発生器がオーバサンプリングされたディジタル/アナログ変換器のオーバサンプリング・クロック・レートで直接動作するTX処理部の略ブロック図を示す。
Claims (14)
- I及びQシンボルに従って信号を変調するIQ変調器(400)であって、
信号をフィルタリングし且つシンボル・レートで動作する導関数FIR手段(100)と、
前記導関数FIR手段からの出力を受け取り、且つそれから、I及びQシンボルで変調された信号を生成するマルチアキュムレータ手段(200)と
を備えるIQ変調器。 - 前記マルチアキュムレータ手段がプログラム可能なオーバサンプリング比を有する請求項1記載のIQ変調器。
- 前記導関数FIR手段が、複数のFIRフィルタ係数を生成する乗算器手段(112,122,132,142)を備える請求項1又は2記載のIQ変調器。
- 前記導関数FIR手段が、それぞれ複数のFIRフィルタ係数を生成する複数の乗算器機構(112,122,132,142)を備える請求項3記載のIQ変調器。
- 前記導関数FIR手段が、複数のFIRフィルタ係数を生成する共用された乗算器機構(600)を備える請求項3記載のIQ変調器。
- 前記導関数FIR手段が、ルックアップ・テーブルの中の所定の値から乗算器値を検索して、複数のFIRフィルタ係数を生成するルックアップ・テーブル手段を備える請求項3記載のIQ変調器。
- 前記マルチアキュムレータ手段の後に直接結合されたオーバサンプリングされたディジタル/アナログ変換器手段を更に備える請求項1から6のいずれか一項に記載のIQ変調器。
- I及びQシンボルに従って信号を変調する方法であって、
信号をフィルタリングし且つシンボル・レートで動作する導関数FIR手段(100)を設けるステップと、
前記導関数FIR手段からの出力を受け取り、且つそれから、I及びQシンボルで変調された信号を生成するマルチアキュムレータ手段(200)を設けるステップと
を備えるIQ変調方法。 - 前記マルチアキュムレータ手段がプログラム可能なオーバサンプリング比を有する請求項8記載のIQ変調方法。
- 前記導関数FIR手段が、複数のFIRフィルタ係数を生成する乗算器手段(112,122,132,142)を備える請求項8又は9記載のIQ変調方法。
- 前記導関数FIR手段が、それぞれ複数のFIRフィルタ係数を生成する複数の乗算器機構(112,122,132,142)を備える請求項10記載のIQ変調方法。
- 前記導関数FIR手段が、複数のFIRフィルタ係数を生成する共用された乗算器機構(600)を備える請求項10記載のIQ変調方法。
- 前記導関数FIR手段が、ルックアップ・テーブルの中の所定の値から乗算器値を検索して、複数のFIRフィルタ係数を生成するルックアップ・テーブル手段を備える請求項10記載のIQ変調方法。
- 前記マルチアキュムレータ手段の後に直接結合されたオーバサンプリングされたディジタル/アナログ変換器手段を更に備える請求項8から13のいずれか一項に記載のIQ変調方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00403609A EP1239640B1 (en) | 2000-12-20 | 2000-12-20 | Quadrature modulator with programmable pulse shaping |
PCT/EP2001/011563 WO2002051083A1 (en) | 2000-12-20 | 2001-10-08 | Quadrature modulator with pulse-shaping |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004516745A true JP2004516745A (ja) | 2004-06-03 |
JP2004516745A5 JP2004516745A5 (ja) | 2005-12-22 |
JP3931140B2 JP3931140B2 (ja) | 2007-06-13 |
Family
ID=8173992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002552259A Expired - Fee Related JP3931140B2 (ja) | 2000-12-20 | 2001-10-08 | Iq変調器及び方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7158578B2 (ja) |
EP (1) | EP1239640B1 (ja) |
JP (1) | JP3931140B2 (ja) |
KR (1) | KR100855515B1 (ja) |
CN (1) | CN1266903C (ja) |
AT (1) | ATE266287T1 (ja) |
AU (1) | AU2002218211A1 (ja) |
DE (1) | DE60010512T2 (ja) |
WO (1) | WO2002051083A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE260521T1 (de) * | 2000-12-07 | 2004-03-15 | Motorola Inc | Wellenformgenerator zur verwendung in quadraturmodulation (i/q) |
US7471736B2 (en) * | 2003-09-30 | 2008-12-30 | Alcatel-Lucent Usa Inc. | Frequency based modulator compensation |
US7856070B2 (en) * | 2004-08-16 | 2010-12-21 | Broadcom Corporation | Method and system for digital baseband receiver with digital RF/IF/VLIF support in GSM/GPRS/EDGE compliant handsets |
US7555081B2 (en) * | 2004-10-29 | 2009-06-30 | Harman International Industries, Incorporated | Log-sampled filter system |
US9071496B2 (en) | 2007-11-02 | 2015-06-30 | Fadhel M. Ghannouchi | All-digital multi-standard transmitter architecture using delta-sigma modulators |
US8724733B2 (en) * | 2007-11-02 | 2014-05-13 | Fadhel M. Ghannouchi | All-digital multi-standard transmitters architecture using delta-sigma modulators |
US8452332B2 (en) | 2008-08-20 | 2013-05-28 | Qualcomm Incorporated | Switching between different transmit/receive pulse shaping filters for limiting adjacent channel interference |
US8437762B2 (en) | 2008-08-20 | 2013-05-07 | Qualcomm Incorporated | Adaptive transmission (Tx)/reception (Rx) pulse shaping filter for femtocell base stations and mobile stations within a network |
CN102109542B (zh) * | 2009-12-25 | 2015-10-07 | 北京普源精电科技有限公司 | 一种可配置复用数字内插和数字滤波功能的数字示波器 |
US8890634B2 (en) * | 2012-10-26 | 2014-11-18 | Mstar Semiconductor, Inc. | Multiplexed configurable sigma delta modulators for noise shaping in a 25-percent duty cycle digital transmitter |
US9628119B2 (en) * | 2014-06-27 | 2017-04-18 | Nxp Usa, Inc. | Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion |
US20240098658A1 (en) * | 2022-09-21 | 2024-03-21 | Qualcomm Incorporated | Transmitter including pll with dual outputs for generating dac sampling and lo signals |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270953A (en) * | 1991-05-23 | 1993-12-14 | Rockwell International Corporation | Fast convolution multiplier |
EP0591477A4 (en) * | 1991-06-25 | 1995-05-24 | Commw Of Australia | ARBITRARY WAVEFORM GENERATOR ARCHITECTURE. |
US5870431A (en) * | 1996-06-27 | 1999-02-09 | Qualcomm Incorporated | ROM-based finite impulse response filter for use in mobile telephone |
US6014682A (en) * | 1997-05-30 | 2000-01-11 | International Business Machines Corporation | Methods and apparatus for variable-rate down-sampling filters for discrete-time sampled systems using a fixed sampling rate |
US6031431A (en) * | 1997-11-07 | 2000-02-29 | Hitachi America, Ltd. | Methods and apparatus for implementing modulators and programmable filters |
US6570907B1 (en) * | 1999-10-04 | 2003-05-27 | Ericsson Inc. | Simplified finite impulse response (FIR) digital filter for direct sequencespread spectrum communication |
-
2000
- 2000-12-20 EP EP00403609A patent/EP1239640B1/en not_active Expired - Lifetime
- 2000-12-20 AT AT00403609T patent/ATE266287T1/de not_active IP Right Cessation
- 2000-12-20 DE DE60010512T patent/DE60010512T2/de not_active Expired - Fee Related
-
2001
- 2001-10-08 CN CNB018211178A patent/CN1266903C/zh not_active Expired - Fee Related
- 2001-10-08 JP JP2002552259A patent/JP3931140B2/ja not_active Expired - Fee Related
- 2001-10-08 AU AU2002218211A patent/AU2002218211A1/en not_active Abandoned
- 2001-10-08 US US10/451,094 patent/US7158578B2/en not_active Expired - Lifetime
- 2001-10-08 WO PCT/EP2001/011563 patent/WO2002051083A1/en active Application Filing
- 2001-10-08 KR KR1020037008358A patent/KR100855515B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
DE60010512T2 (de) | 2004-09-23 |
US7158578B2 (en) | 2007-01-02 |
CN1266903C (zh) | 2006-07-26 |
AU2002218211A1 (en) | 2002-07-01 |
DE60010512D1 (de) | 2004-06-09 |
KR100855515B1 (ko) | 2008-09-02 |
WO2002051083A1 (en) | 2002-06-27 |
JP3931140B2 (ja) | 2007-06-13 |
KR20030062441A (ko) | 2003-07-25 |
ATE266287T1 (de) | 2004-05-15 |
EP1239640A1 (en) | 2002-09-11 |
CN1483267A (zh) | 2004-03-17 |
US20040041644A1 (en) | 2004-03-04 |
EP1239640B1 (en) | 2004-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3970838B2 (ja) | 信号変換システム | |
Dinis et al. | A fully parallel architecture for designing frequency-agile and real-time reconfigurable FPGA-based RF digital transmitters | |
KR101944205B1 (ko) | 다중 대역 신호를 생성하는 시스템 및 방법 | |
JP3931140B2 (ja) | Iq変調器及び方法 | |
US5590155A (en) | Equipment for generating a transmit signal from first and second digital signals | |
US7502422B2 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
JP2002368680A (ja) | オフラインのシグマ・デルタ変換および記憶による高速、高分解能の、da変換器を有する基地局 | |
US7830217B1 (en) | Method and system of vector signal generator with direct RF signal synthesis and parallel signal processing | |
JPH1075267A (ja) | 疑似gmsk変調装置 | |
JP3760113B2 (ja) | ディジタルアップコンバータ | |
JP2014513503A (ja) | ベースバンド−無線周波数アップコンバーター | |
Cho et al. | A 8.75-MBaud single-chip digital QAM modulator with frequency-agility and beamforming diversity | |
WO2004034603A2 (en) | Transmitter and methods of transmission using separate phase and amplitude modulators | |
JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
GB2410407A (en) | Digital FSK transmitter containing a quadrature modulator | |
JP4790145B2 (ja) | ディジタルアップコンバータ | |
Kosunen et al. | A multicarrier QAM-modulator for WCDMA basestation with on-chip D/A converter | |
JPH06224955A (ja) | 信号発生装置 | |
US20040019620A1 (en) | Waveform generator for use in iq modulation | |
JPH06104943A (ja) | 四相位相変調装置 | |
JP6177057B2 (ja) | 無線通信用ic | |
EP3499728A1 (en) | Digital power amplification circuit | |
JPH0335640A (ja) | 直交変調器 | |
Lim et al. | Design Of Digital Compensation Filters In Iq Modulator By H2 Norm Minimization-A State-Space Approach | |
Kosunen et al. | A multicarrier QAM modulator for WCDMA basestation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050304 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3931140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |