KR20030056322A - 트렌치형 소자분리를 갖는 이미지센서 - Google Patents

트렌치형 소자분리를 갖는 이미지센서 Download PDF

Info

Publication number
KR20030056322A
KR20030056322A KR1020010086522A KR20010086522A KR20030056322A KR 20030056322 A KR20030056322 A KR 20030056322A KR 1020010086522 A KR1020010086522 A KR 1020010086522A KR 20010086522 A KR20010086522 A KR 20010086522A KR 20030056322 A KR20030056322 A KR 20030056322A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
image sensor
well
depth
photodiode
Prior art date
Application number
KR1020010086522A
Other languages
English (en)
Inventor
고호순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010086522A priority Critical patent/KR20030056322A/ko
Publication of KR20030056322A publication Critical patent/KR20030056322A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 포토다이오드의 정전용량을 증가시키며, 웰 형성에 따른 이미지센서의 불량 확률을 최소화할 수 있는 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층 내의 상기 반도체층 표면 하부에 형성된 다수의 포토다이오드; 상기 포토다이오드 사이의 상기 반도체층 하부에 제1깊이로 형성된 제1도전형의 웰; 및 상기 포토다이오드와 상기 웰 사이의 상기 반도체층 내에 상기 제1깊이와 적어도 동일한 제2깊이로 형성된 필드절연막을 포함하는 이미지센서를 제공한다.

Description

트렌치형 소자분리를 갖는 이미지센서{Image sensor having shal}
본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 포토다이오드의 용량을 증가시킬 수 있는 이미지센서에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.
도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixer) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서브미크론 CMOS Epi 공정을 적용하였다.
단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 센싱확산영역(Floating Sensing Node; 이하 FD라 함)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다.
그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 "0"에 가까운 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C)
한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.
이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.
가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다.
나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.
다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.
라. Sx를 온시켜 단위 화소를 온시킨다.
마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node; 이하 FD라 함)의 직류 전위 변화(CD level shift)를 의미한다.
바. Tx를 온 시킨다.
사. 모든 광전하(Photogenerated Charge)는 FD로 운송된다.
아. Tx를 오프 시킨다.
자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.
차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.
카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.
도 2는 종래기술에 따른 이미지센서를 도시한 평면도이며, 도 3은 도 2를 A-A'으로 절단한 단면도이다.
도 2를 참조하면, 고농도의 P++층 P-Epi층이 적층된 반도체층(도시하지 않음) 하부에 포토다이오드(PD)가 배치되어 있으며, 트랜스퍼 게이트(Tx)와 리셋 게이트(Rx)가 각각 액티브영역에 배치되어 있으며, 이웃하는 포토다이오드(PD) 사이에 P-웰(P-Well)이 형성되어 있으며, P-웰(P-Well) 상의 액티브 영역에 드라이브 게이트(Dx)와 셀렉트 게이트(Sx)가 형성되어 있다.
또한, 도 3을 참조하면, 포토다이오드(PD)는 하부의 깊은 N형의 저농도 불순물영역(n-)과 N형의 저농도 불순물영역(n-) 상부의 반도체층(Sub) 표면에 접하는 고농도의 P형 불순물영역(P0)이 형성되어 있다.
전술한 바와 같이 이미지센서는 외부의 빛을 입력으로 받아 전기적인 츨력으로 전환시켜주는 소자인 바, 여기서 빛을 받는 영역은 포토다이오드(PD)이며 이곳에서 PNP(NPN) 또는 PN(NP)에 의해 형성되는 전하공핍영역에서 외부의 빛을 받아 전자-정공쌍(Electron Hole Pair; 이하 EHP라 함)들을 형성한다. 이 전하들은 트랜스퍼 게이트(Tx)에 의해 센싱확산영역(FD, 도시하지 않음)으로 옮겨지고, 이에 따른 센싱확산영역의 전위변화는 드라이브 게이트(Dx)의 전위 변화를 일으켜 출력신호를 변화시킨다. 이 때 드라이브 게이트(Dx)와 화소 어레이(Pixel array)의 열(Row) 또는 행(Column) 선택(Selection)을 위해 사용하는 셀렉트 게이트(Sx)는 엔모스 트랜지스터(NMOS)로 구성되어 있다. NMOS 형성을 위하여 P-웰(P-Well)을 형성할 때, 도 2 및 도 3에 도시된 바와 같이 P-웰(P-Well)의 확산에 의하여 포토다이오드(PD)의 N형 불순물영역(n-)의 확장이 제한되어 포토다이오드(PD)의 용량이 감소하게 된다. 따라서, 가능한한 작은 정도로 웰을 형성해야 하는 어려움이 있다.
웰 형성을 위한 이온주입은 수백 ∼ 1000KeV 이상의 에너지로 이온주입되므로 일반적으로 2㎛ ∼ 4㎛ 정도 두께의 포토레지스트를 사용하는 바, 이에 따라 미니 웰(Mini well) 형성용 마스크를 정확히 진행하는데 어려움이 있으며, 공정 변화(Varaiation)도 심하게 되어 화소의 특성 저하나 불량의 원인이 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 포토다이오드의 정전용량을 증가시키며, 웰 형성에 따른 이미지센서의 불량 확률을 최소화할 수 있는 이미지센서를 제공하는데 그 목적이 있다.
도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,
도 2는 종래기술에 따른 이미지센서를 도시한 평면도,
도 3은 도 2를 A-A'방향으로 절단한 단면도,
도 4는 본 발명의 이미지센서를 도시한 평면도,
도 5는 도 4를 B-B' 방향으로 절단한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
Sub : 반도체층PD : 포토다이오드
Fox : 필드절연막Tx : 게이트전극
Dx : 드라이브 게이트Sx : 셀렉트 게이트
Rx : 리셋 게이트Tx : 트랜스퍼 게이트
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 상기 반도체층 내의 상기 반도체층 표면 하부에 형성된 다수의 포토다이오드; 상기 포토다이오드 사이의 상기 반도체층 하부에 제1깊이로 형성된 제1도전형의 웰; 및 상기 포토다이오드와 상기 웰 사이의 상기 반도체층 내에 상기 제1깊이와 적어도 동일한 제2깊이로 형성된 필드절연막을 포함하는 이미지센서를 제공한다.
바람직하게 본 발명의 상기 이미지센서는 상기 웰 상에 형성된 드라이브 게이트 및 셀렉트 게이트를 더 포함하는 것을 특징으로 하며,
상기 포토다이오드는 상기 필드절연막 사이의 상기 반도체층 하부에 상기 제2깊이보다 얕은 제3깊이로 형성된 제2도전형의 제1불순물영역; 및 상기 제1불순물영역 상부의 상기 반도체층 표면에 형성된 제1도전형의 제2불순물영역을 포함하는 것을 특징으로 하며,
상기 반도체층은 제1도전형의 기판; 및 상기 기판 상부의 제1도전형의 에피층을 포함하며,
상기 제2깊이는 1㎛ 내지 3㎛인 것을 특징으로 하며, 상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 한다.
본 발명은, 웰 깊이 이상으로 트렌치를 형성하여 화소 내에서의 웰 형성 이후 포토다이오드로의 확산을 방지하며, 웰 마스크 사이즈를 크게 형성하면서 포토다이오드의 용량 감소를 방지하도록 하는 것을 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 4와 도 5는 각각 본 발명의 이미지센서를 도시한 평면도 및 단면도이다.
도 4를 참조하면, 본 발명의 이미지센서는 P형의 반도체층(도시하지 않음)과, 반도체층 내의 반도체층 표면 하부에 형성된 다수의 포토다이오드(PD)와, 포토다이오드(PD) 사이의 반도체층 하부에 제1깊이로 형성된 P형의 웰(P-Well)과, 포토다이오드(PD)와 웰(P-Well) 사이의 반도체층 내에 전술한 제1깊이와 적어도 동일한 즉, 같거나 더 깊은 제2깊이로 형성된 필드절연막을 구비하여 구성되며, 웰(P-Well) 상에 형성된 드라이브 게이트(Dx)와 셀렉트 게이트(Sx)를 포함하며, 포토다이오드(PD)는 필드절연막(Fox) 사이의 반도체층 하부에 제2깊이보다 얕은 제3깊이로 형성된 N형의 불순물영역(n-)와 n-영역 상부의 반도체층 표면에 형성된 P형의 불순물영역(P0)을 포함하며, 전술한 제2깊이는 1㎛ 내지 3㎛이다.
도 5를 참조하면, 전술한 각 구성 요소에 대한 단면 프로파일에서 알 수 있듯이 본 발명은 필드절연막(Fox)의 깊이를 P-웰(P-Well)의 깊이 보다 더 깊게 형성한 것으로 트렌치 소자분리시 P-웰(P-Well) 깊이 이상의 트렌치를 형성할 경우 P-웰(P-Well) 디자인을 인접 포토다이오드(PD) 영역 전까지 정의(Define)하는 것이 가능하며, 안정적인 패턴 정의에 따른 셀렉트 게이트(Sx) 및 드라이브 게이트(Dx)의 안정적인 동작이 가능하다.
한편, 전술한 실시예 외에 화소어레이영역 이외의 지역에는 넓은 필드영역(Wide field)이 있을 수 있다. 이럴 경우 필드 영역에 갭-필(Gap-fill)을 위하여 트렌치 깊이 이상의 산화막을 증착해야 하며 트렌치의화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 또한 그 연마타겟이 증가하게 되어, CMP의 균일도(Uniformity)를 제어하기가 어려워지므로 전술한 트렌치 마스크 공정으로 넓은 필드영역이 없는 화소어레이영역과 나머지 부분에 대하여 각각 마스크 형성과 식각 공정으로 나누어 진행함으로써 이를 해결할 수 있다. 여기서, 반도체층(Sub)은 고농도의 P++ 기판과 P에피층이 적층된 것이다.
전술한 본 발명은, STI 구조의 필드절연막 형성시 그 트랜치 깊이를 P-웰의 확산되어 형성된 깊이 이상으로 형성한으로써, P-웰 불순물의 포토다이오드의 깊은 n-영역으로의 확산 방지에 의한 포토다이오드의 용량 감소를 방지할 수 있으며, P-웰 마스크 공정시 마스크의 크기를 크게 할 수 있어, P-웰 형성을 위한 마스크 공정의 마진 또한 향상시킬 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 포토다이오드의 면적을 넓힘으로써 포토다이오드의 용량를 증가시킬 수 있으며, 공정 마진을 향상시킬 수 있어, 궁극적으로 이미지센서의성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (7)

  1. 이미지센서에 있어서,
    제1도전형의 반도체층;
    상기 반도체층 내의 상기 반도체층 표면 하부에 형성된 다수의 포토다이오드;
    상기 포토다이오드 사이의 상기 반도체층 하부에 제1깊이로 형성된 제1도전형의 웰; 및
    상기 포토다이오드와 상기 웰 사이의 상기 반도체층 내에 상기 제1깊이와 적어도 동일한 제2깊이로 형성된 필드절연막
    을 포함하는 이미지센서.
  2. 제 1 항에 있어서,
    상기 웰 상에 형성된 드라이브 게이트 및 셀렉트 게이트를 더 포함하는 것을 특징으로 하는 이미지센서.
  3. 제 1 항에 있어서,
    상기 포토다이오드는,
    상기 필드절연막 사이의 상기 반도체층 하부에 상기 제2깊이보다 얕은 제3깊이로 형성된 제2도전형의 제1불순물영역; 및
    상기 제1불순물영역 상부의 상기 반도체층 표면에 형성된 제1도전형의 제2불순물영역
    을 포함하는 것을 특징으로 하는 이미지센서.
  4. 제 1 항에 있어서,
    상기 반도체층은,
    제1도전형의 기판; 및
    상기 기판 상부의 제1도전형의 에피층
    을 포함하는 것을 특징으로 하는 이미지센서.
  5. 제1 항 또는 제 3 항에 있어서,
    상기 제2깊이는 1㎛ 내지 3㎛인 것을 특징으로 하는 이미지센서.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
  7. 제 1 항에 있어서,
    상기 필드절연막은 STI(Shallow Trench Isolation) 구조인 것을 특징으로 하는 이미지센서.
KR1020010086522A 2001-12-28 2001-12-28 트렌치형 소자분리를 갖는 이미지센서 KR20030056322A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010086522A KR20030056322A (ko) 2001-12-28 2001-12-28 트렌치형 소자분리를 갖는 이미지센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010086522A KR20030056322A (ko) 2001-12-28 2001-12-28 트렌치형 소자분리를 갖는 이미지센서

Publications (1)

Publication Number Publication Date
KR20030056322A true KR20030056322A (ko) 2003-07-04

Family

ID=32214524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010086522A KR20030056322A (ko) 2001-12-28 2001-12-28 트렌치형 소자분리를 갖는 이미지센서

Country Status (1)

Country Link
KR (1) KR20030056322A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151804A (ja) * 1992-10-30 1994-05-31 Matsushita Electron Corp Ccd固体撮像素子およびその製造方法
JPH09213917A (ja) * 1996-01-31 1997-08-15 Sanyo Electric Co Ltd 光半導体集積回路装置
KR20010015399A (ko) * 1999-07-23 2001-02-26 이데이 노부유끼 고체 촬상 소자의 제조 방법 및 고체 촬상 소자
KR20020034306A (ko) * 2000-10-31 2002-05-09 박종섭 씨모스 이미지센서의 화소 격리 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151804A (ja) * 1992-10-30 1994-05-31 Matsushita Electron Corp Ccd固体撮像素子およびその製造方法
JPH09213917A (ja) * 1996-01-31 1997-08-15 Sanyo Electric Co Ltd 光半導体集積回路装置
KR20010015399A (ko) * 1999-07-23 2001-02-26 이데이 노부유끼 고체 촬상 소자의 제조 방법 및 고체 촬상 소자
KR20020034306A (ko) * 2000-10-31 2002-05-09 박종섭 씨모스 이미지센서의 화소 격리 방법

Similar Documents

Publication Publication Date Title
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
KR100278285B1 (ko) 씨모스 이미지센서 및 그 제조방법
JP4870656B2 (ja) シーモスイメージセンサー及びその製造方法
KR100606906B1 (ko) 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
KR100748326B1 (ko) 이미지센서 및 그 제조 방법
KR100813801B1 (ko) 광감도를 향상시키기 위한 이미지센서 및 그 제조 방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100748314B1 (ko) 이미지센서 및 그 제조 방법
KR20030000654A (ko) 이미지센서 제조 방법
KR100873812B1 (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100440775B1 (ko) 이미지센서 제조 방법
KR20030056322A (ko) 트렌치형 소자분리를 갖는 이미지센서
KR100790229B1 (ko) 이미지센서 및 그 제조 방법
KR100714604B1 (ko) 이미지 센서 및 그 제조방법
KR20030057677A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100851497B1 (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법
KR100748345B1 (ko) 광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR20030056060A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100838466B1 (ko) 고집적 이미지센서 제조 방법
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100790286B1 (ko) 이미지센서 제조 방법
KR20030057710A (ko) 감도개선을 위한 씨모스 이미지센서 및 그의 제조 방법
KR20030057707A (ko) 이미지센서의 제조 방법
KR100749254B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법
KR100700265B1 (ko) 이미지센서 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application