KR20030055747A - 반도체 메모리 소자의 로오 어드레스 카운트회로 - Google Patents
반도체 메모리 소자의 로오 어드레스 카운트회로 Download PDFInfo
- Publication number
- KR20030055747A KR20030055747A KR1020010085821A KR20010085821A KR20030055747A KR 20030055747 A KR20030055747 A KR 20030055747A KR 1020010085821 A KR1020010085821 A KR 1020010085821A KR 20010085821 A KR20010085821 A KR 20010085821A KR 20030055747 A KR20030055747 A KR 20030055747A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- row address
- normal
- cell count
- redundancy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 소자의 로오 어드레스 카운트회로에 관한 것으로서, 로오 어드레스 카운터가 노멀 셀의 리프레쉬를 종료하면 자동으로 리던던시 셀을 리프레쉬시켜서 테스트 모드로의 진입시간을 제거하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 본 발명은, 제1 리프레쉬 명령신호에 응답하여 복수의 로오 어드레스와 리던던시 셀을 카운트하기 위한 리던던시 셀 카운트신호를 발생시키는 복수의 로오 어드레스 카운터; 및 상기 리던던시 셀 카운트신호와 제2 리프레쉬 명령신호에 응답하여 노멀 셀 또는 리던던시 셀을 리프레쉬시키는 노멀/리던던시 셀 리프레쉬부를 구비한 것을 특징으로 한다.
Description
본 발명은 반도체 메모리 소자의 로오 어드레스 카운터에 관한 것으로, 보다 상세하게는 로오 어드레스 카운터가 노멀 셀의 리프레쉬를 종료하면 자동으로 리던던시 셀을 리프레쉬시켜서 리던던시 테스트 모드로의 진입시간을 제거하는 것에 관한 것이다.
DRAM은 리프레쉬 명령이 로오 어드레스 카운터에 입력되면 내부적으로 로오 어드레스를 만들어서 순차적으로 셀에 저장된 데이터를 잃어버리지 않게 리프레쉬시킴으로써 셀에 저장된 데이터를 보존한다.
도 1은 종래의 로오 어드레스 카운터의 블록도를 나타내고, 도 2는 도 1의 로오 어드레스의 값을 나타낸다.
이러한 종래의 로오 어드레스 카운터는 내부 리프레쉬 명령신호 Sadlypz가 하이레벨로 되면 도 2와 같이 순서대로 로오 어드레스를 발생시키고, 마지막 로오 어드레스 iatz<12> 및 iatx<12>까지 카운트가 되면 다시 처음로부터 카운트하도록 구성된다.
그러나, 이러한 종래의 로오 어드레스 카운터(1-13)는 노멀 셀을 리프레쉬시키는 명령신호만 있기 때문에, 리던던트 셀을 액세스하기 위한 테스트 모드로 진입하면 리던던트 셀을 리프레쉬시킨다. 그런 다음에 테스트 모드로부터 벗어나면 다시 노멀 셀을 액세스하기 때문에, 리던던시 셀을 리프레쉬시키기 위해서는 리프레쉬 명령신호 Sadlypz 이외에 부수적인 명령, 예컨대 리던던시 셀을 액세스하기 위한 테스트 모드 진입신호를 사용하여 리던던트 셀을 리프레쉬시켜야 하기 때문에, 테스트 모드로 진입하는 시간이 더 걸리게 된다.
따라서, 이와 같은 문제점을 해결하기 위해 본 발명은, 로오 어드레스 카운터가 노멀 셀의 리프레쉬를 종료하면 자동으로 리던던시 셀을 리프레쉬시켜 테스트 모드 진입하는데 걸리는 시간을 제거하는 것을 목적으로 한다.
도 1은 종래의 반도체 메모리 소자의 로오 어드레스 카운트회로의 블록도.
도 2는 도 1의 로오 어드레스의 값을 나타낸 테이블.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 로오 어드레스 카운트회로의 블록도.
도 4는 도 3에 나타낸 1개의 로오 어드레스 카운터의 회로도.
이러한 목적을 달성하기 위해, 본 발명은, 제1 리프레쉬 명령신호에 응답하여 복수의 로오 어드레스와 리던던시 셀을 카운트하기 위한 리던던시 셀 카운트신호를 발생시키는 복수의 로오 어드레스 카운터; 상기 복수의 로오 어드레스 중 하나와 상기 리던던시 셀 카운트신호에 응답하여 노멀 셀 카운트 신호를 발생시키는 노멀 셀 카운트부; 및 상기 리던던시 셀 카운트신호와 제2 리프레쉬 명령신호에 응답하여 노멀 셀 또는 리던던시 셀을 리프레쉬시키는 노멀/리던던시 셀 리프레쉬부를 구비한 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 로오 어드레스 카운터로서, 이것은 14개의 로오 어드레스 카운터(21-34), 노멀 셀 카운트부(35) 및 노멀/리던던시 셀 리프레쉬부(36)를 구비한다.
로오 어드레스 카운터(21, 22, 23, 24, 25, 26, 27)는 리프레쉬 명령신호 Sadlypz와 이것의 반전신호를 입력받아 로오 어드레스 iatz<2>∼<8> 및 iatx<2>∼<8>를 순차적으로 발생시킨다. 로오 어드레스 카운터(28)는 로오 어드레스 iatz<8> 및 iatx<8>와 노멀 셀 카운트 신호 resetpx을 입력받아 로오 어드레스 iatz<9> 및 iatx<9>를 발생시킨다. 로오 어드레스 카운터(29)는 로오 어드레스 iatz<9> 및 iatx<9>와 노멀 셀 카운트 신호 resetpx을 입력받아 로오 어드레스 iatz<10> 및 iatx<10>를 발생시킨다. 로오 어드레스 카운터(30)는 로오 어드레스 iatz<10> 및 iatx<10>을 입력받아 로오 어드레스 iatz n<0> 및 iatx n<0>를 발생시킨다. 로오 어드레스 카운터(31)는 로오 어드레스 iatz n<0> 및 iatx n<0>을 입력받아 로오 어드레스 iatz n<1> 및 iatx n<1>를 발생시킨다. 로오 어드레스 카운터(32)는 로오 어드레스 iatz n<1> 및 iatx n<1>을 입력받아 로오 어드레스 iatz<11> 및 iatx<11>를 발생시킨다. 로오 어드레스 카운터(33)는 로오 어드레스 iatz<11> 및 iatx<11>을 입력받아 로오 어드레스 iatz<12> 및 iatx<12>를 발생시킨다. 로오 어드레스 카운터(34)는 로오 어드레스 iatz<12> 및 iatx<12>와 노멀 셀 카운트신호 resetpx을 입력받아 리던던시 셀을 카운트하기 위한 리던던시 셀 카운트신호 iatz_r을 발생시킨다. 노멀 셀 카운트부(35)는 로오 어드레스 iatz<9>와 리던던시 셀 카운트신호 iatz_r을 논리 조합하여 노멀 셀을 카운트하기 위한 노멀 셀 카운트 신호 resetpx를 발생시켜 노멀 셀을 카운트한다. 노멀/리던던시 리프레쉬부(36)는 리던던시 셀 테스트 모드 신호 tm_xredz, 리던던시 셀 카운트신호 iatz_r 및 로우펄스의 리프레쉬 명령신호 ref4x를 논리 조합하여 노멀/리던던시 셀을 리프레쉬시키기 위한 노멀/리던던시 셀 리프레쉬신호 tmxredz를 발생시켜, 리던던시 셀 또는 노멀 셀을 리프레쉬시킨다.
노멀 셀 카운트부(35)는 로오 어드레스 iatz<9>와 리던던시 셀 카운트 신호 iatz_r를 논리 조합하여 노멀 셀 카운트신호 resetpx를 발생시키는 낸드 게이트 ND1과, 낸드 게이트 ND1의 출력신호와 모든 뱅크 테스트 모드신호 tm_compz를 논리 조합하는 낸드 게이트 ND2와, 낸드 게이트 ND2의 출력신호를 반전시키는 인버터 IV1로 구성된다.
노멀/리던던시 셀 리프레쉬부(36)는 리던던시 셀 카운트신호 iatz_r와 로우펄스의 리프레쉬 명령신호 ref4x를 논리 조합하는 낸드 게이트 ND2, 낸드 게이트ND2의 출력신호를 반전시키는 인버터 IV2, 인버터 IV2의 출력신호와 리던던시 셀 테스트 모드 신호 tm_xredz를 논리 조합하는 노어 게이트 NR1 및 노어 게이트 NR1의 출력신호를 반전시켜 노멀/리던던시 셀 리프레쉬신호를 발생시키는 인버터 IV3로 구성된다.
도 4는 도 3의 로오 어드레스 카운터(28, 29, 34)의 회로도를 나타낸다.
도 4에서, 인버터 IV4는 로오 어드레스 iatx_1(iatx<8>, iatx<9>, iatx<12> 중 하나)을 반전시킨다. 낸드 게이트 ND4는 인버터 IV4의 출력신호와 노멀 셀 카운트신호 resetpx를 논리 조합한다. 낸드 게이트 ND5는 노멀 셀 카운트신호 resetpx와 로오 어드레스 iatz_1(iatz<8>, iatz<9>, iatz<12> 중 하나)을 논리 조합한다. 인버터 IV5는 낸드 게이트 ND5의 출력신호를 반전시킨다. PMOS 트랜지스터 P1은 소스 및 드레인이 전원전압 Vdd와 노드 CN1에 각각 접속되고 게이트로 노멀 셀 카운트신호 resetpx를 인가받는다. 인버터 IV8은 노드 CN1의 신호를 반전시킨다. 래치회로 LT1은 노드 CN1의 신호를 래치시킨다. 전달 게이트 T1은 인버터 IV5의 출력신호와 낸드 게이트 ND3의 출력신호의 제어하에 래치회로 LT1의 출력신호를 입력받아 전달한다. 래치회로 LT2는 전달 게이트 T1의 출력신호를 래치시킨다. 인버터 IV12는 래치회로 LT2의 출력신호를 반전시켜 로오 어드레스 iatz(iatz<9>, iatz<10>, iatz_r 중 하나)를 발생시킨다. 인버터 IV13은 인버터 IV12의 출력신호를 반전시켜 로오 어드레스 iatx(iatx<9> 또는 iatz<10>)를 발생시킨다. 여기서, 로오 어드레스 카운터(34)는 로오 어드레스 iatx는 사용하지 않고 로오 어드레스 iatz만을 사용한다.
이하, 본 발명의 로오 어드레스 카운터의 동작을 간략히 설명한다.
본 발명의 로오 어드레스 카운터는 노멀 셀의 로오 어드레스 카운트가 종료하면 리던던시 셀 카운트신호 iatz_r이 하이레벨로 된다. 이렇게 리던던시 셀 카운트신호 iatz_r이 하이레벨일 때 리프레쉬 명령신호 ref4x가 로우레벨이면 노멀/리던던시 셀 리프레쉬신호 tmxredz가 하이레벨로 되어 리던던트 워드라인을 순서대로 인에이블시켜 리던던시 셀을 리프레쉬시킨다.
뱅크당 리던던트 워드라인이 128라인이라면 모든 리던던트 워드라인이 인에이블된 후에 로오 어드레스 iatz<9>가 하이레벨로 되면 노멀 셀 카운트신호 resetpx가 로우레벨로 되고 리던던시 셀 카운트신호 iatz_r이 로우레벨로 됨으로써 다시 노멀 메인 워드라인이 인에이블되어 노멀 셀을 리프레쉬시킨다.
이상에서 살펴본 바와 같이, 본 발명은 노멀 셀을 리프레쉬킨 후에 자동으로 리던던트 셀을 리프레쉬시켜 테스트 모드로의 진입시간을 제거함으로서 리프레쉬시간을 단축시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (6)
- 제1 리프레쉬 명령신호에 응답하여 복수의 로오 어드레스와 리던던시 셀을 카운트하기 위한 리던던시 셀 카운트신호를 발생시키는 복수의 로오 어드레스 카운터; 및상기 리던던시 셀 카운트신호와 제2 리프레쉬 명령신호에 응답하여 노멀 셀 또는 리던던시 셀을 리프레쉬시키는 노멀/리던던시 셀 리프레쉬수단을 구비한 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로.
- 제 1 항에 있어서,상기 복수의 로오 어드레스 중 하나와 상기 리던던시 셀 카운트신호를 논리 조합하여 발생된 노멀 셀 카운트 신호에 응답해서 노멀 셀을 카운트하는 노멀 셀 카운트수단을 더 구비한 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로
- 제 2 항에 있어서, 상기 노멀 셀 카운트수단은,상기 복수의 로오 어드레스 중 하나와 상기 리던던시 셀 카운트신호를 논리 조합하여 상기 노멀 셀 카운트신호를 발생시키는 논리소자;상기 노멀 셀 카운트신호와 모든 뱅크 테스트 모드신호를 논리 조합하여 출력하는 논리회로로 구성된 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로.
- 제 2 항에 있어서, 상기 복수의 로오 어드레스 카운터는,제1 소정의 로오 어드레스와 상기 노멀 셀 카운트신호를 입력받아 제2 소정의 로오 어드레스를 발생시키는 제1 로오 어드레스 카운터;상기 제2 소정의 로오 어드레스와 상기 노멀 셀 카운트신호를 입력받아 제3 소정의 로오 어드레스를 발생시키는 제2 로오 어드레스 카운터; 및상기 복수의 로오 어드레스 카운터 중 마지막 번째의 로오 어드레스 카운터로부터의 소정의 로오 어드레스와 상기 노멀 셀 카운트신호를 입력받아 상기 리던던시 셀 카운트신호를 발생시키는 제3 로오 어드레스 카운터를 포함하고 있는 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로.
- 제 4 항에 있어서, 상기 제1, 제2 및 제3 로오 어드레스 카운터는,상기 복수의 로오 어드레스 중 하나의 반전신호와 상기 노멀 셀 카운트신호를 논리 조합하는 논리소자;상기 노멀 셀 카운트신호와 상기 복수의 로오 어드레스 중 다른 하나를 논리 조합하는 논리회로;소스 및 드레인이 전원전압과 제1 노드에 각각 접속되고 게이트로 상기 노멀 셀 카운트신호를 인가받는 제1 트랜지스터;제1 노드의 신호를 래치시키는 제1 래치회로;상기 논리회로의 출력신호와 상기 논리소자의 출력신호의 제어하에 상기 제1 래치회로의 출력신호를 입력받아 전달하는 전달 게이트;상기 전달 게이트의 출력신호를 래치시키는 제2 래치회로; 및상기 제2 래치회로의 출력신호를 반전시켜 상기 제1 노드로 전달하는 제1 인버터;상기 제2 래치회로의 출력신호를 반전시켜 상기 복수의 어드레스 중 하나를 발생시키는 제2 인버터; 및상기 제2 인버터의 출력신호를 반전시켜 상기 복수의 어드레스 중 다른 하나를 발생시키는 제3 인버터로 구성된 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로.
- 제 1 항에 있어서, 상기 노멀/리던던시 셀 리프레쉬수단은,상기 리던던시 셀 카운트신호와 상기 제2 리프레쉬 명령신호를 논리 조합하는 논리소자; 및상기 논리소자의 출력신호의 반전신호와 상기 리던던시 셀 테스트 모드신호를 논리 조합하여 상기 노멀/리던던시 셀 리프레쉬신호를 발생시키는 논리회로로 구성된 것을 특징으로 하는 반도체 메모리 소자의 로오 어드레스 카운트회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010085821A KR100819649B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 메모리 소자의 로오 어드레스 카운트회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010085821A KR100819649B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 메모리 소자의 로오 어드레스 카운트회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030055747A true KR20030055747A (ko) | 2003-07-04 |
| KR100819649B1 KR100819649B1 (ko) | 2008-04-04 |
Family
ID=32214002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010085821A KR100819649B1 (ko) | 2001-12-27 | 2001-12-27 | 반도체 메모리 소자의 로오 어드레스 카운트회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100819649B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805699B1 (ko) * | 2006-08-31 | 2008-02-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
| US7388799B2 (en) | 2005-06-30 | 2008-06-17 | Hynix Semiconductor Inc. | Semiconductor memory device |
| US9455016B2 (en) | 2013-09-02 | 2016-09-27 | SK Hynix Inc. | Semiconductor device |
| US10062427B2 (en) | 2014-07-02 | 2018-08-28 | Samsung Electronics Co., Ltd. | Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980083772A (ko) * | 1997-05-19 | 1998-12-05 | 문정환 | 반도체 메모리 |
| KR100273293B1 (ko) * | 1998-05-13 | 2001-01-15 | 김영환 | 리던던트 워드라인의 리프레쉬 구조 |
| US6195300B1 (en) * | 2000-03-24 | 2001-02-27 | International Business Machines Corporation | CBR refresh control for the redundancy array |
| KR100465597B1 (ko) * | 2001-12-07 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 리프레쉬장치 및 그것의 리프레쉬방법 |
-
2001
- 2001-12-27 KR KR1020010085821A patent/KR100819649B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7388799B2 (en) | 2005-06-30 | 2008-06-17 | Hynix Semiconductor Inc. | Semiconductor memory device |
| KR100805699B1 (ko) * | 2006-08-31 | 2008-02-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
| US9455016B2 (en) | 2013-09-02 | 2016-09-27 | SK Hynix Inc. | Semiconductor device |
| US10062427B2 (en) | 2014-07-02 | 2018-08-28 | Samsung Electronics Co., Ltd. | Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100819649B1 (ko) | 2008-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672583A (en) | Dynamic random access memory device provided with test circuit for internal refresh circuit | |
| US5444667A (en) | Semiconductor synchronous memory device having input circuit for producing constant main control signal operative to allow timing generator to latch command signals | |
| US7379370B2 (en) | Semiconductor memory | |
| US20020159318A1 (en) | Semiconductor memory device with simple refresh control | |
| US4627032A (en) | Glitch lockout circuit for memory array | |
| US20050254321A1 (en) | Semiconductor memory | |
| US4873672A (en) | Dynamic random access memory capable of fast erasing of storage data | |
| US7088635B2 (en) | Bank based self refresh control apparatus in semiconductor memory device and its method | |
| KR20150080261A (ko) | 액티브 제어 장치 및 이를 포함하는 반도체 장치 | |
| US7327631B2 (en) | Semiconductor memory device and method of operating semiconductor memory device | |
| US6349072B1 (en) | Random access memory device | |
| KR20030089410A (ko) | 트윈 메모리셀 구성으로 전환할 수 있는 반도체 기억 장치 | |
| KR100819649B1 (ko) | 반도체 메모리 소자의 로오 어드레스 카운트회로 | |
| US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
| US6788599B2 (en) | Auto precharge apparatus having autoprecharge gapless function protecting circuit in semiconductor memory device | |
| KR100834391B1 (ko) | 반도체 메모리 장치 | |
| KR960013401B1 (ko) | 스태틱 랜덤 억세스 메모리 | |
| US20010017807A1 (en) | Semiconductor memory device allowing static-charge tolerance test between bit lines | |
| US7036056B2 (en) | Semiconductor memory device having time reduced in testing of memory cell data reading or writing, or testing of sense amplifier performance | |
| KR20070036598A (ko) | 프리차지 제어 장치 | |
| US20130173864A1 (en) | Semiconductor device including row cache register | |
| JPH08297969A (ja) | ダイナミック型半導体記憶装置 | |
| KR100655810B1 (ko) | 메모리를 구비한 반도체 장치 | |
| US5424984A (en) | Semiconductor memory incorporating a plurality of data input buffers for multi-bit operation | |
| KR100397901B1 (ko) | 반도체 기억 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |