KR20030049201A - Method for forming a isolation film of semiconductor device - Google Patents
Method for forming a isolation film of semiconductor device Download PDFInfo
- Publication number
- KR20030049201A KR20030049201A KR1020010079353A KR20010079353A KR20030049201A KR 20030049201 A KR20030049201 A KR 20030049201A KR 1020010079353 A KR1020010079353 A KR 1020010079353A KR 20010079353 A KR20010079353 A KR 20010079353A KR 20030049201 A KR20030049201 A KR 20030049201A
- Authority
- KR
- South Korea
- Prior art keywords
- pad oxide
- film
- trench
- oxide film
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
Description
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 트렌치 아이솔레이션(Trench Isolation) 방법에 있어서 하드 마스크(Hard mask)층인 질화막 하부의 패드(Pad) 산화막을 언더 컷(Under cut)하여 트렌치 상단 부분을 라운딩(Rounding)화 하므로 소자의 집적화, 수율 및 신뢰성을 향상시키는 반도체 소자의 소자분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation layer of a semiconductor device, and in particular, in an trench isolation method, an upper portion of a trench is formed by undercutting a pad oxide layer under a nitride layer, which is a hard mask layer. The present invention relates to a method of forming a device isolation film of a semiconductor device to improve the integration, yield, and reliability of a device by rounding it.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 되는데 그 중에서 소자 분리가 문제된다.Semiconductor devices show an increasing trend in integration every year, and the increase in integration is accompanied by a reduction in the component area and size of each device, which results in various process constraints, among which device separation is a problem.
소자 분리 기술에는 크게 로코스(LOCOS) 방법과 기판을 깍아 낸 다음에 CVD산화막으로 채운뒤에 평탄화하는 트렌치 아이솔레이션 방법이 있다.Device isolation techniques include the LOCOS method and the trench isolation method where the substrate is scraped off and then filled with CVD oxide and then planarized.
그리고, 상기 트렌치 아이솔레이션 방법에 있어서 트렌치 상단 부위를 라운딩화하여 소자의 작동을 안정적으로 구현한다.In the trench isolation method, the upper portion of the trench is rounded to stably operate the device.
즉, 트렌치 상단 부위가 라운딩화되지 않는 소자 분리막을 사용한 소자의 게이트 전압의 변화에 따른 드레인 전류를 도시한 그래프인 도 1을 참조하면, 백 바이어스(Back bias)가 3V 이상이면 드레인 전류의 특성이 왜곡되는 험프(Hump) 현상(A)이 발생되어 소자의 안정적인 작동을 구현하기 어렵다.That is, referring to FIG. 1, which is a graph illustrating the drain current according to the gate voltage change of the device using the device isolation layer in which the upper portion of the trench is not rounded, when the back bias is 3V or more, the drain current characteristic is The distorted Hump phenomenon A is generated, which makes it difficult to realize stable operation of the device.
그 반대로 트렌치 상단 부위가 라운딩화된 소자 분리막을 사용한 소자의 게이트 전압의 변화에 따른 드레인 전류를 도시한 그래프인 도 2를 참조하면, 백 바이어스(Back bias)가 3V 이상 되어도 드레인 전류가 왜곡됨 없이 즉 험프(Hump) 현상이 발생되지 않아 소자의 안정적인 작동을 구현한다.On the contrary, referring to FIG. 2, which is a graph showing the drain current according to the gate voltage change of the device using the device isolation film having the upper portion of the trench rounded, the drain current is not distorted even when the back bias is 3V or more. No Hump occurs, which ensures stable operation of the device.
도 3a 내지 도 3c는 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도이다.3A to 3C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to a conventional example.
도 3a를 참조하면, 트렌치 아이솔레이션 방법에 있어서, 소자분리 영역과 활성 영역이 정의된 반도체 기판(11)상에 패드 산화막(13), 질화막(15) 및 감광막을 순차적으로 형성한 다음, 상기 감광막을 상기 소자분리 영역에만 제거되도록 노광 및 현상하여 감광막 패턴(17)을 형성한다.Referring to FIG. 3A, in the trench isolation method, the pad oxide layer 13, the nitride layer 15, and the photoresist layer are sequentially formed on the semiconductor substrate 11 on which the device isolation region and the active region are defined, and then the photoresist layer is formed. The photosensitive film pattern 17 is formed by exposing and developing to remove only the device isolation region.
여기서, 상기 감광막을 후속 공정인 트렌치 형성 공정 시 마스크의 역할을 할 수 있는 두께로 두껍게 도포(B)한다.Here, the photoresist is thickly applied (B) to a thickness that can serve as a mask in the subsequent trench formation process.
도 3b를 참조하면, 상기 감광막 패턴(17)을 마스크로 CxFy, CoHpFq, Ar 등을 일정한 비율로 혼합한 기체를 활성화시킨 플라즈마(Plasma)를 사용한 식각 공정에 의해 상기 질화막(15)과 패드 산화막(13)을 식각한다.Referring to FIG. 3B, the photoresist pattern 17 is used as a mask by an etching process using a plasma that activates a gas in which C x F y , CO H p F q , Ar, and the like are mixed at a constant ratio. The nitride film 15 and the pad oxide film 13 are etched.
여기서, 상기 질화막(15)과 패드 산화막(13)의 식각 공정 시 상기 식각된 패드 산화막(13)과 질화막(15) 측벽에 탄소를 주성분으로 하여 형성되는 폴리머(Polymer)가 발생(B)된다.Here, in the etching process of the nitride film 15 and the pad oxide film 13, a polymer (B) formed of carbon as a main component is formed on sidewalls of the etched pad oxide film 13 and the nitride film 15.
도 3c를 참조하면, 상기 감광막 패턴(17)을 마스크로 반도체 기판(11)을 식각하여 트렌치(19)를 형성하고, 상기 감광막 패턴(17)을 제거한다.Referring to FIG. 3C, the semiconductor substrate 11 is etched using the photoresist pattern 17 as a mask to form a trench 19, and the photoresist pattern 17 is removed.
여기서, 상기 트렌치(19) 형성 공정 시 상기 발생된 폴리머가 점차로 식각되기 때문에 상기 패드 산화막(13)과 질화막(15)으로부터 멀어질수록 상기 폴리머 하부의 반도체 기판(11)의 식각 깊이가 증가하여 상기 트렌치(19) 상단 부위가 라운딩화(D)된다.Here, since the generated polymer is gradually etched during the trench 19 formation process, the etching depth of the semiconductor substrate 11 under the polymer increases as the distance from the pad oxide layer 13 and the nitride layer 15 increases. The upper portion of the trench 19 is rounded (D).
그리고, 그 후속 공정으로 상기 트렌치(19)를 포함한 전면에 산화막을 형성하고, 상기 산화막을 화학적 기계 연마 방법으로 상기 트렌치(19)내에만 남으면서 평탄화 시켜 소자분리 산화막을 형성한 후, 상기 반도체 기판(11)상에 형성된 질화막(15) 및 패드 산화막(13)을 제거한다.In the subsequent process, an oxide film is formed on the entire surface including the trench 19, and the oxide film is planarized while remaining only in the trench 19 by a chemical mechanical polishing method to form a device isolation oxide film. The nitride film 15 and the pad oxide film 13 formed on 11 are removed.
상술한 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법은 상기 트렌치 형성 공정 시 사용한 감광막이 두껍게 도포되기 때문에 소자의 미세 패턴닝(Patterning)이 어렵게 되고, 또한 상기 감광막의 식각에 의해 발생되는 폴리머가 반도체 기판을 오염시키는 등 문제가 발생된다.In the method of forming a device isolation film of a semiconductor device according to the conventional example described above, since the photoresist film used in the trench formation process is thickly applied, fine patterning of the device becomes difficult and a polymer generated by etching of the photoresist film. Problems such as contamination of the semiconductor substrate.
도 4a 내지 도 4c는 종래의 다른 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도이다.4A to 4C are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to another conventional example.
도 4a를 참조하면, 트렌치 아이솔레이션 방법에 있어서, 소자분리 영역과 활성 영역이 정의된 반도체 기판(11)상에 패드 산화막(13), 질화막(15) 및 감광막을 순차적으로 형성한 다음, 상기 감광막을 상기 소자분리 영역에만 제거되도록 노광 및 현상하여 감광막 패턴(17)을 형성한다.Referring to FIG. 4A, in the trench isolation method, the pad oxide layer 13, the nitride layer 15, and the photoresist layer are sequentially formed on the semiconductor substrate 11 on which the device isolation region and the active region are defined, and then the photoresist layer is formed. The photosensitive film pattern 17 is formed by exposing and developing to remove only the device isolation region.
여기서, 상기 질화막(15)을 후속 공정인 트렌치 형성 공정 시 하드 마스크의역할을 할 수 있는 두께로 즉 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법의 질화막 두께보다 두껍게 형성(E)한다. 또한, 상기 질화막(15) 두께의 증가에 따라 상기 패드 산화막(13)도 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법의 패드 산화막 두께보다 두껍게 형성한다.Here, the nitride film 15 is formed to have a thickness that can serve as a hard mask in a subsequent trench formation process, that is, to be thicker than the nitride film thickness of the method of forming a device isolation film of a semiconductor device according to a conventional example. In addition, as the thickness of the nitride film 15 increases, the pad oxide film 13 is also formed to be thicker than the thickness of the pad oxide film of the device isolation film forming method of the conventional semiconductor device.
그리고, 상기 감광막을 후속 공정인 상기 질화막(15)과 패드 산화막(13) 식각 공정 시 마스크의 역할을 하기 때문에 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법의 감광막 두께보다 얇게 도포(F)한다.In addition, since the photoresist layer serves as a mask during the subsequent etching process of the nitride layer 15 and the pad oxide layer 13, the photoresist layer is thinner than the photoresist layer thickness of the method of forming an isolation layer of a semiconductor device according to a conventional example (F). do.
도 4b를 참조하면, 상기 감광막 패턴(17)을 마스크로 CxFy, CoHpFq, Ar 등을 일정한 비율로 혼합한 기체를 활성화시킨 플라즈마를 사용한 식각 공정에 의해 상기 질화막(15)과 패드 산화막(13)을 식각한 후, 상기 감광막 패턴(17)을 제거한다.Referring to FIG. 4B, the nitride layer 15 may be etched by an etching process using a plasma that activates a gas in which C x F y , CO H p F q , Ar, etc. are mixed at a constant ratio using the photoresist pattern 17 as a mask. ) And the pad oxide layer 13 are etched, and then the photoresist pattern 17 is removed.
여기서, 상기 질화막(15)과 패드 산화막(13)의 식각 공정 시 상기 식각된 패드 산화막(13)과 질화막(15) 측벽에 탄소를 주성분으로 하여 형성되는 폴리머가 발생되지만, 상기 감광막 패턴(17)의 제거 공정 시 상기 폴리머도 제거된다.Here, in the etching process of the nitride film 15 and the pad oxide film 13, a polymer formed mainly of carbon is formed on sidewalls of the etched pad oxide film 13 and the nitride film 15, but the photoresist pattern 17 The polymer is also removed during the removal process.
도 4c를 참조하면, 상기 질화막(15)을 마스크로 반도체 기판(11)을 식각하여 트렌치(19)를 형성한다.Referring to FIG. 4C, the trench 19 is formed by etching the semiconductor substrate 11 using the nitride film 15 as a mask.
그리고, 그 후속 공정으로 상기 트렌치(19)를 포함한 전면에 산화막을 형성하고, 상기 산화막을 화학적 기계 연마 방법으로 상기 트렌치(19)내에만 남으면서 평탄화 시켜 소자분리 산화막을 형성한 후, 상기 반도체 기판(11)상에 형성된 질화막(15) 및 패드 산화막(13)을 제거한다.In the subsequent process, an oxide film is formed on the entire surface including the trench 19, and the oxide film is planarized while remaining only in the trench 19 by a chemical mechanical polishing method to form a device isolation oxide film. The nitride film 15 and the pad oxide film 13 formed on 11 are removed.
상술한 종래의 다른 예에 따른 반도체 소자의 소자분리막 형성 방법은 상기 트렌치 형성 공정 시 사용한 감광막이 얇게 도포되기 때문에 소자의 미세 패턴닝이 가능하고, 또한 상기 감광막의 식각에 의해 발생되는 폴리머에 의한 반도체 기판 오염을 방지할 수 있으나, 상기 트렌치 상단 부위의 라운딩화가 발생되지 않아 소자의 안정적인 작동을 구현하기 어렵다는 문제점이 있었다.In the method of forming a device isolation film of a semiconductor device according to another example described above, since the photosensitive film used in the trench forming process is thinly applied, fine patterning of the device is possible, and a semiconductor based on a polymer generated by etching of the photosensitive film is possible. Substrate contamination can be prevented, but there is a problem that it is difficult to implement stable operation of the device since the rounding of the upper portion of the trench does not occur.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 트렌치 아이솔레이션 방법에 있어서 하드 마스크층인 질화막 하부의 패드 산화막을 언더 컷하여 트렌치 상단 부분을 라운딩화 하므로, 소자의 안정적인 작동을 구현하는 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and in the trench isolation method, the upper portion of the trench is rounded by undercutting the pad oxide film under the nitride film, which is a hard mask layer, thereby achieving stable operation of the device. It is an object of the present invention to provide a method for forming a separator.
도 1은 트렌치 상단 부위가 라운딩화되지 않는 소자 분리막을 사용한 소자의 게이트 전압의 변화에 따른 드레인 전류를 도시한 그래프.1 is a graph illustrating a drain current according to a change in a gate voltage of a device using a device isolation layer in which the upper portion of the trench is not rounded.
도 2는 트렌치 상단 부위가 라운딩화된 소자 분리막을 사용한 소자의 게이트 전압의 변화에 따른 드레인 전류를 도시한 그래프.FIG. 2 is a graph illustrating drain current according to a change in gate voltage of a device using a device isolation film having a rounded upper portion of a trench; FIG.
도 3a 내지 도 3c는 종래의 일 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도.3A to 3C are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to a conventional example.
도 4a 내지 도 4c는 종래의 다른 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도.4A to 4C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to another conventional example.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도.5A through 5C are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.
도 6은 본 발명의 소자분리막용 트렌치 상단 부위의 라운딩화를 도시한 단면도.Figure 6 is a cross-sectional view showing the rounding of the upper portion of the trench for a device isolation film of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
11, 31 : 반도체 기판 12, 32 : 패드 산화막11 and 31: semiconductor substrate 12 and 32: pad oxide film
13, 33 : 질화막 14, 34 : 트렌치13, 33: nitride film 14, 34: trench
15, 35 : 소자분리 산화막 16, 36 : 얼라인 키15, 35: device isolation oxide film 16, 36: alignment key
본 발명의 반도체 소자의 소자분리막 형성 방법은 기판 상에 패드 산화막과 질화막을 순차적으로 형성하는 단계, 소자분리막용 마스크를 사용한 사진 식각 공정으로 상기 질화막과 패드 산화막을 식각하는 단계, 상기 패드 산화막을 언더 컷하는 단계, 상기 질화막을 마스크로 상기 기판을 식각하여 상단 부위가 라운딩화된 트렌치를 형성하는 단계 및 상기 트렌치에 소자분리막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.In the method of forming a device isolation film of a semiconductor device of the present invention, the step of sequentially forming a pad oxide film and a nitride film on a substrate, etching the nitride film and the pad oxide film by a photolithography process using a mask for device isolation, under the pad oxide film And forming a trench in which the upper portion is rounded by etching the substrate using the nitride film as a mask, and forming an isolation layer in the trench.
본 발명의 원리는 패드 산화막을 언더 컷한 상태에서 상기 패드 산화막 상에 형성된 질화막을 하드 마스크로 사용한 반도체 기판의 식각 공정으로 소자 분리막용 트렌치를 형성하는 발명이다.A principle of the present invention is an invention in which a trench for forming an isolation layer is formed by an etching process of a semiconductor substrate using a nitride film formed on the pad oxide film as a hard mask while the pad oxide film is undercut.
상기와 같이 패드 산화막이 언더 컷되어 있기 때문에 상기 패드 산화막과 상기 질화막으로부터 멀어질수록 상기 질화막 하부의 반도체 기판의 식각 깊이가 증가하여 상기 트렌치 상단 부위가 라운딩화되므로 소자의 안정적인 작동을 구현할 수 있는 발명이다.Since the pad oxide film is undercut as described above, the etch depth of the semiconductor substrate under the nitride film increases as the pad oxide film and the nitride film move away from each other, thereby rounding the upper portion of the trench, thereby realizing stable operation of the device. to be.
이하, 첨부된 도면을 참조하여 반도체 소자의 소자분리막 형성 방법을 상세히 설명하면 다음과 같다.Hereinafter, a device isolation film forming method of a semiconductor device will be described in detail with reference to the accompanying drawings.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른 반도체 소자의 소자분리막 형성 방법을 도시한 단면도이고, 도 6은 본 발명의 소자분리막용 트렌치 상단 부위의 라운딩화를 도시한 단면도이다.5A through 5C are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view illustrating rounding of an upper portion of a trench for a device isolation film according to the present invention.
도 5a를 참조하면, 트렌치 아이솔레이션 방법에 있어서, 소자분리 영역과 활성 영역이 정의된 반도체 기판(31)상에 패드 산화막(33), 질화막(35) 및 감광막을 순차적으로 형성한 다음, 상기 감광막을 상기 소자분리 영역에만 제거되도록 노광 및 현상하여 감광막 패턴(37)을 형성한다.Referring to FIG. 5A, in the trench isolation method, the pad oxide layer 33, the nitride layer 35, and the photoresist layer are sequentially formed on the semiconductor substrate 31 on which the device isolation region and the active region are defined, and then the photoresist layer is formed. The photosensitive film pattern 37 is formed by exposing and developing to remove only the device isolation region.
여기서, 상기 질화막(35)을 후속 공정인 트렌치 형성 공정 시 하드 마스크의 역할을 할 수 있는 두께로 형성한다. 또한, 상기 감광막을 후속 공정인 상기 질화막(35)과 패드 산화막(33) 식각 공정 시 마스크의 역할을 할 수 있는 두께로 도포한다.Here, the nitride film 35 is formed to a thickness that can serve as a hard mask in a subsequent trench forming process. In addition, the photoresist film is applied to a thickness that can serve as a mask during the subsequent etching process of the nitride film 35 and the pad oxide film 33.
그리고, 상기 감광막 패턴(37)의 형성으로 발생된 홈의 넓이는 상기 소자분리 영역보다 좁게 형성되며 그 차이는 후속 공정 중 상기 패드 산화막(33)의 언더 컷 길이의 2배이다.In addition, the width of the groove formed by the formation of the photoresist pattern 37 is narrower than that of the device isolation region, and the difference is twice the length of the undercut of the pad oxide layer 33 during the subsequent process.
이어, 상기 패드 산화막(33)은 상기 반도체 기판(31)과 질화막(35)의 버퍼(Buffer)층 역할을 한다.Subsequently, the pad oxide layer 33 serves as a buffer layer between the semiconductor substrate 31 and the nitride layer 35.
도 5b를 참조하면, 상기 감광막 패턴(37)을 마스크로 CxFy, CoHpFq, Ar 등을 일정한 비율로 혼합한 기체를 활성화시킨 플라즈마를 사용한 식각 공정에 의해 상기 질화막(35)과 패드 산화막(33)을 식각한 후, 상기 감광막 패턴(37)을 제거한다.Referring to FIG. 5B, the nitride layer 35 is formed by an etching process using a plasma that activates a gas in which C x F y , CO H p F q , Ar, etc. are mixed at a constant ratio using the photoresist pattern 37 as a mask. ) And the pad oxide layer 33 are etched to remove the photoresist pattern 37.
이때, 상기 질화막(35)과 패드 산화막(33)의 식각 공정 시 상기 식각된 패드 산화막(33)과 질화막(35) 측벽에 탄소를 주성분으로 하여 형성되는 폴리머가 발생되지만, 상기 감광막 패턴(37)의 제거 공정 시 상기 폴리머도 제거된다.At this time, during the etching process of the nitride film 35 and the pad oxide film 33, a polymer formed mainly of carbon is formed on sidewalls of the etched pad oxide film 33 and the nitride film 35, but the photoresist pattern 37 The polymer is also removed during the removal process.
그리고, 상기 패드 산화막(33)을 ε/2의 길이만큼 언더 컷한다.The pad oxide film 33 is undercut by the length of ε / 2.
이때, 상기 패드 산화막(33)의 언더 컷 방법은 상기 질화막(35)과 패드 산화막(33)의 건식각 공정 시 진행하거나 상기 감광막 패턴(37)의 제거 공정 시에 진행할 수 있다.In this case, the undercut method of the pad oxide layer 33 may be performed during the dry etching process of the nitride layer 35 and the pad oxide layer 33 or during the removal process of the photoresist pattern 37.
먼저, 상기 건식각 공정에 의한 방법은 활성화된 래티칼(Radical)들이 등방성을 띈 운동을 하도록 바이어스 파워(Bias power)를 약하게 가한 상태에서 주 식각 기체로 산화막에 대한 식각 특성이 강하면서 동시에 폴리머의 형성 특성이 약한 CF4기체를 활성화시킨 플라즈마를 사용하여 상기 패드 산화막(33)을 언더 컷한다.First, in the dry etching process, the main etching gas is strongly etched to the oxide layer while the bias power is weakly applied so that the activated radicals perform isotropic motion. The pad oxide film 33 is undercut using a plasma activated with CF 4 gas having a weak formation characteristic.
그리고, HF의 양이 5% 이상인 용액에서 상기 패드 산화막(33)의 용해되는 속도가 느리기 때문에 상기 감광막 패턴(37)의 제거 공정 시 진행되는 세정 공정에 HF의 양이 5% 이상인 용매를 사용한 세정 공정을 추가 진행하여 상기 패드산화막(33)을 언더 컷한다.In addition, since the dissolution rate of the pad oxide layer 33 is slow in a solution having an amount of HF of 5% or more, a cleaning process using a solvent having an amount of 5% or more of HF in a cleaning process performed during the removal process of the photoresist pattern 37 is performed. The process is further performed to undercut the pad oxide film 33.
도 5c를 참조하면, 상기 질화막(35)을 마스크로 하여 Cl, HBr, N, Ar 등을 혼합한 기체를 사용한 식각 공정으로 반도체 기판(31)을 식각하여 트렌치(39)를 형성한다.Referring to FIG. 5C, the trench 39 is formed by etching the semiconductor substrate 31 by an etching process using a gas in which Cl, HBr, N, Ar, etc. are mixed using the nitride film 35 as a mask.
이때, 상기 트렌치(39) 형성 공정 시 상기 패드 산화막(33)이 언더 컷되어 있기 때문에 상기 패드 산화막(33)과 질화막(35)으로부터 멀어질수록 상기 질화막(35) 하부의 반도체 기판(31)의 식각 깊이가 증가하여 상기 트렌치(39) 상단 부위가 라운딩화(D)된다.In this case, since the pad oxide layer 33 is undercut in the trench 39 forming process, the semiconductor substrate 31 of the lower portion of the nitride layer 35 is formed as the pad oxide layer 33 and the nitride layer 35 move away from the pad oxide layer 33. As the etching depth is increased, the upper portion of the trench 39 is rounded (D).
즉, 도 6을 참조하면, 일반적으로 활성화된 플라즈마에서 각각의 래디칼(Radical)들은 다양한 방향으로 운동을 하지만, 바이어스 파워(Bias power)의 영향으로 인해 상기 반도체 기판(31)에 대한 수직 방향으로 운동하는 래디칼들이 가장 많고, 그 운동 방향이 수직 방향에서 멀어질수록 래디칼의 숫자는 점차로 줄어드는 경향을 나타낸다.(δ래디칼의 수＞γ래디칼의 수＞β래디칼의 수＞α래디칼의 수, 도 6에서 화살표의 굵기는 그 방향으로 운동하는 래디칼들의 숫자를 나타낸 것이다.)That is, referring to FIG. 6, in general, each radical in an activated plasma moves in various directions, but moves in a direction perpendicular to the semiconductor substrate 31 due to the influence of bias power. The number of radicals tends to be the most and the number of radicals decreases gradually as the direction of movement moves away from the vertical direction. (Δ number of radicals> number of radicals> number of β radicals> number of alpha radicals, FIG. 6 The thickness of the arrow indicates the number of radicals moving in that direction.)
상기 패드 산화막(33)이 언더 컷된 상태에서 플라즈마를 사용한 식각을 진행하면, 언드 컷된 상기 패드 산화막의 가장 자리에서 가장 가까운 A 지점에서는 δ래디칼, γ래디칼 및 β래디칼이 상기 질화막(35)에 의해 차단되어 α래디칼만이 도착할 수 있기 때문에 식각이 느리게 진행된다.If the pad oxide film 33 is etched using plasma in the undercut state, δ radicals, γ radicals and β radicals are blocked by the nitride film 35 at the A point closest to the edge of the undercut pad oxide film. The etching proceeds slowly because only alpha radicals can arrive.
상기 패드 산화막(33)의 가장 자리에서 A 지점에 비해 더 떨어져 있는 B 지점의 경우에는 α래디칼과 β래디칼들이 함께 도달할 수 있기 때문에 상기 A 지점에 비해 더 빠른 속도로 식각이 진행된다. 같은 이유로 인해 C 지점은 상기 B 지점에 비해, D 지점은 상기 C 지점에 비해 더 빠르게 식각이 이루어진다.In the case of the B point further separated from the A point at the edge of the pad oxide film 33, since the α radicals and the β radicals can reach together, etching proceeds at a higher speed than the A point. For the same reason, point C is etched faster than point B, and point D is faster than point C.
결론적으로 상기 패드 산화막(33)의 가장 자리에서 멀어질수록 식각 속도가 빨라지는 현상이 발생하여 결국 상기 트렌치(39) 상단 부위가 라운딩화(D)되며, 또한 바이어스 파워를 증가시키면 δ래디칼의 수는 증가하는 반면 α래디칼의 수는 줄어들기 때문에 바이어스 파워에 따라 라운딩화의 곡률을 원하는 형태로 조절하는 것이 가능하다.In conclusion, the etching speed increases as the distance from the edge of the pad oxide layer 33 increases, and thus the upper portion of the trench 39 is rounded (D), and when the bias power is increased, the number of δ radicals is increased. Is increased while the number of α radicals decreases, it is possible to adjust the curvature of the rounding to a desired shape according to the bias power.
그리고, 그 후속 공정으로 상기 트렌치(39)를 포함한 전면에 산화막을 형성하고, 상기 산화막을 화학적 기계 연마 방법으로 상기 트렌치(39)내에만 남으면서 평탄화 시켜 소자분리 산화막을 형성한 후, 상기 반도체 기판(31)상에 형성된 질화막(35) 및 패드 산화막(33)을 제거한다.In the subsequent process, an oxide film is formed on the entire surface including the trench 39, and the oxide film is planarized while remaining only in the trench 39 by a chemical mechanical polishing method to form a device isolation oxide film. The nitride film 35 and the pad oxide film 33 formed on the 31 are removed.
본 발명의 반도체 소자의 소자분리막 형성 방법은 트렌치 아이솔레이션 방법에 있어서 하드 마스크층인 질화막 하부의 패드 산화막을 언더 컷하여 트렌치 상단 부분을 라운딩화 하므로, 소자의 안정적인 작동을 구현할 수 있고 또한 상기 트렌치 형성 공정 시 사용한 감광막이 얇게 도포되어 소자의 미세 패턴닝이 가능하며, 상기 감광막의 식각에 의해 발생되는 폴리머에 의한 반도체 기판 오염을 방지할 수 있어 소자의 집적화, 수율 및 신뢰성을 향상시키는 효과가 있다.The device isolation film forming method of the semiconductor device of the present invention in the trench isolation method undercut the pad oxide film under the nitride film which is a hard mask layer to round the upper portion of the trench, thereby realizing a stable operation of the device and the trench forming process Since the photoresist film used is thinly applied, fine patterning of the device is possible, and the semiconductor substrate contamination by the polymer generated by the etching of the photoresist film can be prevented, thereby improving the integration, yield, and reliability of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079353A KR20030049201A (en) | 2001-12-14 | 2001-12-14 | Method for forming a isolation film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079353A KR20030049201A (en) | 2001-12-14 | 2001-12-14 | Method for forming a isolation film of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030049201A true KR20030049201A (en) | 2003-06-25 |
Family
ID=29575022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079353A KR20030049201A (en) | 2001-12-14 | 2001-12-14 | Method for forming a isolation film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030049201A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086351A (en) * | 2019-06-13 | 2020-12-15 | 芯恩（青岛）集成电路有限公司 | Groove etching method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334541A (en) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | Manufacture of semiconductor device |
| JPH0430556A (en) * | 1990-05-28 | 1992-02-03 | Toshiba Corp | Manufacture of semiconductor device |
| KR20000003439A (en) * | 1998-06-29 | 2000-01-15 | 김영환 | Semiconductor device separating film manufacturing method using trench |
| KR20000003966A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Trench forming method in semiconductor device |
| JP2001044273A (en) * | 1999-07-27 | 2001-02-16 | Nec Corp | Manufacture of semiconductor device |
-
2001
- 2001-12-14 KR KR1020010079353A patent/KR20030049201A/en active Search and Examination
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334541A (en) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | Manufacture of semiconductor device |
| JPH0430556A (en) * | 1990-05-28 | 1992-02-03 | Toshiba Corp | Manufacture of semiconductor device |
| KR20000003439A (en) * | 1998-06-29 | 2000-01-15 | 김영환 | Semiconductor device separating film manufacturing method using trench |
| KR20000003966A (en) * | 1998-06-30 | 2000-01-25 | 김영환 | Trench forming method in semiconductor device |
| JP2001044273A (en) * | 1999-07-27 | 2001-02-16 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086351A (en) * | 2019-06-13 | 2020-12-15 | 芯恩（青岛）集成电路有限公司 | Groove etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288482B2 (en) | Silicon nitride etching methods | |
| US8450214B2 (en) | Methods of etching single crystal silicon | |
| US20020166838A1 (en) | Sloped trench etching process | |
| US9646871B2 (en) | Semiconductor structure with shallow trench isolation and manufacturing method thereof | |
| TW419740B (en) | Method for etching silicon layer | |
| US20080157207A1 (en) | Tri-gate device with conformal pvd workfunction metal on its three-dimensional body and fabrication method thereof | |
| CN107731666B (en) | Double patterning method | |
| KR20010081956A (en) | A method of planarizing a semiconductor device using a high density plasma system | |
| US20060011575A1 (en) | [method of reducing pattern pitch in integrated circuits] | |
| EP2160754A2 (en) | Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device | |
| KR20030049201A (en) | Method for forming a isolation film of semiconductor device | |
| KR100772709B1 (en) | Method for fabricating the same of semiconductor device with isolation | |
| KR102448769B1 (en) | Semiconductor arrangement and method for making | |
| KR19990055775A (en) | Device isolation method of semiconductor device using trench | |
| KR100912987B1 (en) | Method of forming trench of semiconductor device | |
| KR100516771B1 (en) | Method of forming gate electrode in semiconductor device | |
| KR100364814B1 (en) | Method for forming trench of semiconductor device | |
| JPH07135198A (en) | Etching | |
| KR20050011487A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
| KR100419026B1 (en) | Isolation method of semiconductor device | |
| KR100417574B1 (en) | Method for fabricating semiconductor device | |
| KR20040050112A (en) | Method of manufacturing a semiconductor device | |
| KR20200066553A (en) | Semiconductor arrangement and method for making | |
| KR100641553B1 (en) | Method for forming pattern of a layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| N231 | Notification of change of applicant | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040227 Effective date: 20050926 Free format text: TRIAL NUMBER: 2004101000868; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040227 Effective date: 20050926 |