KR20030027847A - 발광 디바이스 및 그 제조 방법 - Google Patents

발광 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20030027847A
KR20030027847A KR1020020059074A KR20020059074A KR20030027847A KR 20030027847 A KR20030027847 A KR 20030027847A KR 1020020059074 A KR1020020059074 A KR 1020020059074A KR 20020059074 A KR20020059074 A KR 20020059074A KR 20030027847 A KR20030027847 A KR 20030027847A
Authority
KR
South Korea
Prior art keywords
anode
light emitting
layer
organic compound
cathode
Prior art date
Application number
KR1020020059074A
Other languages
English (en)
Other versions
KR100891268B1 (ko
Inventor
세오사토시
나카무라야수오
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030027847A publication Critical patent/KR20030027847A/ko
Application granted granted Critical
Publication of KR100891268B1 publication Critical patent/KR100891268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

종래 기술에 사용된 애노드 재료들의 특성들을 열화시키지 않고 발광 소자의 광 방출 효율을 향상시키기 위한 조치가 상향 방출형 발광 소자의 제조에 제공된다. 본 발명은 주기율표내의 4, 5 및 6 족 중 하나에 속하는 금속 원소의 질화물 또는 탄화물(이하, 금속 화합물이라 지칭함)이 발광 소자의 애노드를 형성하기 위한 재료로서 사용되는 것을 특징으로 한다. 금속 화합물은 종래의 애노드 재료들의 일함수 보다 크거나 같은 일함수를 가진다. 따라서, 애노드로부터의 정공들의 주입이 보다 향상될 수 있다. 또한, 도전성에 관련하여, 금속 화합물은 ITO 보다 저항율이 작다. 따라서, 이는 배선으로서의 기능을 충족할 수 있고, 종래 기술에 비해 발광 소자의 구동 전압을 저하시킬 수 있다.

Description

발광 디바이스 및 그 제조 방법{Light emitting device and method of manufacturing the same}
발명의 분야
본 발명은 한쌍의 전극들 사이에 유기 화합물을 포함하는 층을 가지며, 또한, 전기장을 받음으로써 형광 또는 냉광발광을 제공할 수 있는 발광 소자를 사용하는 발광 디바이스에 관한 것이다. 본 명세서에 언급된 발광 디바이스는 이미지 디스플레이 디바이스, 발광 디바이스 또는 광원이다. 부가적으로, 예로서 가요성 인쇄 회로(FPC) 또는 테이프 자동화 본딩(TAB) 테이프나 테이프 캐리어 패키지(TCP) 같은 커넥터가 발광 디바이스상에 설치되는 모듈, 인쇄 배선 보드가 TAB 테이프 또는 TCP의 팁에 설치되는 모듈 및 집적 회로(IC)가 칩 온 글래스(COG) 방식으로 발광 소자상에 직접적으로 장착되는 모듈이 발광 디바이스의 예들에 포함된다.
관련 기술
발광 소자는 전기장을 받음으로써 광을 방출하는 소자이다. 그 냉광발광 메카니즘은 다음에 기초한다. 전극들 사이에 샌드위치식으로 배치된 적어도 하나의 유기 화합물을 포함하는 층에 전압을 적용함으로써, 캐소드로부터 주입된 전자들과 애노드로부터 주입된 정공들이 적어도 하나의 유기 화합물을 포함하는 층내에서 재조합되어 여기 상태의 분자들(이하, "분자 여기자"라 지칭함)을 형성하고, 분자 여기자가 그 그라운드 상태를 향해 복귀 이동할 때, 에너지가 방사된다.
유기 화합물로부터 만들어지는 분자 여기자(exciton)의 종류는 단일항 여기 상태 또는 삼중항 여기 상태일 수 있다. 본 명세서에서, 냉광발광(즉, 광 방출)은 이 둘 중 소정의 하나의 기여에 기반할 수 있다.
이런 발광 소자에서, 적어도 하나의 유기 화합물을 포함하는 그 층은 일반적으로 1㎛ 미만의 두께를 갖는 박막으로 이루어진다. 이 발광 소자는 자발성 광(spontaneous light)형 소자이며, 적어도 하나의 유기 화합물 그 자체를 포함하는 층이 광을 방출한다. 따라서, 종래의 액정 디스플레이들에 사용되는 배후광이 불필요하다. 결과적으로, 이 발광 소자는 얇고 가벼운 형태로 제조될 수 있다는 큰 장점을 갖는다.
캐리어들의 주입으로부터 약 100 내지 200nm 두께를 갖는 적어도 하나의 유기 화합물을 포함하는 층내에서의 그 재조합까지의 시간은 적어도 하나의 유기 화합물을 포함하는 층내의 캐리어 이동성에 관련하여 약 수십 나노초이다. 캐리어의 재조합으로부터 냉광발광 까지의 단계를 포함하는 냉광발광까지의 시간은 마이크로초 이하의 수준의 시간이다. 따라서, 발광 소자는 그 응답이 매우 신속하다는 장점도 갖는다.
이 발광 소자는 얇고 가벼운 중량, 높은 응답성 및 직류 저전압 구동으로 인해 차세대 평판 패널 디스플레이 소자로서 주목받는다. 발광 소자가 자체 방출형이며, 넓은 조망 각도를 가지기 때문에 발광 소자의 가시성은 비교적 양호하다. 따라서, 발광 소자는 휴대용 장치의 디스플레이 스크린에 사용하기에 효과적인 소자로서 고려된다.
이런 발광 소자들을 매트릭스 형태로 배열함으로써 형성된 발광 디바이스들에서, 패시브 매트릭스 구동(단순 매트릭스형) 및 액티브 매트릭스 구동(액티브 매트릭스형)이라 지칭되는 구동 방법들이 사용될 수 있다. 그러나, 화소들의 밀도가 능가하는 경우에, 보다 낮은 전압 구동이 달성될 수 있기 때문에, 스위치가 각 화소(또는 각 도트)에 설치된 액티브 매트릭스형이 보다 양호한 것으로 고려된다.
또한, 도 17에 도시된 액티브-매트릭스형 발광 디바이스로서, 이는 발광 소자(1707)를 구비하고, 이 발광 소자(1707)에서는 기판(1701)상의 TFT(1705)와 애노드(1502)가 전기적으로 접속되어 있고, 적어도 하나의 유기 화합물을 포함하는 층(1703)이 애노드(1702)상에 형성되어 있으며, 캐소드(1704)가 적어도 하나의 유기 화합물을 포함하는 층(1703)상에 형성되어 있다. 부가적으로, 발광 소자(1707)내의 애노드 재료들로서, 정공 주입을 원활하게 하기 위해, 큰 일함수의 도전성 재료들이 사용되고, ITO(인듐 주석 산화물)와, IZO(인듐 아연 산화물) 같은 광에 대해 투명한 도전성 재료들이 기생 특성을 충족시키는 재료로서 사용된다. 발광 소자(1707)의 유기 발광층(1703)에서 생성된 광은 광 방출에 유리한 구조인 애노드(1702)를 통해 TFT(1705)를 향해 방사된다(이하, 저면 방출이라 지칭함).
그러나, 저면 방출 구조에서, 해상력이 상승되려하는 경우에도, TFT와 배선은 그 배열로 인해 간섭될 수 있다. 따라서, 개구율의 제한의 문제점이 발생한다.
최근에, 광이 캐소드측으로부터 상향으로 방사되는 구조(이하, 상단 방출이라 지칭함)가 발명되었다. 이 상단 방출 발광 디바이스에 관련한 내용은 미심사 특허 공보 제 2001-43980호에 개시되어 있다. 상단 방출형의 경우에, 개구율이 저면 방출형에서 보다 확대될 수 있고, 그래서, 보다 높은 해상력을 획득할 수 있는 발광 소자가 형성될 수 있다.
그러나, 상단 방출 발광 디바이스의 경우에, 광에 대해 투명한 애노드 재료들이 종래와 같이 사용되는 경우에, 광은 캐소드측 뿐만 아니라 애노드측으로도 방출되며, 그에 의해 발광 효율이 낮아진다.
애노드측으로부터 방출된 광에 대한 차광효과를 갖는 막이 형성되는 경우에, 적어도 하나의 제조 단계가 추가되어야만 한다.
또한, 차광 효과를 갖는 금속 재료들을 사용하여 애노드가 형성되는 경우에, 부가적인 제조 단계들이 불필요하다. 그러나, 이들 재료들은 보다 작은 일함수를 가지며, 종래에 사용되는 ITO 보다 높은 재료 비용을 소모한다. 애노드를 위해 금속 재료들을 사용하는 경우에, 애노드와 유기 화합물막의 접합이 ITO에 비해 열화된다.
본 발명은 상단 방출의 발광 소자의 제조 단계에서, 종래에 사용되는 애노드 재료들의 특성들의 열화 없이 발광 소자의 발광 효율을 향상시키는 수단을 제공하는 것이다.
본 발명은 큰 일함수와 차광기능을 갖는 도전막이 발광 소자의 애노드의 재료로서 사용되는 것을 특징으로 한다.
본 명세서에서, 차광 능력을 가진 막은 막이 10% 미만의 투과율으로 가시광의 투과를 허용하는 것을 의미한다. 애노드 재료로서 차광 도전막을 사용함으로써, 액티브 매트릭스 발광 디바이스 제조에서 발광 소자 구동을 위한 박막 트랜지스터(이하, TFT라 지칭함)에 애노드를 전기적으로 접속하기 위한 배선이 형성되는 것과 동시에 발광 소자의 애노드가 형성될 수 있다. 따라서, 본 발명은 종래기술에서 투명 도전막이 사용될 때 필수적이던 차광막 등을 형성하는 공정을 생략하는 것을 특징으로 한다. 본 명세서의 도전막은 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 막을 지칭한다.
본 발명에 사용되는 애노드 재료는 종래 기술에서 애노드 재료로서 사용되는 ITO 또는 IZO의 일함수 와 같거나 보다 큰 일함수를 가진다. 애노드를 위해 이 재료를 사용함으로써, 애노드로부터의 정공들의 주입이 보다 향상될 수 있다. 또한, 도전성과 관련하여, 이 애노드 재료는 ITO 보다 저항율이 보다 작다. 따라서, 상술한 배선으로서의 기능을 충족할 수 있으며, 종래 기술에 비해 발광 소자의 구동 전압을 보다 낮아지게 할 수 있다.
또한, 본 발명에 사용된 애노드 재료는 적어도 하나의 유기 화합물을 포함하는 층에 대한 적층시 차광 도전성 금속막으로 형성된 애노드에 대한 접합성이 우월하다. 이는 본 발명의 애노드 재료가 금속을 포함하는 질화물 또는 탄화물 같은 화합물(이하, 금속 화합물이라 지칭함)과, 이 금속 화합물내에 국지적으로 포함된 질소 또는 탄소가 유기 화합물내에 포함된 탄소, 산소, 수소 또는 질소와 전자 공유 결합들(covalent bonds)을 형성하기 때문인 것으로 추측된다. 이는 발광 소자의 제조시, 금속 화합물로 이루어진 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 것이 금속막으로 형성된 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 것 보다 성막의 관점에서 우월하다는 결론을 도출한다.
여기에 개시된 본 발명의 구조는 애노드, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지며, 적어도 하나의 유기 화합물을 포함하는 층이 애노드와 캐소드 사이에 삽입되고, 애노드가 금속 화합물로 형성되는 것을 특징으로 하는 발광 디바이스이다.
본 발명의 다른 구조는 애노드와, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지며, 적어도 하나의 유기 화합물을 포함하는 층이 애노드와 캐소드 사이에 삽입되고, 애노드가 주기율표의 4, 5 또는 6족에 속하는 원소를 금속 화합물로서 포함하는 것을 특징으로 하는 발광 디바이스이다.
본 발명의 다른 구조는 애노드와, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지고, 적어도 하나의 유기 화합물을 포함하는 층이 애노드와 캐소드 사이에 삽입되며, 애노드가 금속 화합물 재료로서, 주기율표의 4, 5 또는 6족에 속하는 원소들의 질화물 또는 탄화물을 포함하는 것을 특징으로 하는 발광 디바이스이다.
본 발명의 다른 구조는 절연 표면상에 제공된 TFT와, 발광 소자를 가지며, 이 발광 소자가 애노드, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지고, 이 TFT가 애노드에 전기적으로 접속되며, 이 애노드가 금속 화합물로 형성되는 것을 특징으로 하는 발광 디바이스이다.
본 발명의 다른 구조는 절연 표면상에 제공된 TFT와, 발광 소자를 가지며, 이 발광 소자가 애노드, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지고, 이 TFT가 애노드에 전기적으로 접속되며, 이 애노드가 금속 화합물로서 주기율표의 4, 5 또는 6족에 속하는 원소를 포함하는 것을 특징으로 하는 발광 디바이스이다.
본 발명의 다른 구조는 절연 표면상에 제공된 TFT와, 발광 소자를 가지며, 이 발광 소자가 애노드, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지고, 이 TFT가 애노드에 전기적으로 접속되며, 이 애노드가 금속 화합물로서 주기율표의 4, 5 또는 6족에 속하는 원소의 질화물 또는 탄화물을 포함하는 것을 특징으로 하는 발광 디바이스이다.
상술한 구조들에서, 본 발명은 애노드가 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료로 형성되는 것을 특징으로 한다.
상술한 구조들에서, 본 발명은 애노드가 4.7eV 또는 그 이상의 일함수를 갖는 재료로 형성되는 것을 특징으로 한다.
상술한 구조들에서, 본 발명은 애노드가 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택된 하나로 형성되는 것을 특징으로 한다.
상술한 구조들에 부가하여, 본 발명은 금속 화합물로 형성된 애노드가 차광 능력을 가질 때, 이 애노드가 10% 미만의 가시광 투과율을 가지며, 캐소드가 투광성 도전막으로 형성되고, 이 경우에 40% 이상의 가시광 투과율을 갖는 것을 특징으로 한다. 캐소드에 대하여 40% 이상의 투과율을 보증하기 위해서, 매우 높은 투광성의 도전막과, 캐소드를 형성하기 위한 도전막이 그 막이 발광 소자를 구동하기에 충분히 높은 도전성을 획득하는 것을 가능하게 하는 정도로 박화(thin)된다. 또한,본 발명은 캐소드를 형성하기 위한 도전막이 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료로 형성되는 것을 특징으로 한다.
본 발명에서, 발광 소자의 애노드는 주기율표의 4, 5 또는 6족에 속하는 원소의 질화물 또는 탄화물로 형성된다. 이들 금속 화합물들은 4.7eV 또는 그 이상의 일함수를 가진다. 이들 금속 화합물들의 일함수는 오존 분위기에서의 자외선 조사 처리(이하, UV 오존 처리라 지칭함)에 의해 보다 더 향상될 수 있다. 예로서, 티타늄 질화물(TiN)은 4.7eV의 일함수를 가지며, 이는 UV 오전 처리에 의해 5.0eV 이상으로 향상될 수 있다. 탄탈륨 질화물(TaN)은 유사하게, UV 처리에 의해 그 일함수가 향상될 수 있다. 종래의 차광 애노드 재료들은 주기율표의 5 또는 6족에 속하는 금속들이며, 이들 금속들 각각은 4.7eV 미만의 일함수를 가진다. 본 발명의 애노드 재료는 금속 화합물로 형성되며, 정공들의 주입에 관하여 이들 보다 우월하다. 따라서, 본 발명은 발광 소자의 소자 특성들을 개선할 수 있다.
본 발명에 따른 발광 디바이스 제조시, 애노드는 금속 화합물 막으로 형성되고, 그후, 애노드 표면이 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하기 위해 UV 오존 처리를 받을 수 있다.
본 발명의 다른 구조는 절연 표면상에 애노드를 형성하는 것, 애노드 표면을 UV 오존 처리를 받게 하는 것, 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 것, 및, 적어도 하나의 유기 화합물을 포함하는 층상에 캐소드를 형성하는 것을 포함하고, 차광 금속 화합물이 애노드를 위해 사용되는 것을 특징으로하는 발광 디바이스 제조 방법이다. 차광 금속 화합물은 특히 주기율표 4, 5 또는 6족에 속하는 원소의 질화물 또는 탄화물을 지칭한다.
본 발명에 사용되는 금속 화합물은 1x10-4Ωcm 미만의 저항율을 갖는 단일 성분의 통상적 금속막과는 대조적으로 1x10-4Ωcm 이상, 그리고, 1x10-2Ωcm 미만의 저항율을 가진다. 그러나, 금속 화합물은 종래의 애노드 재료인 ITO가 1x10-2Ωcm 또는 그 이상의 저항율을 가지기 때문에, 발광 소자의 애노드를 형성하기에 충분한 도전성을 가진다.
본 발명의 발광 디바이스는 TFT에 전기적으로 연결된 발광 디바이스를 갖는 액티브 매트릭스 발광 디바이스와, 패시브 매트릭스 발광 디바이스 양자 모두일 수 있다.
본 발명의 발광 디바이스로부터 얻어진 광 방출은 단일항 여기로부터의 광 방출이나, 삼중항 여기로부터의 광 방출 중 어느 한쪽 또는 양자 모두일 수 있다.
도 1a 및 도 1b는 본 발명의 발광 디바이스의 소자 구조를 예시하는 도면.
도 2a 내지 도 2d는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 3a 내지 도 3c는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 4는 본 발명의 저분자형 발광 디바이스의 소자 구조를 예시하는 도면.
도 5는 본 발명의 고분자형 발광 디바이스의 소자 구조를 예시하는 도면.
도 6(a) 내지 (c)는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 7(a) 내지 (c)는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 8(a) 및 (b)는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 9(a) 및 (b)는 본 발명에 따른 발광 디바이스를 제조하는 공정을 예시하는 도면.
도 10(a) 내지 (d)는 본 발명의 발광 디바이스의 소자 구조들을 예시하는 도면.
도 11(a) 및 (b)는 발광 디바이스의 화소부의 상면도.
도 12a 및 도 12b는 본 발명의 발광 디바이스의 소자 구조를 예시하는 도면.
도 13a 및 도 13b는 리버스 스테거 TFT의 구조를 예시하는 도면.
도 14는 패시브 매트릭스 발광 디바이스를 예시하는 도면.
도 15는 UV 오존 처리를 통한 일함수 값의 측정 결과들을 도시하는 그래프.
도 16a 내지 도 16h는 전기 기기의 예들을 도시하는 도면.
도 17은 종래 기술의 예를 도시하는 도면.
도 18a 및 도 18b는 본 발명의 발광 소자의 소자 특성들의 측정 결과들을 도시하는 그래프.
도 19a 및 도 19b는 본 발명의 발광 소자의 소자 특성들의 측정 결과들을 도시하는 그래프.
*도면의 주요부분에 대한 부호의 설명*
101; 기판 102; 애노드
103; 유기화합물을 포함하는 층 104; 캐소드
[실시 형태]
도 1a 및 도 1b를 참조로 본 발명의 실시 형태가 설명된다. 본 발명의 발광 디바이스는 도 1a에 도시된 소자 구조를 갖는 발광 소자를 갖는다.
도 1a에 도시된 바와 같이, 애노드(102)가 기판(101)상에 형성된다. 적어도 하나의 유기 화합물을 포함하는 층(103)이 애노드(102)와 접촉하고, 캐소드(104)가 적어도 하나의 유기 화합물을 포함하는 층(103)과 접촉한다. 정공들은 애노드(102)로부터 적어도 하나의 유기 화합물을 포함하는 층(103)으로 주입되고, 전자들은 캐소드(104)로부터 적어도 하나의 유기 화합물을 포함하는 층(103)으로 주입된다. 정공들과 전자들은 적어도 하나의 유기 화합물을 포함하는 층(103)내에서 재조합되고, 그래서, 상기 층(103)이 광을 방출한다.
적어도 하나의 유기 화합물을 포함하는 층(103)은 발광층에 부가하여, 정공 주입층, 정공 운반층, 차단층, 전자 운반층 및 전자 주입층 같은 캐리어들을 위해 상이한 기능들을 갖는 층들로부터 선택된 하나 또는 복수의 층들을 가진다. 이들 층들은 적어도 하나의 유기 화합물을 포함하는 층(103)을 형성하기 위해 서로의 위에 배치된다.
적어도 하나의 유기 화합물을 포함하는 층(103)에서, 무기 재료들은 정공 주입층, 정공 운반층, 전자 운반층 및 전자 주입층에 사용될 수 있다. 예로서, 무기 재료들은 다이아몬드형 탄소(DLC), Si, Ge 또는 이들 원소들과 조합된 산화물들이나 질화물들일 수 있다. P, B, N 등 같은 원소들이 무기 재료들로 적절히 도핑될 수 있다. 또한, 무기 재료들은 알칼리 금속 또는 알칼리 토류 금속이나, 적어도 Zn, Sn, V, Ru, Sm 및 In과 조합된 이들 금속들로 구성된 화합물들 또는 합금들과 조합된 산화물들, 질화물들 및 불화물들일 수 있다.
상술한 재료들은 일 예이며, 발광체는 하기의 기능층들, 즉, 무기 재료들로 형성된, 정공 주입 운반층, 정공 운반층, 전자 주입 운반층, 전자 운반층, 발광층, 전자 차단층, 및 정공 차단층을 적절히 적층함으로써 형성될 수 있다. 부가적으로, 이들 층들의 조합인 혼합층이나 혼합 접합부가 형성될 수 있다.
애노드(102)는 차광 금속 화합물로 형성된다. 캐소드(1040는 투광성 도전막으로 형성되며, 40% 이상의 투과율을 갖는다. 따라서, 적어도 하나의 유기 화합물을 포함하는 층(103)으로부터 방출된 광은 캐소드(104)를 투과하여 외부로 발출된다.
본 실시 형태에서, 금속 화합물은 주기율표의 4, 5 또는 6족에 속하는 금속 원소의 질화물 또는 탄화물을 지칭한다. 금속 화합물은 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택되는 것이 적합하다.
금속 화합물은 4.7eV 또는 그 이상의 일함수를 가진다. 예로서, 티타늄 질화물(TiN)의 일함수는 4.7eV이다. 금속 화합물의 일함수는 오존 분위기에서의 자외선 조사 처리(UV 오존 처리)나 플라즈마 처리에 의해서 보다 향상될 수 있다. 도 15는 UV 오전 처리 시간에 관한 일함수의 변화들을 측정한 결과들을 도시한다. 여기서 일함수는 RIKEN KEIKI CO.LTD.의 제품인 "광전자 분광기 AC-2"를 사용한 광전자 분광분석에 의해 공기중에서 측정된다. 도 15는 6분간의 UV 오존 처리에 의해 티타늄 질화물의 일함수가 4.7eV로부터 5.05eV로 증가된 것을 도시한다. 일함수의 유사한 증가는 탄탈륨 질화물에서도 관측된다.
이와는 대조적으로, 단일 성분 금속인 텅스텐(W)이 UV 오존 처리를 통해서도 거의 어떠한 일함수의 변화도 없다는 것을 도시한다. 이 결과들은 UV 오존 처리가 단일 성분의 금속의 일함수를 증가시키는 데는 어떠한 효과도 갖지 않지만, 본 발명의 금속 화합물만의 일함수를 증가시키는 데는 효과가 있다는 것을 지시한다.
도 1b는 기판(101)상에 형성된 TFT(105)와 발광 소자(106)가 전기적으로 서로 접속되어 있는 액티브 매트릭스 발광 디바이스를 도시한다.
도 1a에 예시된 발광 소자를 갖는 액티브 매트릭스 발광 디바이스를 제조할 때, TFT(105)의 소스와 드레인 중 하나에 전기 신호를 입력하기 위해, 그리고, 나머지로부터 신호를 출력하기 위해 배선(107)이 형성된다.
본 실시 형태에서, 애노드(102)는 배선으로서 이중화될 수 있다. 도 1a에 도시된 것과 유사하게, 적어도 하나의 유기 화합물을 포함하는 층(103)과 캐소드(104)가 애노드상에 적층되어 발광 소자(106)를 완성한다.
이제, 도 2a 내지 도 3c를 참조로 본 발명에 따른 액티브 매트릭스 발광 디바이스를 제조하는 방법에 대하여 설명한다.
도 2a에서, TFT(202)가 기판(2010상에 형성된다. 기판(201)은 광 투과성을 가지고 있고, 기판(201)을 위해 유리 기판이 사용된다. 석영 기판이 대신 사용될 수 있다. TFT(202)는 공지된 방법으로 형성되고, TFT(202)는 적어도 게이트 전극(203)과, 소스 영역(205), 드레인 영역(206) 및 채널 형성 영역(207)을 갖는다. 게이트 절연막(204)이 게이트 전극(2030과 영역들(205, 206 및 207) 사이에 삽입된다. 채널 형성 영역(207)은 소스 영역(205)과 드레인 영역(206) 사이에 형성된다.
도 2b에 도시된 바와 같이, 1 내지 2㎛의 두께를 가진 층간 절연막(208)이 TFT(202)를 덮는다. 개구들이 층간 절여막(208)내에 형성되고, 그후, 차광 금속 화합물의 막(이하, 금속 화합물막(209)이라 지칭함)이 스퍼터링에 의해 층간 절연막(208)상에 형성된다. 층간 절연막의 재료는 실리콘 산화물막, 실리콘 질화물막 또는 실리콘 산질화물 막 같은 실리콘 함유 절연막이다. 층간 절연막은 폴리이미드 막, 폴리아미드 막, 아크릴 막(감광 아크릴막) 또는 BCB(벤조사이클로부텐) 막 같은 유기 수지막일 수 있다.
금속 화합물 막(209)의 형성을 위해, 주기율표의 4, 5 또는 6 족에 속하는 금속 원소의 질화물 또는 탄화물이 사용될 수 있다. 금속 화합물 막은 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 또는 몰리브데늄 탄화물을 사용하여 형성되는 것이 적합하다.
다음에, 도 2d에 도시된 바와 같이, 금속 화합물 막(209)이 TFT(202)에 전기적으로 접속된 배선(211)을 형성하기 위해 패턴화된다. 동시에, 배선으로서 이중화된 애노드(210)가 본 발명에서 형성된다. 따라서, 배선과 애노드는 동시에 형성될 수 있고, 애노드를 형성하기 위한 제조 단계를 소거한다.
건식 에칭 및 습식 에칭 중 어느 한쪽이 패터닝을 위해 사용될 수 있다.
다음에, 절연층들(212)이 도 3a에 도시된 바와 같이 애노드들 사이의 간극들을 덮기 위해 형성된다. 층간 절연막(208)을 형성하기 위해 사용된 재료가 절연층들을 위해 사용될 수 있다. 절연층들은 각각 두께가 1 내지 2㎛이다.
다음에, 적어도 하나의 유기 화합물을 포함하는 층(213)이 애노드(210)상에 형성된다(도 3b). 적어도 하나의 유기 화합물을 포함하는 층(213)의 재료는 공지된, 저, 고, 또는 중 분자 기반 유기 화합물일 수 있다. 중-기반 유기 재료는 승화 특성이나 용해 특성을 갖지 않은 유기 화합물의 집합체(바람직하게는, 10 이하의 분자성을 갖는 집합체)나 5㎛ 이하의 분자 체인 길이를 갖는 유기 화합물(바람직하게는, 50nm 이하)로 규정될 수 있다.
발광 소자(215)를 완성하기 위해 적어도 하나의 유기 화합물을 포함하는 층(213)상에 캐소드(214)가 형성된다. 본 실시 형태에서, 적어도 하나의 유기 화합물을 포함하는 층(213)내에 생성된 광은 캐소드(214)측으로부터 방출되고, 따라서, 캐소드(214)는 40% 이상의 가시광 투과율을 갖는 것이 적합하다.
캐소드의 양호한 재료는 캐소드(214)로부터 전자들의 주입을 개선하기 위해 작은 일함수를 갖는 것이다. 예로서, 알칼리 금속 또는 알칼리 토류 금속이 단독으로 또는 적층체를 형성하도록 또는 합금을 형성하도록 다른 재료들고 조합되어 사용된다.
상부 게이트 TFT가 본 설명에 예로서 사용된다. 그러나, 어떠한 특정한 제한도 없으며, 본 발명은 저면 게이트 TFT, 포워드 스테거 TFT 또는 다른 TFT 구조들에도 적용될 수 있다.
이 구조에서, 적어도 하나의 유기 화합물을 포함하는 층(213)내에서 캐리어들의 재조합에 의해 방출된 광은 광이 애노드(210)측으로부터 탈출하는 것을 허용하지 않고, 캐소드(214)측으로부터 효과적으로 발출된다.
하기의 실시예들을 사용하여 상술한 바와 같은 구조의 본 발명에 대해 보다 상세히 설명한다.
본 발명의 실시예들이 하기에 설명된다.
[제 1 실시예]
본 실시예는 도 4를 참조하여 본 발명의 발광 디바이스의 발광 소자의 소자 구조에 대한 상세한 설명을 제공한다. 구체적으로는, 저분자 기반 화합물이 적어도 하나의 유기 화합물을 포함하는 층에 대해 사용되는 소자 구조를 설명할 것이다.
실시 형태에서 설명한 바와 같이, 애노드(401)는 차광 금속 화합물 막으로 형성된다. 본 실시예의 애노드(401)는 도 3c에 도시한 바와 같은 TFT(202)에 전기적으로 접속된 전극이며, 110nm의 두께로 스퍼터링함으로써 TiN으로 형성된다. 본원에 사용된 스퍼터링은 다이오드 스퍼터링, 이온 빔 스퍼터링, 대향 타겟 스퍼터링 등일 수 있다.
적어도 하나의 유기 화합물을 포함하는 층(402)이 애노드(401) 상에 형성된다. 먼저, 애노드로부터 정공들의 향상된 주입 기능을 갖는 정공 주입층(403)이 형성된다. 본 실시예의 정공 주입층(403)은 30nm의 두께를 갖는 구리 프탈로시아닌(Cu-Pc) 막이다. 본원에서 막을 형성하기 위해 증발 증착이 사용된다.
다음, 정공 운반층(404)이 우수한 정공 운반 능력을 갖는 재료로 형성된다. 여기서, 층(404)은 40nm의 두께로 증발 증착함으로써 4,4'-비스{N-(1-나프틸)-N-페닐-아미노]-바이페닐(이하, α-NPD라 지칭함)로 형성된다.
다음, 발광층(405)이 형성된다. 본 실시예에서, 정공들 및 전자들은 광을 방출하기 위해 발광층(405)에 재조합된다. 발광층(405)은 정공 운반 호스트 재료로서 4,4'-디카바졸-바이페닐(이하, CBP라 지칭함)과 냉광발광성 유기 화합물인 트리스(2-페닐피리딘) 이리듐[이하, Ir(ppy)3이라 지칭함]의 공동 증발 증착에 의해 형성된다. 발광층(405)의 두께는 30nm이다.
다음, 차단층(406)이 형성된다. 차단층(406)은 또한 정공 차단층으로서 지칭하며, 발광층(405)으로 주입된 정공이 전자 운반층을 우연히 통과하여 캐소드에 도달할 때 흐름을 위한 재조합에 참여하지 않는 유휴 전류를 방지한다. 본 실시예에서, 배소큐프로인(bathocuproine)(이하, BCP라 지칭함)이 차단층(406)으로서 10nm의 두께로 증발 증착에 의해 막으로 증착된다.
마지막으로, 전자 운반층(407)이 형성되어 적층 구조를 갖는 적어도 하나의 유기 화합물을 포함하는 층(402)이 완성된다. 전자 운반층(407)은 전자들을 수용하며 전자들을 운반할 수 있는 재료로 형성된다. 본 실시예에서, 전자 운반층(407)은 40nm의 두께로 증발 증착함으로써 트리스(8-퀴노리노레이트) 알루미늄(이하, Alq3라 지칭함)으로 형성된다.
다음, 캐소드(408)가 형성된다. 본 발명에 있어서, 캐소드(408)는 적어도 하나의 유기 화합물을 포함하는 층(402)으로부터 방출된 광을 투과하며 따라서 광 투과성 재료로 형성된 전극이다. 캐소드(408)는 또한 적어도 하나의 유기 화합물을 포함하는 층(402)으로 전자들을 주입하기 위한 전극이며 따라서 작은 일함수의 재료로 형성되어야 한다. 캐소드의 일함수를 작게 하기 위해서, 본 실시예에서는 알칼리 토류 금속의 불화물인 2nm 두께의 불화 칼슘(CaF) 막을 사용한다. 상기 막상에는, 캐소드(408)의 도전성을 향상시키기 위해, 높은 도전성을 갖는 20nm 두께의 알루미늄(Al) 막이 적층된다. 따라서, 캐소드(408)는 적층 구조를 갖는다.
본 실시예에서, 작은 일함수를 갖는 재료 및 높은 전도성 재료가 캐소드의 기능을 강화하기 위해 적층되며, 동시에 캐소드의 40% 이상의 투과율을 보장하기 위해 적층물은 10 내지 30nm로 얇게 제조된다. 그러나, 캐소드는, 사용된 재료가 캐소드로서의 충분한 기능을 제공할 수 있으며 40% 이상의 투과율을 보장할 수 있는 한 반드시 얇게 제조되어야 하는 것은 아니다.
도 18a 및 도 18b는 적어도 하나의 유기 화합물을 포함하는 층에 대해 저분자 기반 유기 화합물을 사용하는 발광 소자의 소자 특성들 특정 결과를 도시한다. 발광 소자는 티타늄(Ti) 막과 차광 금속 화합물인 TiN 막이 적층되어 있는 애노드와, Cu-Pc 막과 α-NPD 막 및 Alq3막이 적층되어 있는 적어도 하나의 유기 화합물을 포함하는 층, 및 불화 바륨(BaF2) 막 및 Al 막이 적층되어 있는 캐소드를 갖는다. 본원의 차광 금속 화합물 막은 UV 오존 처리된 TiN 막이다. 도 18a는 전압에 대한 발광 소자의 냉광발광 특성을 도시한다. 도 18b는 전압에 대한 상기 발광 소자의 전류 특성을 도시한다.
도 18a 및 도 18b의 결과는 캐리어 주입형 소자로서 충분히 기능하는 발광 소자는, 광 방출의 시작시에(1cd/m2) 구동 전압이 5V 이하이며, 충분한 량의 전류가 전압 인가시에 흐르며, TiN이 애노드에 사용되는 형태의 소자이다.
도 18a 및 도 18b의 소자와 동일한 소자 구조를 갖는 발광 소작 준비된다.상기 발광 소자는 플라즈마 처리가 수행된 차광 금속 화합물에 대해 TiN을 사용한다. 도 19a 및 도 19b는 상기 발광 소자의 소자 특성 측정 결과를 도시한다. 도 19a는 전압에 대한 발광 소자의 냉광발광 특성을 도시한다. 도 19b는 전압에 대한 상기 발광 소자의 전류 특성을 도시한다.
본원의 플라즈마 처리는 ICP(유도 결합 플라즈마)를 사용한다. 구체적으로는, 프로세싱 챔버에서, 챔버의 상측 부분에 위치한 석영 플레이트 상에 배치된 안테나 코일이 매칭 박스를 통해 ICP RF 전원에 접속되며, 안테나에 대향하는 전극(하부 전극)이 또한 다른 매칭 박스를 통해 바이어스 RF 전원에 접속된다. 차광 금속 화합물인 TiN 막이 기판의 표면 상에 형성되며, 기판은 플라즈마 처리를 위해 프로세싱 챔버의 하부 전극 상에 배치된다.
플라즈마 처리는 하나의 종류의 가스 또는 N2, O2, Ar, BCl, 및 Cl2와 같은 복수 종류의 가스의 조합을 사용할 수 있다. 도 19a 및 도 19b에 도시한 소자에 있어서, BCl의 유량은 60sccm으로 설정되며 Cl2의 유량은 20sccm으로 설정된다. 100W의 RF 전력이 바이어스 RF 전원으로부터 하부 전극에 제공되며, 450W의 RF 전력이 안테나 코일에 1.9Pa의 압력에서 제공되어, 플라즈마를 발생시켜 TiN 막의 표면 상에 플라즈마 처리를 수행한다. 표면 플라즈마 처리의 길이는 바람직하게는 5 내지 60초이다. 도 19a 및 도 19b에 도시한 발광 소자의 경우, 처리는 10초간 진행되었다.
도 19a는 전압에 대한 발광 소자의 냉광발광 특성을 도시한다. 도 19b는 전압에 대한 발광 소자의 전류 특성을 도시한다.
이 경우, UV 오존 처리된 소자와 유사하게, 광 방출의 시작시에(1cd/m2) 구동 전압은 5V 이하이며 전압의 인가시에 충분한 량의 전류가 흐른다. 게다가, 냉광발광은 15V의 구동 전압에서 3000cd/m2이상에 도달한다. 따라서, 소자 특성들은 플라즈마 처리에 의해 훨씬 많이 향상될 수 있다는 결론을 얻었다.
[제 2 실시예]
본 실시예에서, 본 발명의 발광 소자의 소자 구조들 중 하나를 도 5를 참조하여 설명한다. 구체적으로는, 적어도 하나의 유기 화합물을 포함하는 층에 고분자 화합물을 사용함으로써 형성된 소자 구조를 설명한다.
실시 형태에서 언급한 바와 같이, 애노드(501)가 차광 효과를 갖는 금속 화합물 막에 의해 형성된다.
본 실시예에서, 애노드(501)는 도 3c에 도시한 바와 같은 TFT(202)에 전기적으로 접속되며, 스퍼터링법을 사용하여 110nm의 두께를 갖도록 TaN으로 형성된다. 본 실시예에 사용된 스퍼터링법들로서는, 2극 스퍼터링법, 이온 빔 스퍼터링법, 대향 타겟 스퍼터링법 등이 있다.
본 실시예에서, 애노드(501) 상에 형성된 적어도 하나의 유기 화합물을 포함하는 층(502)은 정공 운반층(503) 및 발광층(504)으로 구성된 적층 구조를 갖는다. 또한, 적어도 하나의 유기 화합물을 포함하는 층(502)은 고분자 유기 화합물들을 사용하여 형성된다.
정공 운반층(503)은 폴리(3,4-에틸렌 디옥시티오펜)(하기에 PEDOT라 지칭함) 및 수용체 재료인 폴리스티렌 설폰산(이하, PSS라 지칭함), 또는 폴리아닐린(이하, PANI라 지칭함) 및 캄포 설폰산(이하, CSA라 지칭함)을 사용하여 형성될 수 있다. 상기 재료는 수용성이기 때문에 수용액으로 제조되며, 그 후 수용액은 막을 형성하기 위해 임의의 코팅법이 적용된다. 본 실시예에서, PEDOT 및 PSS로 제조된 막은 정공 운반층(503)으로서 30nm의 두께를 갖도록 형성된다.
발광층(504)은 폴리 p-페닐렌 비닐렌, 폴리 p-페닐렌, 폴리티오펜, 또는 폴리플루오렌형의 재료로 제조될 수 있다.
폴리 p-페닐렌 비닐렌형 재료로서는, 하기의 재료들: 각각 오렌지색 냉광발광을 제공할 수 있는, 폴리(p-페닐렌 비닐렌)(이하, PPV라 지칭함), 또는 폴리[2-(2'-에틸헥속시)-5-메톡시-1,4-페닐렌 비닐렌](이하, MEH-PPV라 지칭함]; 녹색 냉광발광을 제공할 수 있는 폴리[2-(디알콕시페닐)-1,4-페닐렌 비닐렌](이하, ROPh-PPV라 지칭함) 등이 사용될 수 있다.
폴리파라페닐렌형 재료로서는, 하기의 재료들: 각각 청색 냉광발광을 제공할 수 있는, 폴리(2,5 디알콕시-1,4-페닐렌)(이하, RO-PPP라 지칭함), 폴리(2-5,디헥속시-1,4-페닐렌) 등이 사용될 수 있다.
폴리티오펜형 재료로서는, 하기의 재료들: 각각 적색 냉광발광을 제공할 수 있는, 폴리(3-알킬티오펜)(이하, PAT라 지칭함), 폴리(3-헥실티오펜)(이하, PHT라 지칭함), 폴리(3-사이클로헥실티오펜)(이하, PCHT라 지칭함), 폴리(3-사이클로헥실-4-메틸티오펜)(이하, PCHMT라 지칭함), 폴리(3,4-디사이클로헥실티오펜)(이하, PDCHT라 지칭함), 폴리[3-(4-옥틸페닐)-티오펜](이하, POPT라 지칭함), 또는 폴리[3-(4-옥틸페닐)-2,2-바이티오펜](이하, PTOPT라 지칭함) 등이 사용될 수 있다.
폴리플루오렌형 재료로서는, 하기의 재료들: 각각 청색 냉광발광을 제공할 수 있는, 폴리(9,9-디알킬플루오렌)(이하, PDAF라 지칭함), 또는 폴리(9,9-디옥틸플루오렌)(이하, PDOF라 지칭함) 등이 사용될 수 있다.
발광층을 형성할 수 있는 상술한 재료는 유기 용매 내에서 용해되며, 그 후 용액은 임의의 코팅법이 적용된다. 본원에 사용된 유기 용매의 예는, 톨루엔, 벤젠, 클로로벤젠, 디클로로벤젠, 클로로포름, 테트랄린, 크실렌, 디클로로메탄, 사이클로헥산, NMP(N-메틸-2-피로리돈), 디메틸설폭사이드, 사이클로헥사논, 디옥산, 및 THF(테트라하이드로푸란)을 포함한다.
본 실시예에서, 발광층(504)으로서 PPV로 제조된 막이 80nm의 두께를 갖도록 형성된다. 따라서, 전자 정공 운반층(503) 및 발광층(504)으로 구성된 적층 구조를 갖는 적어도 하나의 유기 화합물을 포함하는 층(502)이 얻어질 수 있다.
다음, 캐소드(505)가 형성된다. 본 발명에 있어서, 적어도 하나의 유기 화합물을 포함하는 층(502)에서 발생된 광은 캐소드(505)를 통해 방사되기 때문에, 광 투과성 재료가 캐소드(505)를 형성하는데 사용된다. 더욱이, 캐소드(505)는 적어도 하나의 유기 화합물을 포함하는 층(502)에 전자를 주입하기 때문에, 작은 일함수 재료가 캐소드(505)를 형성하는데 요구된다. 다음, 본 실시예에서, 캐소드(505)는, 일함수를 낮추기 위해 2nm의 두께를 갖도록 알칼리 토류 금속인 세슘(Cs)이 적층되어 있으며 캐소드(505)의 전도성을 상승시키기 위해 20nm의 두께를 갖도록 상부에 높은 전도성(알루미늄)을 갖는 알루미늄이 적층되어 있는 적층 구조로 형성된다.
본 실시예에서, 캐소드로서의 기능을 향상시키기 위해, 작은 일함수 재료들 및 높은 전도성 재료들이 적층되어 40% 이상의 투과율을 보장하도록 10 내지 30nm의 두께를 갖는 초박형 막(ultrathin film)을 형성한다. 그러나, 캐소드를 형성하기 위한 재료가 캐소드로서의 적절한 기능 및 40% 이상의 투과율을 가지면, 막 두께는 반드시 감소되어야 할 필요는 없다.
[제 3 실시예]
소자 기판을 형성하는데 있어서, 동일한 기판 상에서 화소부 및 상기 화소부의 주변부에 형성된 드라이버 회로의 TFT들(n-채널 TFT 및 p-채널 TFT)을 동시에 형성하며 화소부에서 TFT에 전기적으로 접속된 발광 소자를 형성하는 방법을 도 6 내지 도 9를 참조하여 본 실시예에서 설명한다. 본 실시예에서, 실시 형태에서 설명한 구조를 갖는 발광 소자가 형성된다는 것을 인지하여야 한다.
먼저, 본 실시예에서, 코닝(Corning) #7059 및 #1737 등으로 표시되는 바륨 보로실리케이트 글래스 또는 알루미늄 보로실리케이트와 같은 유리로 제조되는 기판(600)이 사용된다. 기판(600)으로서는, 기판이 광 투과성이면 특별한 한정은 없으며, 석영 기판도 사용될 수 있다는 것을 인지하여야 한다. 본 실시예의 프로세스 온도에 대한 열적 내성을 갖는 플라스틱 기판이 또한 사용될 수 있다.
다음, 실리콘 산화물 막, 실리콘 질화물 막 또는 실리콘 산질화물 막과 같은절연막으로 형성된 기저막이 기판(600) 상에 형성된다. 본 실시예에서, 2층 구조가 기저막(601)으로서 사용된다. 그러나, 단일층 막 또는 두 개 이상의 층의 절연막으로 구성된 적층 구조가 사용될 수도 있다. 기저막(601)의 제 1 층으로서, 플라즈마 CVD에 의해 반응 가스로서 SiH4, NH3, 및 N2O를 사용하여 10 내지 200nm(바람직하게는 50 내지 100nm)의 두께로 실리콘 산질화물 막(601a)이 형성된다. 본 실시예에서, 50nm의 막 두께를 갖는 실리콘 산질화물 막(601a)(조성비 Si=32%, O=27%, N=24%, 및 H=17%)이 형성된다.
다음, 기저막(601)의 제 2 층으로서, 플라즈마 CVD에 의해 반응 가스로서 SiH4, 및 N2O를 사용하여 50 내지 200nm(바람직하게는 100 내지 150nm)의 두께를 갖도록 상부에 적층하기 위해 실리콘 산질화물 막(601a)이 형성된다. 본 실시예에서, 100nm의 막 두께를 갖는 실리콘 산질화물 막(601b)(조성비 Si=32%, O=59%, N=7%, 및 H=2%)이 형성된다.
AlON, AlN, AlO 등의 기저막(601), 단일층 또는 적층 재료들이 사용될 수 있다.
다음, 반도체층들(602 내지 605)이 기저막(601) 상에 형성된다. 반도체층들(602 내지 605)은 공지된 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법)에 의해 비결정질 구조를 갖는 반도체 막으로 형성되며, 공지된 결정화 프로세스(레이저 결정화법, 열적 결정화법, 또는 니켈과 같은 촉매를 사용하는 열적 결정화법)가 수행된다. 상기와 같이 얻어진 결정질 반도체 막은 반도체층들을 얻기 위해 소정의 형상들로 패터닝된다. 반도체층들(602 내지 605)은 25 내지 80nm(바람직하게는 30 내지 60nm)의 두께로 형성된다. 결정질 반도체 막의 재료는 특별히 한정되는 것은 아니지만, 실리콘, 실리콘 게르마늄(Si1-xGex(x=0.0001 내지 0.02)) 합금 등을 사용하여 막을 형성하는 것이 바람직하다.
본 실시예에서, 55nm 두께의 비결정질 실리콘 막이 플라즈마 CVD에 의해 형성되며, 다음 니켈 함유 용액이 비결정질 실리콘 막 상에 유지된다. 비결정질 실리콘 막의 탈수소화 프로세스가 수행되며(500℃, 1시간), 그 후 열적 결정화 프로세스가 수행된다(550℃, 4시간). 또한, 그의 결정성을 향상시키기 위해, 레이저 어닐링 처리가 수행되어 결정질 실리콘 막을 형성한다. 다음, 상기 결정질 실리콘 막은 포토리소그래피법을 사용하여 패터닝 프로세스가 수행되어 반도체층들(602 내지 605)을 얻는다.
또한, 반도체층들(602 내지 605)의 형성 전 또는 형성 후에, 미량의 불순물 원소(보론 또는 인)가 TFT의 임계값을 제어하기 위해 도핑될 수 있다.
게다가, 결정질 반도체 막이 레이저 결정법에 의해 제조되는 경우, 펄스 발진형 또는 연속파형 가스 상태 레이저의 엑시머 레이저, YAG 레이저, 및 YVO4레이저가 사용된다. 상기 레이저들이 사용되는 경우, 레이저 발진기로부터 방사된 레이저 광이 선형 빔으로 광학 시스템에 의해 집중되며 반도체 막에 조사되는 방법을 사용하는 것이 적합하다. 결정화의 조건들은 작업자에 의해 적절히 선택되어야 하지만, 엑시머 레이저가 사용되는 경우 펄스 발진 주파수는 300Hz로 설정되며 레이저 에너지 밀도는 100 내지 400mJ/cm2(통상 200 내지 300mJ/cm2)로 설정된다. YAG 레이저가 사용되는 경우, 2차 고조파가 펄스 발진 주파수를 30 내지 300kHz로 설정하는데 사용되며 레이저 에너지 밀도는 300 내지 600mJ/cm2(통상, 350 내지 500mJ/cm2)로 설정되는 것이 적합하다. 다음, 100 내지 1000㎛, 예를 들면 400㎛의 폭을 갖는 선형 형상으로 집중된 레이저 광이 기판의 전체 표면에 조사되며, 이 때의 선형 레이저 광의 중첩비(overlap ratio)는 50 내지 90%로 설정될 수 있다.
다음, 게이트 절연막(607)이 반도체층들(602 내지 605)을 덮기 위해 형성된다. 게이트 절연막(607)은 플라즈마 CVD 또는 스퍼터링에 의해 40 내지 150nm의 막 두께로 실리콘 함유 절연막으로 형성된다. 본 실시예에서, 게이트 절연막(607)은 플라즈마 CVD에 의해 110nm의 두께로 실리콘 산질화물 막으로 형성된다(조성비 Si=32%, O=59%, N=7%, 및 H=2%). 물론, 게이트 절연막(607)은 실리콘 산질화물 막에 한정되는 것은 아니며, 다른 실리콘을 함유하는 절연막이 단일층의 적층 구조로 형성될 수 있다.
게다가, 실리콘 산화물 막이 사용될 때, TEOS(테트라에틸 오소실리케이트)와 O2가 혼합되어 있는 플라즈마 CVD에 의해, 40Pa의 반응 압력, 300 내지 400℃의 기판 온도를 가지며, 0.5 내지 0.8W/cm2의 고주파(13.56MHz) 전력 밀도에서 방전되는 게이트 절연막이 형성될 수 있다. 게이트 절연막으로서 양호한 특성들이, 400 내지 500℃의 연속 열적 어닐링에 의해 상기와 같이 제조된 실리콘 산화물 막에서 얻어질 수 있다.
다음, 도 6(a)에 도시한 바와 같이, 게이트 절연막(607) 상에는, 제 1 도전막 및 제 2 도전막(609)이, 각각 20 내지 100nm 및 100 내지 400nm의 막 두께를 갖도록 적층물로 형성된다. 본 실시예에서, 30nm의 막 두께를 갖는 TaN 막으로 제조된 제 1 도전막(608) 및 370nm의 막 두께를 갖는 W 막으로 제조된 제 2 도전막(609)이 적층물로 형성된다. TaN 막은 질소 함유 분위기에서 Ta 타겟의 스퍼터링에 의해 형성된다. 또한, W 막은 W 타겟의 스퍼터링법에 의해 형성된다. W 막은 6불화 텅스텐(WF6)을 사용하여 열적 CVD에 의해 형성될 수 있다.
어떠한 방법이 사용되든지, 게이트 전극으로서 사용하기 위해 낮은 저항을 갖는 재료를 제조해야 하며, W 필름의 저항율은 20μΩcm 이하로 설정되는 것이 바람직하다. 결정 입자들을 크게 형성함으로써, W 막이 보다 낮은 저항율을 갖게 하는 것이 가능하다. 그러나, 산소와 같은 다수의 불순물 원소들이 W 막 내에 함유되는 경우, 결정화는 저지되며 저항은 높아진다. 따라서, 본 예에서, 99.9999%의 순도를 갖는 타겟을 사용하는 스퍼터링에 의해 높은 순도를 갖는 W 막을 형성함으로써, 게다가 막 형성 중에 가스 상태의 불순물들이 내부에서 혼합되는 것을 방지하도록 충분한 주의를 기울임으로써, 9 내지 20μΩcm의 저항율이 실현될 수 있다.
본 실시예에서, 제 1 도전막(608)은 TaN으로 제조되며, 제 2 도전막(609)은 W로 제조되었지만, 상기 재료에 한정되는 것은 아니며, 상기 막들은 Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로부터 선택된 원소 또는 상기 원소들을 주성분으로 함유하는합금 재료 또는 화합물 재료로 형성될 수 있다. 게다가, 인과 같은 불순물 원소로 도핑된 다결정질 실리콘 막으로 대표되는 반도체 막이 사용될 수도 있다. 또한, Ag, Pd, Cu를 함유하는 합금이 사용될 수 있다.
또한, 제 1 도전막(608)이 탄탈(Ta)로 형성되며 제 2 도전막(609)이 W로 형성되는 조합, 제 1 도전막(608)이 질화 티타늄(TiN)으로 형성되며 제 2 도전막(609)이 W로 형성되는 조합, 제 1 도전막(608)이 질화 탄탈(TaN)로 형성되며 제 2 도전막(609)이 Al로 형성되는 조합, 또는 제 1 도전막(608)이 질화 탄탈(TaN)로 형성되며 제 2 도전막(609)이 Cu로 형성되는 조합, 또는 제 1 도전막(608)이 W, Mo, 또는 W와 Mo의 조합으로 형성되며 제 2 도전막(609)이 Al 및 Si 또는 Al 및 Ti 또는 Al 및 Sc 또는 Al 및 Nd로 형성되며, 또한 제 3 도전막(도시 않음)이 Ti, TiN 또는 Ti와 TiN의 조합으로 형성되는 조합과 같은 임의의 조합이 사용될 수 있다.
다음, 레지스트로 제조된 마스크들(610 내지 613)이 포토리소그래피법을 사용하여 형성되며, 도 6(b)에 도시된 바와 같은 전극들 및 배선들을 형성하기 위해 제 1 에칭 프로세스가 수행된다. 상기 제 1 에칭 프로세스는 제 1 및 제 2 에칭 조건들로 수행된다. 본 실시예에서, 제 1 에칭 조건들로서, ICP(유도 결합 플라즈마) 에칭법이 사용되며, CF4, Cl2및 O2의 가스 혼합물이 에칭 가스로 사용되며, 가스 유량은 25/25/10sccm으로 설정되며, 1Pa에서 코일형 전극에 500W RF(13.56MHz) 전력을 인가함으로써 플라즈마가 발생된다. 마쯔시다덴기산교 가부시키가이샤에 의해 제조된 ICP용 건식 에칭 디바이스(모델 E645-□ICP)가 본원에 사용된다.150W RF(13.56MHz) 전력이 또한 기판 측면(시험편 스테이지)에 인가되어 음의 자체-바이어스 전압을 효과적으로 인가한다.
W막은 제 1 에칭 조건들로 에칭되며, 제 1 도전층의 단부 부분은 테이퍼 형상으로 형성된다. 제 1 에칭 조건들에서, W를 위한 에칭율은 200.39nm/min, TaN을 위한 에칭율은 80.32nm/min이며, W 대 TaN의 선택도는 약 2.5이다. 또한, W의 테이퍼각은 제 1 에칭 조건들로 약 26°이다.
그후, 도 6(b)에 도시된 바와 같이, 레지스트로 제조된 마스크들(610 내지 613)을 제거하지 않고, 제 1 에칭 조건들이 제 2 에칭 조건들로 변경되며, CF4와 Cl2의 혼합 가스가 에칭 가스로서 사용되며, 가스 유량은 30/30sccm으로 설정되고, 500W RF(13.56MHz) 전력을 1Pa하에서 코일형 전극에 적용함으로써 플라즈마가 생성되고, 그에 의해, 약 15초 동안 에칭이 수행된다. 또한, 20W RF(13.56MHz) 전력이 기판측(시험편 스테이지)에 적용되어 음의 바이어스 전압을 건다. CF4와 Cl2가 혼합되어 있는 제 2 에칭 조건들로 W 막과 TaN 막은 양자 모두가 동일 순서로 에칭된다.
제 2 에칭 조건들에서, W를 위한 에칭율은 58.97nm/min이고, TaN을 위한 에칭율은 66.43nm/min이다. 게이트 절연막상에 소정의 잔류물이 없이 에칭을 수행하기 위해 에칭 시간은 약 10 내지 20% 증가될 수 있다.
제 1 에칭 프로세스에서, 제 1 및 제 2 도전층들의 단부 부분들은 적절한 형상을 가진 레지스트 마스크들을 채용함으로써 기판측에 적용된 바이어스 전압의 효과로 인해 테이퍼 형상을 갖도록 형성된다. 테이퍼부들의 각도는 15° 내지 45°로 설정될 수 있다. 따라서, 제 1 도전층들 및 제 2 도전층들로 구성된 제 1 형상 도전층들(615 내지 618; 제 1 도전층들(615a 내지 618a와 제 2 도전층들 615b 내지 618b)이 제 1 에칭 프로세스에 의해 형성된다. 참조 번호 620은 게이트 절연막을 나타내고, 제 1 형상 도전층들(615 내지 618)에 의해 덮혀지지 않은 게이트 절연막의 영역들은 에칭에 의해 약 20 내지 50nm만큼 보다 얇아지게 된다.
그후, 제 1 도핑 프로세스가 수행되어 레지스트로 이루어진 마스크를 제거하지 않고 반도체층에 n-형 도전성을 부여하기 위한 불순물 원소가 추가된다(도 6B). 도핑은 이온 도핑법 또는 이온 주입법에 의해 수행될 수 있다. 이온 도핑법의 조건은 투입량이 1x1013내지 5x1015atoms/cm2이고, 가속 전압이 60 내지 100keV이다. 본 실시예에서, 투입량은 1.5x1015atoms/cm2이고, 가속 전압이 80keV이다.
n-형 도전성을 부여하기 위한 불순물 원소로서, 주기율표의 15족에 속하는 원소, 통상적으로 인(P) 또는 비소(As)가 사용되고, 여기서는 인이 사용된다. 이 경우에, 도전층들(615 내지 618)은 n-형 도전성을 부여하기 위한 불순물 원소에 대한 마스크들이 되며, 고농도 불순물영역들(621 내지 624)이 자기 정렬 방식으로 형성된다. n-형 도전성을 부여하기 위한 불순물 원소는 1x1020내지 1x1021atoms/cm3의 농도 범위로 고농도 불순물 영역들(621 내지 624)에 추가된다.
그후, 제 2 에칭 프로세스가 도 6(c)에 도시된 바와 같이 레지스트로 이루어진 마스크들을 제거하지 않고 수행된다. 제 2 에칭 프로세스는 제 3 또는 제 4 에칭 조건에 의해 수행된다. 여기서, CF4, Cl2의 혼합 가스가 에칭 가스로서 사용되고, 가스 유량은 30/30sccm으로 설정되고, 500W RF(13.56MHz) 전력을 1Pa하에서 코일형 전극에 적용함으로써 플라즈마가 생성되고, 그에 의해, 약 60초 동안 에칭이 수행된다. 또한, 20W RF(13.56MHz) 전력이 기판측(시험편 스테이지)에 적용되어 음의 바이어스 전압을 적용한다. CF4와 Cl2가 혼합되어 있는 제 3 에칭 조건들로 W 막과 TaN 막은 양자 모두가 동일 순서로 에칭된다.
제 2 에칭 프로세스에서, W를 위한 에칭율은 58.97nm/min이고, TaN을 위한 에칭율은 66.43nm/min이다. 게이트 절연막상에 소정의 잔류물이 없이 에칭을 수행하기 위해 에칭 시간은 약 10 내지 20% 증가될 수 있다.
그후, 도 6(c)에 도시된 바와 같이, 에칭 조건들이 제 4 에칭 조건들로 변화된다. 레지스트로 이루어진 마스크들(610 내지 613)을 제거하지 않고, CF4, Cl2및 O2의 혼합 가스가 에칭 가스로서 사용되며, 가스 유량은 20/20/20sccm으로 설정되고, 500W RF(13.56MHz) 전력을 1Pa하에서 코일형 전극에 적용함으로써 플라즈마가 생성되고, 그에 의해, 약 20초 동안 에칭이 수행된다. 또한, 20W RF(13.56MHz) 전력이 기판측(시험편 스테이지)에 적용되어 음의 바이어스 전압을 적용한다.
제 4 에칭 조건들에서, TaN을 위한 에칭율은 14.83nm/min이다. 따라서, W막이 선택적으로 에칭된다. 제 4 에칭 프로세스에 따라서, 제 2 도전층들(626 내지 629; 제 1 도전층들 626a 내지 629a와 제 2 도전층들 626b 내지 629b)이 형성된다.
다음에 제 2 도핑 프로세스가 도 7(a)에 도시된 바와 같이 수행된다. 제 1도전층들(626a 내지 629a)과 제 2 도전층들(626b 내지 629b)은 불순물 원소에 대한 마스크들로서 사용되고, 도핑은 불순물 원소들이 제 1 도전층들의 테이퍼부들 아래의 반도체층에 추가된다. 본 실시예에서, 인(P)이 불순물 원소로서 사용되고, 1.5x1014atoms/cm2의 투입량과, 0.5㎂의 전류 밀도 및 90keV의 가속 전압으로 수행되었다.
따라서, 제 1 도전층들과 중첩하는 저농도 불순물 영역들(631a 내지 634a)과, 제 1 도전층들과 중첩하지 않는 저농도 불순물 영역들(631b 내지 634b)이 자기 정렬 방식으로 형성된다. 저농도 불순물 영역들(631 내지 634)내의 인(P)의 농도는 1x1017내지 5x1018atoms/cm3이다. 또한, 불순물 원소가 고농도 불순물 영역들(621 내지 624)에 추가되고 고농도 불순물 영역들(635 내지 638)이 형성된다.
새로운 마스크들이 레지스트(639 및 640)로 형성되고, 제 3 도핑 프로세스가 수행된다. 불순물 원소가 추가되는, 단일 도전형(n-형)으로부터 반대 도전형(p-형)을 부여하는 불순물 영역들(641a, 641b, 642a 및 642b)이 제 3 도핑 프로세스에 의해 반도체 층들에 형성되고, 이는 p-채널 TFT들의 액티브 층들이 된다(도 7B 참조). 제 1 도전층들(627a)과 제 2 도전층(627b)은 불순물 원소에 대한 마스크들로서 사용되고, p-형 도전성을 부여하는 불순물 원소가 추가되며, 불순물 영역들이 자기 정렬 방식으로 형성된다.
본 실시예에서, 불순물 영역들(641a, 641b, 642a 및 642b)은 디보란(B2H6)을 사용하여 이온 도핑에 의해 형성된다. 제 1 도핑 프로세스 및 제 2 도핑 프로세스에 의해 불순물 영역들 641a, 642a 및 불순물 영역들 641b, 642b에 각각 상이한 농도로 인이 추가된다. 그러나 도핑은 각 영역들에 p-형 도전성을 부여하는 불순물 원소의 농도가 2x1020내지 2x1021atoms/cm3이 되도록 수행되고, 따라서, p-채널 TFT들의 소스 영역들 및 드레인 영역들로서 기능하는 영역들과 어떠한 문제들도 발생하지 않는다.
다음에, 레지스트 마스크들(639 및 640)이 제거되고, 제 1 층간 절연막(643)이 도 7(c)에 도시된 바와 같이 형성된다. 본 실시예에서, 제 1 층간 절연막(643)으로서, 실리콘과 질화물을 포함하는 제 1 절연막(643a)과, 실리콘과 산소를 포함하는 제 2 절연막(643b)으로부터 적층체 막이 형성된다.
실리콘을 함유하는 절연막은 플라즈마 CVD 또는 스퍼터링을 사용하여 100 내지 200nm의 두께를 가지고 제 1 층간 절연막(643a)으로서 형성된다. 실리콘 산질화물막은 제 3 실시예에서 플라즈마 CVD에 의해 100nm의 막 두께로 형성된다. 제 1 층간 절연막(643a)은 물론 실리콘 산질화물막에 한정되지 않으며, 다른 실리콘을 함유하는 절연막들이 단층으로 또는 적층 구조로 사용될 수 있다.
다음에, 반도체 층들 각각에 추가된 불순물 원소들을 활성화시키기 위한 프로세스가 수행된다. 어닐링 노를 사용하는 열적 어닐링이 활성화 프로세스를 위해 수행된다. 열적 어닐링은 1ppm 이하, 바람직하게는 0.1ppm 이하의 산소 농도를 갖는 질소 분위기에서, 400 내지 700℃, 통상적으로는 500과 550℃ 사이로 수행될 수 있다. 활성화 프로세스는 550℃에서 4시간 동안의 열처리에 의해 제 3 실시예에서수행된다. 열적 어닐링에 추가하여, 레이저 어닐링 및 급속 열적 어닐링(RTA) 도 적용될 수 있다는 것을 인지하여야 한다.
또한, 제 3 실시예에서, 상술한 활성화 프로세스가 수행되는 것과 동시에, 결정화 동안 촉매로서 사용된 니켈이 고농도로 인을 포함하는 불순물 영역들(635, 637 및 638)내로 모여진다는 것을 인지하여야 한다. 따라서, 주로 채널 형성 영역들이 되는 반도체 층들내의 니켈 농도가 감소된다. 이렇게 형성된 채널 형성 영역들을 갖는 TFT들에 대하여 오프 전류의 값이 감소되며, 양호한 결정도로 인해, 높은 전계 효과 이동성이 얻어진다. 따라서, 양호한 특성들이 달성될 수 있다.
또한, 활성화 프로세스는 제 1 층간 절연막을 형성하기 이전에 수행될 수도 있다. 그러나, 열에 약한 배선 재료를 사용할 때, 제 3 실시예에서와 같이 배선들 등을 보호하기 위해 층간 절연막(예로서, 그 주 구성요소가 실리콘 질화물 막인 실리콘을 함유하는 절연막)을 형성한 이후에 활성화 프로세스를 수행하는 것이 적합하다.
도핑 프로세스가 수행될 수 있으며, 활성화 프로세스 이후에 제 1 층간 절연막이 형성될 수 있다.
부가적으로, 열처리가 1 내지 12 시간 동안 300 내지 550℃에서 3 내지 100% 수소 함유 분위기에서 수행되어 반도체 층들의 수화를 수행할 수 있다. 제 3 실시예에서, 열처리는 1시간 동안 410℃에서 약 3%의 수소 함유 분위기로 수행되었다. 이 프로세스는 층간 절연막내에 포함된 수소에 의해 반도체 층들의 미결합 화학손(dangling bonds)을 단절하기 위한 것이다. 플라즈마 수화(플라즈마에 의해여기된 수소를 사용)가 수화의 다른 수단으로서 사용될 수 있다.
또한, 활성화 프로세스로서 레이저 어닐링법을 사용할 때, 상술한 수화 프로세스를 수행한 이후에, 엑시머 레이저 또는 YAG 레이저로부터의 레이저광 같은 레이저 광을 조사하는 것이 적합하다.
다음에, 플라즈마 CVD 또는 스퍼터링에 의해, 실리콘을 함유하는 절연막으로부터 1 내지 2㎛의 두께로, 제 1 층간 절연막(643a)상에 제 2 층간 절연막(643b)이 형성된다. 1.2㎛의 막두께를 갖는 산질화물막이 제 3 실시예에서 형성된다. 물론, 제 2 절연막(643b)은 상술한 막에 한정되지 않으며, 다른 실리콘을 함유하는 절연막이 단층으로 또는 적층 구조로 형성될 수 있다.
그후, 제 1 절연막(643a)으로부터 제조된 제 1 층간 절연막(643)이 형성된다.
다음에, 불순물 영역들(635, 636, 637 및 638)에 도달하기 위한 접촉 구멍들을 형성하기 위해 패터닝이 수행된다.
부가적으로, 제 1 절연막(643a)과 제 2 절연막(643b)은 플라즈마 CVD로 형성된 실리콘 함유 절연막이고, 그래서, 건식 에칭법 또는 습식 에칭법이 접촉 구멍을 형성하기 위해 사용될 수 있다. 그러나, 본 실시예에서, 습식 에칭법이 제 1 절연막을 에칭하기 위해 사용되고, 건식 에칭법이 제 2 절연막을 에칭하기 위해 사용된다.
먼저, 제 2 절연막(643b)이 에칭된다. 여기서, 7.13%의 수소 알루미늄 플로라이드(NH4HF2)와 15.4%의 알루미늄 플로라이드(NH4F)를 포함하는 혼합액(스텔라 캐미파 인크, 상표명 LAL 500)이 20℃에서 습식 에칭을 수행하기 위해 에칭제로서 사용된다.
다음에, 제 1 절연막(643a)이 에칭된다. CHF4가 에칭 가스로서 사용되고, 가스 유량들은 35sccm으로 설정된다. 800W RF 전력이 7.3Pa의 압력에서 적용되고, 건식 에칭이 수행된다.
배선들(645 내지 651)과 애노드(652)가 형성되며, 각각 고농도 불순물 영역들(635, 636, 637 및 638)과 전기적으로 접속된다. 본 실시예에서, 배선들(645 내지 651)과 애노드(652)를 형성하기 위한 재료들로서, 차광 효과를 갖는 도전성 재료들이 사용된다. 특히, 주기율 시스템의 4, 5 또는 6족의 원소들로 구성된 도전성 질화물, 산화물, 탄화물 붕화물 및 규화물이 사용된다. 그러나, 배선들(645 내지 651)과 애노드(652)는 티타늄 질화물(TiN)을 사용함으로써 500nm의 두께를 갖도록 형성되도록 패터닝된다(도 8(a)).
본 실시예의 에칭 조건들로서, CF4및 Cl2의 혼합 가스가 에칭 가스로서 사용되고, 가스 유량은 40/40sccm으로 설정되며, 500W RF(13.56MHz) 전력을 1.2Pa하에서 코일형 전극에 적용함으로써 플라즈마가 발생되고, 그에 의해 약 30초 동안 에칭이 수행된다. 100W RF(13.56MHz) 전력이 또한 기판측(시험편 스테이지)에 적용되어 음의 자기 바이어스 전압을 인가한다.
본 실시예에서, 애노드(652)는 배선 형성과 동시에 형성되며, 고농도 불순물영역(638)의 배선으로서 기능한다.
절연막은 1㎛ 두께로 형성된다. 절연막을 형성하는 재료로서, 실리콘 산화물을 함유하는 막이 본 실시예에서 사용된다. 질리콘 질화물 또는 실리콘 산화물 질화물을 포함하는 절연막, 유기 수지막, 폴리이미드, 폴리아미드, 아크릴(감광 아크릴 포함), BCB(벤조사이클로부텐) 등 같은 다른 막들도 사용될 수 있다.
개구부는 이 절연막의 캐소드(652)에 대응하여 형성되고, 절연층(653)이 형성된다(도 8(b)).
특히, 절연막(653)은 그 절연막이 감광 아크릴을 사용하여 1㎛ 두께로 형성되고, 그후, 이것이 포토리소그래피법을 사용하여 패터닝됨으로써 형성되고, 에칭 처리가 수행된다.
절연층(653)내의 개구부에서 노출된 애노드(652)상에, 적어도 하나의 유기 화합물을 포함하는 층(654)이 증발법에 의해 형성된다(도 9(a)). 본 실시예에서, 적색, 녹색 및 청색의 세 종류의 냉광발광을 방출하는 유기 화합물들로 구성된 유기 화합물들을 포함하는 일종의 층들을 형성하는 상태가 예시되어 있다. 세 종류의 유기 화합물들의 층을 형성하는 유기 화합물들의 조합이 도 10(a) 내지 (d)를 참조로 설명된다.
도 10(a)에 도시된 발광 소자는 애노드(1001)와, 적어도 하나의 유기 화합물을 포함하는 층(1002)과, 캐소드(1003)로 구성된다. 적어도 하나의 유기 화합물을 포함하는 층(1002)은 정공 운반층(1004), 발광층(1005) 및 전자 운반층(1006)으로 구성된 적층 구조를 갖는다. 적색 냉광발광 발광 소자를 구성하는 재료와 두께에대하여서는 도 10(b)에 예시되어 있으며, 녹색 냉광발광 발광 소자를 구성하는 재료와 두께에 대하여서는 도 10(c)에 도시되어 있고, 청색 냉광발광 발광 소자를 구성하는 재료와 두께에 대하여서는 도 10(d)에 각각 도시되어 있다.
먼저, 적색광을 방출하는 적어도 하나의 유기 화합물을 포함하는 층이 형성된다. 특히, 정공 운반 유기 화합물로서 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-바이페닐(이하, α-NPD라 지칭함)이 정공 운반층(1004)으로 40nm 막두께로 형성된다. 냉광발광 유기 화합물로서 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린-플래티넘(이하, PtOEP라 지칭함)이 호스트로서 기능하기 위한 4,4'-디카르바졸-바이페닐(이하, CBP라 지칭함)인 유기 화합물(이하, 호스트 재료라 지칭함)과 함께 발광층(1005)을 형성하도록 30nm 막 두께로 동시증착된다. 차단 유기 화합물로서의 바소쿠로인(이하, BCP라 지칭함)이 10nm 막 두께로 차단층(1006)으로 형성된다. 전자 운반 유기 화합물로서, 트리스(8-퀴놀리놀라토A)알루미늄(이하, Alq3라 지칭함)이 40nm 막두께로 전자 운반층(1007)으로 형성된다. 그에 의해, 적어도 하나의 유기 화합물을 포함하는 적색 냉광발광층이 형성될 수 있다.
비록, 상이한 기능들을 갖는 5종류의 유기 화합물들을 사용하여 적어도 하나의 유기 화합물적색 냉광발광층을 형성하는 경우가 여기에 설명되어 있지만, 본 발명은 이에 제한되지 않으며, 적색 냉광발광을 나타내는 유기 화합물로서 공지된 재료들이 사용될 수 있다.
적어도 하나의 유기 화합물을 포함하는 녹색 냉광발광층이 형성된다. 특히,정공 운반 유기 화합물로서 α-NPD가 40nm 막 두께로 정공 운반층(1004)으로 형성된다. 발광층(1005)은 정공 전달 호스트 물질로서 사용되는 CBP가 트리스(2-페닐 피리딘)이리듐(Ir(ppy)3)과 함께 30nm 막 두께로 동시 증착됨으로써 형성된다. 차단 유기 화합물로서의 BCP가 10nm 막 두께로 차단층(1006)으로 형성된다. 전자 운반 유기 화합물로서의 Alq3가 40nm 막 두께로 전자 운반층(1007)으로 형성된다. 그에 의해, 적어도 하나의 유기 화합물을 포함하는 녹색 냉광발광층이 형성된다.
비록, 상이한 기능들을 갖는 4 종류의 유기 화합물들을 사용하여 적어도 하나의 유기 화합물을 포함하는 녹색 냉광발광층을 형성하는 경우를 여기서 설명하였지만, 본 발명은 이에 한정되지 않으며, 녹색 냉광발광을 나타내는 유기 화합물로서 공지된 재료가 사용될 수 있다.
적어도 하나의 유기 화합물을 포함하는 청색 냉광발광층이 형성된다. 특히, 냉광발광 유기 화합물 및 정공 운반 유기 화합물로서 α-NPD가 40nm 막 두께로 발광층(1005)으로 형성된다. 차단 유기 화합물로서 BCP가 10nm 막 두께로 차단층(1006)으로 형성된다. 전자 운반 유기 화합물로서 Alq3가 40nm 막 두께로 전자 운반층(1007)으로 형성된다. 그에 의해, 적어도 하나의 유기 화합물을 포함하는 청색 냉광발광층이 형성된다.
비록, 상이한 기능들을 갖는 3 종류의 유기 화합물들을 사용하여 적어도 하나의 유기 화합물을 포함하는 청색 냉광발광층을 형성하는 경우를 여기서 설명하였지만, 본 발명은 이에 한정되지 않으며, 청색 냉광발광을 나타내는 유기 화합물로서 공지된 재료가 사용될 수 있다.
상술한 유기 화합물들을 애노드상에 형성함으로써, 적색 냉광발광, 녹색 냉광발광 및 청색 냉광발광을 방출하는 적어도 하나의 유기 화합물을 포함하는 층이 화소부에 형성될 수 있다.
도 9(b)에 도시된 바와 같이, 캐소드(655)가 절연층(653)과 적어도 하나의 유기 화합물을 포함하는 층(654)을 덮도록 형성된다. 본 실시예에서, 캐소드(655)는 광에 대해 투명한 도전막으로 형성된다. 특히, 캐소드는 캐소드(655)로부터 전자 주입을 향상시키기 위해 작은 일함수의 재료들에 의해 형성되는 것이 적합하다. 예로서, 재료들은 알칼리 금속 또는 알칼리 토류 금속과, 알칼리 금속 또는 알칼리 토류 금속의 다른 재료들과의 조합들, 또는 알칼리 금속 또는 알칼리 토류 금속내의 다른 재료들의 합금들(예로서, Al:Mg 합금, Mg:In 합금 등)로부터 선택될 수 있다. 본 실시예에서, 캐소드(655)는 알칼리 투류 금속의 질화물인 칼륨 플로라이드(CaF)와 보다 높은 도전성을 갖는 알루미늄 또는 은이 그위에 증착되어 있는 적층 구조를 갖도록 형성된다.
본 실시예에서, 발광 소자에서 발생된 광이 캐소드(655)를 통해 방사하기 때문에, 캐소드는 광에 대해 투명할 필요가 있다. 따라서, CaF막은 2nm의 두께를 갖는 적어도 하나의 유기 화합물을 포함하는 층(654)과 접촉하도록 형성되고, 20nm의 두께를 갖는 알루미늄막 또는 은 막이 그 위에 형성된다.
따라서, 캐소드는 초박형 막으로 형성되고, 그에 의해, 광 투과성을 갖는 전극이 형성될 수 있다. 캐소드(655)는 재료가 작은 일함수를 가지고, 광에 대해 투명한 도전막인 경우에만 다른 공지된 재료에 의해 형성될 수 있다.
도 9(b)에 도시된 바와 같이, 전류 제어 TFT(704)에 전기적으로 접속된 애노드(652)와, 애노드(652; 미도시)에 인접한 애노드와 캐소드(652) 사이에 형성된 절연층(653)과, 상기 애노드(652)상에 형성된 적어도 하나의 유기 화합물을 포함하는 층(654)과, 상기 적어도 하나의 유기 화합물을 포함하는 층(654)위에 형성된 캐소드(655)와 절연층(653)으로 구성되는 발광 소자(656)를 갖는 소자 기판이 형성될 수 있다.
본 실시예의 발광 디바이스 제조 공정에서, 회로 구조 및 프로세스에 관련하여, 비록 소스 신호 라인들이 게이트 전극들을 형성하는 재료들에 의해 형성되고, 비록, 게이트 신호라인들이 소스 및 드레인 전극들을 형성하는 배선 재료들에 의해 형성되지만, 다른 재료들도 사용될 수 있다는 것을 인지하여야 한다.
또한, n-채널 TFT(701)와 p-채널 TFT(702)를 갖는 구동 회로(705) 및 스위칭 TFT(703)와 전류 제어 TFT(704)를 갖는 화소부(706)가 동일 기판상에 형성될 수 있다.
드라이버 회로(705)의 n-채널 TFT(701)는 채널 형성 영역(501), 게이트 전극의 부분을 형성하는 제 1 도전층(626a)과 중첩되는 저농도 불순물 영역(631)(GOLD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(635)을 갖는다. p-채널 TFT(702)는 채널 형성 영역(502)과, 소스 영역들 또는 드레인 영역들로서 기능하는 불순물 영역들(641, 642)을 갖는다.
화소부(706)의 스위칭 TFT(703)는 채널 형성 영역(503), 게이트 전극을 형성하는 제 1 도전층(628a)과 중첩되는 저농도 불순물 영역(633a)(LDD 영역), 제 1 도전층(628a)과 중첩하지 않는 저농도 불순물 영역(633b)(LDD 영역), 및 소스 영역 또는 드레인 영역으로서 기능하는 고농도 불순물 영역(637)을 갖는다.
화소부(706)의 전류 제어 TFT(704)는 채널 형성 영역(504), 제 1 도전층(629a)과 중첩되는 저농도 불순물 영역(634a)(LDD 영역), 제 1 도전층(628a)과 중첩하지 않는 저농도 불순물 영역(634b)(LDD 영역), 및 소스 영역들 또는 드레인 영역들로서 기능하는 고농도 불순물 영역(638)을 갖는다.
본 실시예에서, TFT의 구동 전압은 1.2 내지 1.0V이며, 바람직하게는 2.5 내지 5.5V이다.
화소부의 디스플레이가 활성화될 때(동영상 디스플레이의 경우), 배경은 발광 소자들이 광을 방출하는 화소들에 의해 디스플레이되며, 텍스트는 발광 소자들이 광을 방출하지 않는 화소들에 의해 디스플레이된다. 그러나, 화수부의 동영상 디스플레이가 소정의 기간 이상 동안 정지하는 경우(본 명세서에서 대기 시간이라 지칭함), 전력을 절약하기 위해, 디스플레이 방법을 변경(전환)하는 것이 적합하다. 구체적으로는, 텍스트는 발광 소자들이 광을 방출하는 화소들에 의해 디스플레이되며(또한 텍스트 디스플레이라 지칭함), 배경은 발광 소자들이 광을 방출하지 않는 화소들에 의해 디스플레이된다(또한 배경 디스플레이라 지칭함).
화소부의 상세한 상부면 구조는 도 11(a)에 도시되며, 회로 다이어그램은 도 11B에 도시된다. 도 11(a) 및 (b)는 동일한 도면 부호로 도시되어 있다.
도 11(a) 및 도 11(b)에서, 기판 상에 제공된 스위칭 TFT(1100)는 도 9(b)의스위칭 TFT(n-채널형) TFT(703)를 사용하여 형성된다. 따라서, 스위칭(n-채널형) TFT(703)의 예는 구조의 예를 참조할 수 있다. 또한, 배선(1102)은 스위칭 TFT(1100)의 게이트 전극들(1101)(1101a, 1101b)과 전기적으로 접속하기 위한 게이트 배선이다.
본 실시예에서는, 두 개의 채널 형성 영역들이 형성되어 있는 2중 게이트 구조가 채택되었지만, 하나의 채널 형성 영역이 형성되어 있는 단일 게이트 구조, 또는 3개의 채널 형성 영역들이 형성되어 있는 3중 게이트 구조가 또한 채택될 수 있다는 것을 인지하여야 한다.
또한, TFT(1100)의 소스는 소스 배선(1103)에 접속되며, 그의 드레인은 드레인 배선(1104)에 접속된다. 드레인 배선(1104)은 전류 제어 TFT(1105)의 게이트 전극(1106)과 전기적으로 접속된다. 전류 제어 TFT(1105)는 도 9(b)의 전류 제어(n-채널형) TFT(704)를 사용하여 형성된다는 것을 인지하여야 한다. 따라서, 전류 제어(n-채널형) TFT(704)의 예는 구조의 예를 참조할 수 있다. 단일 게이트 구조가 본 실시예에서 채택되었지만, 2중 게이트 구조 또는 3중 게이트 구조가 또한 채택될 수 있다는 것을 인지하여야 한다.
또한, 전류 제어 TFT(1105)의 소스는 전류 공급 라인(1107)에 전기적으로 접속되며, 그의 드레인은 드레인 배선(1108)에 전기적으로 접속된다. 게다가, 드레인 배선(1108)은 점선으로 나타낸 캐소드(1109)에 전기적으로 접속된다.
도면 부호 1110으로 나타낸 배선은 소거 TFT(erasing TFT)(1111)의 게이트 전극(1112)과 접속된 게이트 배선이다. 또한 소거 TFT(1111)의 소스는 전류 공급라인(1107)과 전기적으로 접속되며, 그의 드레인은 드레인 배선(1104)에 전기적으로 접속된다.
소거 TFT(1111)는 도 9(b)의 전류 제어 TFT(n-채널형)(704)와 유사하게 형성된다. 따라서, 구조의 예는 전류 제어 TFT(n-채널형)(704)의 구조를 참조할 수 있다. 본 실시예에서, 단일 게이트 구조를 설명하였지만, 2중 게이트 구조 또는 3중 게이트 구조가 사용될 수도 있다.
이 때, 저장 커패시터(콘덴서)가 영역(1113)에 형성된다. 커패시터(1113)는 전류 공급 라인(1107)에 전기적으로 접속된 반도체 막(1014), 게이트 절연막과 동일한 층의 절연막(도시 않음), 및 게이트 전극(1006)으로 형성된다. 또한, 게이트 전극(1106), 제 1 층간 절연막과 동일한 층(도시 않음), 및 전류 공급 라인(1107)으로 형성된 커패시터가 저장 커패시터로서 사용될 수 있다.
도 11(b)의 회로 다이어그램에 도시한 발광 소자(1115)는 캐소드(1109), 상기 캐소드(1109) 상에 형성된 적어도 하나의 유기 화합물을 포함하는 층(도시 않음), 및 적어도 하나의 유기 화합물을 포함하는 층 상에 형성된 애노드(도시 않음)로 구성된다. 본 발명에 있어서, 캐소드(1109)는 전류 제어 TFT(1105)의 소스 영역과 드레인 영역에 접속된다.
상대 전위가 발광 소자(1115)의 애노드에 공급된다. 게다가, 전원 전위가 전력 공급 라인(V)에 공급된다. 상대 전위와 전원 전위 사이의 전위차는, 전원 전위가 화소 전극에 인가될 때 발광 소자가 광을 방출할 수 있는 레벨로 항상 유지된다. 전원 전위와 상대 전위는 외부 부착 IC 칩 등에 의해 제공된 전원에 의해 본발명의 발광 디바이스에 공급된다. 본 명세서에서, 상대 전위를 공급하는 전원은 상대 전원(1116)으로서 지칭한다.
[제 4 실시예]
도 12를 참조하여, 본 발명의 액티브 매트릭스형 발광 디바이스의 외관이 본 실시예에서 설명된다. 도 12a는 냉광발광 디바이스의 상면도이고, 도 12b는 도 12a의 A-A'선상에서 취한 단면도이다. 참조 번호 1201은 점선으로 도시된 소스측 구동 회로를 나타내고, 1202는 화소부, 1203은 게이트측 구동회로, 1204는 밀봉 기판, 1205는 밀봉재를 나타낸다. 공간은 밀봉재(1205)에 의해 둘러싸여있다.
참조 번호 1208은 소스 신호 라인 구동 회로(1201)와 게이트 신호 라인 구동 회로(1203)에 입력된 신호들을 전송하기 위한 상호접속부를 나타낸다. 상호접속부(1208)는 외부 입력 단자인 가요성 인쇄 회로(1209)로부터 비디오 신호들 또는 클록 신호들을 수신한다. 단지 FPC만이 예시되었지만, 인쇄 배선 보드(PWB)가 이 FPC에 부착될 수 있다. 본 명세서에 언급된 발광 디바이스는 발광 디바이스의 본체이거나, FPC 또는 PWB가 상기 본체에 부착되어 있는 제품일 수 있다.
이하, 도 12b를 참조로 단면 구조를 설명한다. 구동 회로들과 화소부는 기판(1210)상에 형성되지만, 구동 회로들중 하나로서의 게이트측 구동 회로(1203)와 화소부(1202)가 도 12b에 도시되어 있다.
게이트측 구동 회로(1203)에서, n-채널형 TFT(1213)와 p-채널형 TFT(1214)가 조합되어 있는 CMOS 회로가 형성된다. 구동 회로를 구성하는 TFT들은 공지된 CMOS회로들, PMOS 회로들 또는 NMOS 회로들로 구성될 수 있다. 본 실시예에서, 구동 회로가 기판상에 형성되어 있는 드라이버 접적형이 예시되어 있지만, 드라이버 집적형이 필수적으로 적용되어야 하는 것은 아니다. 드라이버는 기판에 부착되지 않고 외부에 부착될 수 있다.
화소부(1202)는 전류 제어 TFT(1211)와, TFT(1211)의 드레인에 전기적으로 접속된 애노드(1212)를 포함하는 복수의 화소들로 구성된다.
애노드(1212)의 양 측면들상에는 절연막(1213)이 형성되고, 적어도 하나의 유기 화합물을 포함하는 층(1214)이 애노드(1212)상에 형성된다. 또한, 캐소드(1216)가 적어도 하나의 유기 화합물을 포함하는 층(1214)상에 형성된다. 이 방식으로, 애노드(1212)와, 적어도 하나의 유기 화합물을 포함하는 층(1214)과 캐소드(1216)로 구성된 발광 소자(1218)가 형성된다.
또한, 캐소드(1216)는 모든 화소들에 공통적인 상호접속부로서 기능하며, 상호접속부(1208)를 통해 FPC(1209)에 전기적으로 접속되어 있다.
기판(1210)상에 형성된 발광 소자(1218)를 밀봉하기 위해서, 밀봉 기판(1204)이 밀봉재(1205)로 부착된다. 수지막으로 이루어진 스페이서가 밀봉 기판(1204)과 발광 소자(1218) 사이에 소정 간격을 유지하기 위해 설치될 수 있다. 질소 같은 불활성 가스가 밀봉재(1205) 내측의 공간(1207)에 충전된다. 밀봉재(1205)로서, 에폭시 수지가 사용되는 것이 적합하다. 밀봉재(1205)는 그를 통해 습기나 산소가 가능한 작계 통과하는 재료로 제조되는 것이 바람직하다. 또한, 수분 흡수 효과를 갖는 재료를 공간(1207)내에 넣을 수도 있다.
본 실시예에서, 밀봉 기판(1204)을 구성하는 재료로서, 유리 기판, 석영 기판 또는 화이버 글래스-보강 플라스틱(FRP), 폴리비닐 플로라이드(PVF), 마일러, 폴리에스터 또는 폴리아크릴 수지가 사용될 수 있다. 밀봉 기판(1204)이 밀봉재(1205)로 기판(1210)에 부착된 이후에, 측면들(노출면들)을 덮도록 밀봉재가 적용된다.
상술한 바와 같이, 발광 소자는 기밀식으로 공간(1207)내에 배치되고, 그래서, 발광소자는 외부로부터 완전히 차단될 수 있으며, 습기와 산소 같은 적어도 하나의 유기 화합물을 포함하는 층의 열화를 촉진시키는 재료들이 외부로부터 이 층을 침범하는 것이 방지될 수 있다. 결과적으로, 발광 디바이스는 매우 신뢰성 있게 제조될 수 있다.
본 실시예의 구조는 제 1 내지 제 3 실시예의 구조와 자유롭게 조합될 수 있다.
[제 5 실시예]
제 1 내지 제 4 실시예는 상부 게이트 TFT를 갖는 액티브 매트릭스형 발광 디바이스를 설명한다. 그러나, 본 발명의 TFT 구조는 그에 제한되지 않으며, 저면 게이트 TFT들(통상적으로 리버스 스테거 TFT들)도 도 13에 도시된 바와 같이 본 발명을 실시하기 위해 사용될 수 있다. 리버스 스테거 TFT들은 소정의 방법으로 형성될 수 있다.
도 13a는 저면 게이트 TFT들을 사용하는 발광 디바이스의 상면도이다. 밀봉 기판에 의한 밀봉이 아직 수행되지 않은 상태라는 것을 주의하라. 소스측 구동 회로(1301), 게이트측 구동 회로(1302), 화소부(1303)가 내부에 형성되어 있다. 도 13b는 화소부(1303)의 영역 1304을 단면으로 도시한다. 이 단면도는 도 13a의 x-x'선을 따라 발광 디바이스를 절단함으로써 얻어진 것이다.
도 13b는 화소부(1303)내에 구성된 TFT들 중 전류 제어 TFT만을 예시한다. 참조 부호 1311은 기판을 나타내고, 1312는 베이스로서 기능하기 위한 절연막(이하, 기저막이라 지칭함)을 나타낸다. 투명 기판이 기판(1311)을 위해 사용되며, 통상적으로, 유기 기판, 석영 기판, 유리 세라믹 기판 또는 결정화된 유리 기판이 사용된다. 그러나, 제조 프로세스 동안의 가장 높은 처리 온도를 견딜 수 있는 것이 선택되어야만 한다.
기저막(1312)은 가동성 이온을 포함하는 기판이나 도전성 기판이 사용될 때 특히 효과적이다. 석영 기판이 사용되는 경우에, 기저막은 생략될 수 있다. 실리콘을 함유하는 절연막이 기저막(1312)을 위해 사용된다. 여기서, 실리콘을 함유하는 절연막이라는 용어는 실리콘 함량에 대해 소정 비율로 산소나 질소를 함유하는 절연막을 지칭하며, 특히, 실리콘 산화물막, 실리콘 질화물막 또는 실리콘 산질화물막(SiOxNy : x와 y는 임의의 정수들)을 지칭한다.
참조 부호 1313은 p-채널 TFT인 전류 제어 TFT를 나타낸다. 본 실시예에서, 발광 소자(1329)의 애노드(1323)는 전류 제어 TFT(1313)에 연결된다는 것을 인지하여야 한다. 따라서, 애노드(1323)는 p-채널 TFT 뿐만 아니라 n-채널 TFT로 양호하게 제조될 수 있다.
전류 제어 TFT(1313)는 소스 영역(1314), 드레인 영역(1315) 및 채널 형성영역(1316)을 포함하는 액티브층, 게이트 절연막(1317), 게이트 전극(1318), 층간 절연막(1319), 소스 배선 라인(1320) 및 드레인 배선 라인(1321)으로 구성된다.
스위칭 TFT는 전류 제어 TFT(1313)의 게이트 전극(1318)에 접속된 드레인 영역을 가진다. 전류 제어 TFT(1313)의 게이트 전극(1318)은 엄밀히 드레인 배선 라인(미도시)을 통해 스위칭 TFT의 드레인 영역(미도시)에 전기적으로 접속된다. 게이트 전극(1318)은 단일 게이트 구조를 갖지만 다중 게이트 구조를 취할수 있다. 전류 제어 TFT(1313)의 소스 배선 라인(1320)은 전류 공급 라인(미도시)에 접속된다.
전류 제어 TFT(1313)는 발광 소자에 공급된 전류의 양을 제어하기 위한 소자이며, 이 TFT를 통해 비교적 다량의 전류가 흐른다. 따라서, 전류 제어 TFT를 스위칭 TFT의 채널 폭 보다 넓은 채널 폭(W)을 갖도록 설계하는 것이 적합하다. 또한, 선류 제어 TFT를 전류 제어 TFT(1313)내의 과도한 전류 유동을 회피하기 위해서, 다소 긴 채널 길이(L)를 갖도록 설계하는 것이 적합하다. 이 길이는 전류가 화소당 0.5 내지 2㎂(바람직하게는 1 내지 1.5㎂)이도록 설정되는 것이 적합하다.
전류 제어 TFT(1313)의 액티브층(특히, 채널 형성 영역)이 두껍게(바람직하게는 50 내지 100nm, 보다 바람직하게는 60 내지 80nm) 형성되는 경우에, TFT의 열화가 느려지게 될 수 있다.
전류 제어 TFT(1313)가 형성된 이후에, 층간 절연막(1319)이 형성되고, 전류 제어 TFT(1313)에 전기적으로 접속된 애노드(1323)가 형성된다. 본 실시예에서, 애노드(1323)와 배선 라인(1320)은 동시에 동일 재료로 형성된다. 애노드(1323)의 재료로서, 작은 일함수를 가진 도전막이 사용되는 것이 적합하다. 본 실시예에서, 애노드(1323)는 Al로 형성된다.
애노드(1323)가 형성된 이후에, 절연막(1324)이 형성된다. 절연막(1324)은 소위 뱅크로서 기능한다.
적어도 하나의 유기 화합물을 포함하는 층(1325)이 다음에 형성되고, 캐소드(1326)가 그 위에 형성된다. 적어도 하나의 유기 화합물을 포함하는 층(1325)을 위한 재료들은 제 1 또는 제 2 실시예들에 예시되어 있다.
캐소드(1326)는 적어도 하나의 유기 화합물을 포함하는 층(1325)상에 형성된다. 캐소드(1326)를 위한 재료들은 작은 일함수를 가진 투명 도전막이 사용된다. 본 실시예에서, 캐소드(1326)는 20nm의 두께를 가진 Al을 2nm의 두께를 가진 CaF상에 적층함으로써 형성된다.
따라서, 리버스 스테거형 TFT를 갖는 발광 디바이스가 형성된다. 부가적으로, 본 실시예에 따른 발광 디바이스에서, 광은 도 13b의 화살표로 도시된 방향(상향)으로 방출된다.
리버스 스테거 TFT의 구조가 상부 게이트 TFT 보다 제조 단계를 저감시키기에 용이하기 때문에, 이 구조는 본 발명에서 해결하고자 하는 문제점인 제조 비용의 저감의 장점을 가진다.
또한, 본 실시예의 구조는 TFT의 구조를 제외하면, 제 1 내지 제 4 실시예에 예시된 구조와 자유롭게 조합함으로써 구현될 수 있다.
[제 6 실시예]
본 실시예에서, 본 발명의 소자 구조를 갖는 패시브형(단순 매트릭스형) 발광 디바이스가 제조되는 경우를 도 14를 참조로 설명한다. 도 14에서, 참조 번호 1401 및 1402는 유기 기판과 금속 화합물막으로 이루어진 애노드를 각각 나타낸다. 본 실시예에서, 금속 화합물들로서 스퍼터링에 의해 TiN이 형성된다. 도 14에서, 복수의 애노드들이 지면과 평행하게 줄무늬 형태로 배열되어 있다는 것을 인지하여야 한다. 패시브 매트릭스 발광 디바이스에서, 애노드 재료가 액티브 매트릭스 발광 디바이스 보다 높은 도전성을 가질 필요가 있기 때문에, 종래에 사용되는 ITO 보다 높은 도전성의 금속 화합물들이 애노드를 위해 사용되어 발광 소자의 구동 전압을 저감시키는 것이 효과적이다.
절연 재료로 이루어진 뱅크들(1403)이 줄무늬 형태로 배열된 애노드(1402)를 가로질러 형성된다. 뱅크들(1403)은 애노드들(1402)과 접촉하도록 지면에 수직으로 형성된다.
다음에, 적어도 하나의 유기 화합물을 포함하는 층(1404)이 형성된다. 적어도 하나의 유기 화합물을 포함하는 층(1404)을 형성하는 재료로서, 냉광발광을 제공할 수 있는 공지된 재료 및 제 1 및 제 2 실시예들에 설명된 재료들이 사용될 수 있다.
예로서, 적색 냉광발광을 제공하는 적어도 하나의 유기 화합물을 포함하는 층, 녹색 냉광발광을 제공하는 적어도 하나의 유기 화합물을 포함하는 층, 및 청색 냉광발광을 제공하는 적어도 하나의 유기 화합물을 포함하는 층을 형성함으로써, 세가지 유형의 냉광발광 광선들을 제공하는 발광 디바이스가 형성될 수 있다. 이들층들로 구성된 적어도 하나의 유기 화합물을 포함하는 층(1404)이 뱅크들(1403)내에 형성된 홈들을 따라 형성되기 때문에, 층(1404)은 지면에 수직으로 줄무늬 형태로 배열된다.
다음에, 캐소드(1405)가 적어도 하나의 유기 화합물을 포함하는 층(1404)상에 형성된다. 캐소드(1405)는 금속 마스크를 사용하여 기상 증착에 의해 형성된다.
보다 낮은 전극들(애노드들 1402)이 본 실시예에서 투명 재료들이기 때문에, 적어도 하나의 유기 화합물을 포함하는 층(1404)에서 생성된 광은 상향(기판 1401에 대향한 방향)으로 방사된다.
다음에, 밀봉 기판(1407)으로서 유리 기판이 준비된다. 밀봉 기판(1407)이 본 실시예에서 투명성을 가지기 때문에, 플라스틱 또는 석영으로 제조된 기판이 유리 기판과 마찬가지로 사용될 수 있다.
밀봉 기판(1407)은 자외선 경화 수지로 제조된 밀봉재(1408)로 기판(1401)에 부착된다. 밀봉재(1408)의 내측(1406)은 기밀식으로 폐쇄된 공간이며, 이 내측은 질소나 아르곤 같은 불활성 가스로 충전되어 있다. 수분 흡수제를 기밀식으로 폐쇄된 공간(1406)내에 배치하는 것이 효과적이며, 이 수분 흡수제의 통상적인 예는 바륨 산화물이다. 마지막으로, 가요성 인쇄 회로(FPC; 1409)가 애노드들에 결합되어 패시브형 발광 디바이스를 완성한다.
본 실시예는 소자 구조(액티브 매트릭스형)를 제외하면, 제 1 내지 제 5 실시예들에 예시된 재료들과 조합함으로써 실시될 수 있다.
[제 7 실시예]
자기-냉광발광형이기 때문에, 발광 소자를 사용하는 발광 디바이스는 액정 디스플레이 디바이스들 보다 밝은 장소들에서의 양호한 가시성과, 보다 넓은 조망 각도를 가진다. 따라서, 다양한 전기 기기들이 본 발명의 발광 디바이스를 사용하여 완성될 수 있다.
본 발명에 따라 제조된 발광 디바이스를 사용하는 전기 기기의 예들로서는 비디오 카메라들, 디지털 카메라들, 안경형 디스플레이들(헤드 장착 디스플레이들), 항법 시스템들, 오디오 재생 디바이스들(카 오디오 및 오디오 콤포넌트들 같은), 노트북 컴퓨터들, 게임기들, 휴대용 정보 단말기들(모바일 컴퓨터들, 셀룰러 전화들, 휴대용 게임기들 및 전자 서적들 같은), 및 기록 매체를 장비한 이미지 재생 디바이스들(특히, 디지털 비디오 디스크(DVD) 같은 기록 매체내의 데이터를 데이터의 이미지를 디스플레이하기 위해 재생할 수 있는 디스플레이 디바이스를 갖는 디바이스들)이 주어진다. 넓은 조망 각도는 휴대용 정보 단말기들에 특히 중요하며, 그 이유는 그 스크린들이 그들이 보여지게 될 때 빈번히 경사상태가 되기 때문이다. 따라서, 발광 소자를 사용하는 발광 디바이스를 휴대용 정보 단말기들에 사용하는 것은 적합하다. 이들 전기 기기의 특정 예들이 도 16a 내지 도 16h에 도시되어 있다.
도 16a는 케이스(2001)와, 지지 베이스(2002)와, 디스플레이 유니트(2003)와, 스피커 유니트들(2004)과, 비디오 입력 단자(2005) 등으로 구성된 디스플레이 디바이스를 도시한다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2003)에 적용될 수 있다. 발광 소자를 갖는 발광 디바이스가 자기-냉광발광형이기 때문에, 이 디바이스는 배후광을 필요로하지 않으며, 액정 디스플레이 디바이슬 보다 얇은 디스플레이 유니트를 형성할 수 있다. 이 디스플레이 디바이스는 퍼스널 컴퓨터들, TV 방송 수신 및 광고를 위한 것들을 포함하는 정보를 디스플레이하기 위한 모든 디스플레이 디바이스들을 의미한다.
도 16b는 디지털 스틸 카메라를 도시하며, 이는 주 본체(2101)와, 디스플레이 유니트(2102)와, 이미지 수신 유니트(2103)와, 조작 키들(2104)과, 외부 접속 포트(2105)와, 셔터(2106) 등으로 구성되어 있다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2102)에 적용될 수 있다.
도 16c는 노트북 퍼스널 컴퓨터를 도시하며, 이는 주 본체(2201)와, 케이스(2202)와, 디스플레이 유니트(2203)와, 키보드(2204)와 외부 접속 포트(2205)와, 포인팅 마우스(2206) 등으로 구성되어 있다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2203)에 적용될 수 있다.
도 16d는 모바일 컴퓨터를 도시하며, 이는 주 본체(2301)와, 디스플레이 유니트(2302)와, 스위치(2303)와, 조작 키들(2304)과 적외선 포트(2303) 등으로 구성되어 있다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2302)에 적용될 수 있다.
도 16e는 기록 매체를 장비한 휴대용 이미지 재생 디바이스(특히, DVD 플레이어)를 도시한다. 이 디바이스는 주 본체(2401)와, 케이스(2402)와, 디스플레이 유니트 A(2403)와, 디스플레이 유니트 B(2404)와, 기록 매체(DVD 등) 판독 유니트(2405)와, 조작 키들(2406)과, 스피커 유니트들(2407) 등으로 구성된다. 디스플레이 유니트 A(2403)는 주로 이미지 정보를 디스플레이하며, 디스플레이 유니트 B(2404)는 주로 텍스트 정보를 디스플레이한다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트 A(2403) 및 B(2404)에 적용될 수 있다. 기록 매체를 장비한 이미지 재생 디바이스는 또한 홈 비디오 게임기들을 포함한다.
도 16f는 안경형 디스플레이(헤드 장착 디스플레이)를 도시하며, 이는 주 본체(2501)와, 디스플레이 유니트들(2502)과, 아암 유니트들(2503)로 구성되어 있다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트들(2502)에 적용될 수 있다.
도 16g는 비디오 카메라를 도시하며, 이는 주 본체(2601)와, 디스플레이 유니트(2602)와, 케이스(2603)와, 외부 접속 포트(2604)와, 원격 제어 수신 유니트(2605)와, 이미지 수신 유니트(2606)와, 배터리(2607)와, 오디오 입력 유니트(2608)와, 조작 키들(2609)와, 접안부(2601) 등으로 구성되어 있다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2602)에 적용될 수 있다.
도 16h는 셀룰러 전화를 도시하며, 이는 주 본체(2701)와, 케이스(2702)와, 디스플레이 유니트(2703)와, 오디오 입력 유니트(2704)와, 오디오 출력 유니트(2705)와, 조작 키들(2706)과, 외부 접촉 포트(2707)와, 안테나(2708) 등으로 구성된다. 본 발명에 따라 제조된 발광 디바이스는 디스플레이 유니트(2703)에 적용될 수 있다. 디스플레이 유니트(2703)가 하얀 문자들을 검은 배경상에 디스플레이하는 경우에, 셀룰러 전화는 보다 적은 전력을 소모한다.
유기 재료들로부터 방출된 광의 휘도가 미래에 증가되게 되면, 발광 디바이스는 렌즈들 등을 통해 이미지 정보를 포함하는 출력광을 확대하고, 이 광을 투사함으로써 전방 또는 후방 투사기들에 사용될 수 있다.
이들 전기 기기들은 이제 인터넷 및 CATV(케이블 텔레비젼)같은 전자 통신 라인들을 통해 전송된 정보, 특히, 애니메이션 정보를 증가된 주파수로 디스플레이한다. 유기 재료들이 매우 빠른 응답 속도를 가지기 때문에, 발광 디바이스는 애니메이션 디스플레이에 적합하다.
발광 디바이스에서, 발광부들은 전력을 소모하고, 따라서, 보다 적은 발광부들을 필요로하는 방식으로 정보를 디스플레이하는 것이 적합하다. 주로 텍스트 정보를 디스플레이하는 특히 셀룰러 전화들 및 오디오 재생 디바이스들 같은 휴대용 정보 단말기들의 디스플레이 유니트에 발광 디바이스를 사용할 때, 비발광부들이 배경을 형성하고 발광 부들이 텍스트 정보를 형성하도록 디바이스를 구동하는 것이 적합하다.
상술한 바와 같이, 본 발명의 증착 디바이스를 사용함으로써 제조된 발광 디바이스의 응용 범위는 어떠한 분야의 전기 기기들에도 적용할 수 있을만큼 매우 넓다. 본 실시예의 전기 기기들은 제 1 내지 제 5 실시예들을 구현함으로써 형성된 발광 디바이스를 사용함으로써 완성될 수 있다.
본 발명에서, 애노드 재료로서 차광 금속 화합물을 사용함으로써, 발광 소자의 애노드가 액티브 매트릭스 발광 디바이스의 제조시, 발광 소자를 구동하기 위한 박막 트랜지스터(이하, TFT라 지칭함)에 애노드를 전기적으로 접속하기 위한 배선이 형성될 때 동시에 형성될 수 있다. 따라서, 본 발명은 종래 기술에서 투명 도전막이 사용될 때 필수적인, 차광막 등을 형성하는 공정을 생략하는 것을 특징으로 한다.
본 발명에 사용되는 금속 화합물은 종래 기술에서 애노드 재료로서 사용되는 ITO 또는 IZO의 일함수 보다 크거나 같은 일함수를 가진다. 애노드를 위해 이 금속 화합물을 사용함으로써, 애노드로부터의 정공들의 주입이 보다 향상될 수 있다. 또한, 금속 화합물은 도전성에 관하여 ITO 보다 저항율이 작다. 따라서, 이는 배선으로서의 기능을 충족하며, 종래 기술에 비해 발광 소자의 구동 전압을 저하시킬 수 있다.

Claims (38)

  1. 애노드, 캐소드와 적어도 하나의 유기 화합물을 포함하는 층을 갖는 발광 디바이스에 있어서,
    상기 적어도 하나의 유기 화합물을 포함하는 층은 상기 애노드와 상기 캐소드 사이에 삽입되고,
    상기 애노드는 차광 능력을 가지며, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소를 포함하며,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스.
  2. 제 1 항에 있어서,
    상기 애노드는 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료를 포함하는 발광 디바이스.
  3. 제 1 항에 있어서,
    상기 애노드는 4.7eV 또는 그 이상의 일함수를 갖는 재료를 포함하는, 발광 디바이스.
  4. 제 1 항에 있어서,
    상기 애노드는 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택된 하나를 포함하는, 발광 디바이스.
  5. 제 1 항에 있어서,
    상기 발광 디바이스는 디스플레이 디바이스, 디지털 스틸 카메라, 노트북 퍼스널 컴퓨터, 모바일 컴퓨터, 기록 매체를 갖는 휴대용 이미지 재생 디바이스, 안경형 디스플레이, 비디오 카메라 및 셀룰러 전화로 구성되는 그룹으로부터 선택된 하나인, 발광 디바이스.
  6. 애노드와, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 갖는 발광 디바이스에 있어서,
    상기 적어도 하나의 유기 화합물을 포함하는 층은 애노드와 캐소드 사이에 삽입되고,
    상기 애노드는 차광 능력을 가지며, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나를 포함하며,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스.
  7. 제 6 항에 있어서,
    상기 애노드는 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료를 포함하는, 발광 디바이스.
  8. 제 6 항에 있어서,
    상기 애노드는 4.7eV 또는 그 이상의 일함수를 갖는 재료를 포함하는, 발광 디바이스.
  9. 제 6 항에 있어서,
    상기 애노드는 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택된 하나를 포함하는, 발광 디바이스.
  10. 제 6 항에 있어서,
    상기 발광 디바이스는 디스플레이 디바이스, 디지털 스틸 카메라, 노트북 퍼스널 컴퓨터, 모바일 컴퓨터, 기록 매체를 갖는 휴대용 이미지 재생 디바이스, 안경형 디스플레이, 비디오 카메라 및 셀룰러 전화로 구성되는 그룹으로부터 선택된 하나인, 발광 디바이스.
  11. 절연 표면상에 제공된 TFT와, 발광 소자를 갖는 발광 디바이스에 있어서,
    상기 발광 소자는 애노드, 캐소드 및 적어도 하나의 유기 화합물을 포함하는 층을 가지고,
    상기 TFT는 상기 애노드에 전기적으로 접속되며,
    상기 애노드는 주기율표의 4, 5, 및 6 족 중 하나에 속하는 원소를 포함하는, 발광 디바이스.
  12. 제 11 항에 있어서,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스.
  13. 제 11 항에 있어서,
    상기 애노드는 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료를 포함하는, 발광 디바이스.
  14. 제 11 항에 있어서,
    상기 애노드는 4.7eV 또는 그 이상의 일함수를 갖는 재료를 포함하는, 발광 디바이스.
  15. 제 11 항에 있어서,
    상기 애노드는 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택된 하나를 포함하는, 발광 디바이스.
  16. 제 11 항에 있어서,
    상기 발광 디바이스는 디스플레이 디바이스, 디지털 스틸 카메라, 노트북 퍼스널 컴퓨터, 모바일 컴퓨터, 기록 매체를 갖는 휴대용 이미지 재생 디바이스, 안경형 디스플레이, 비디오 카메라 및 셀룰러 전화로 구성되는 그룹으로부터 선택된 하나인, 발광 디바이스.
  17. 절연 표면 상에 제공된 TFT와, 발광 소자를 갖는 발광 디바이스에 있어서,
    상기 발광 소자는 애노드, 캐소드와 적어도 하나의 유기 화합물을 포함하는 층을 갖고,
    상기 TFT는 상기 애노드에 전기적으로 접속되며,
    상기 애노드는 주기율표의 4, 5, 및 6 족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나를 포함하는, 발광 디바이스.
  18. 제 17 항에 있어서,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스.
  19. 제 17 항에 있어서,
    상기 애노드는 1×10-2Ωcm 또는 그 이하의 저항율을 갖는 재료를 포함하는, 발광 디바이스.
  20. 제 17 항에 있어서,
    상기 애노드는 4.7eV 또는 그 이상의 일함수를 갖는 재료를 포함하는, 발광 디바이스.
  21. 제 17 항에 있어서,
    상기 애노드는 티타늄 질화물, 지르코늄 질화물, 티타늄 탄화물, 지르코늄 탄화물, 탄탈륨 질화물, 탄탈륨 탄화물, 몰리브데늄 질화물 및 몰리브데늄 탄화물로 구성되는 그룹으로부터 선택된 하나를 포함하는, 발광 디바이스.
  22. 제 17 항에 있어서,
    상기 발광 디바이스는 디스플레이 디바이스, 디지털 스틸 카메라, 노트북 퍼스널 컴퓨터, 모바일 컴퓨터, 기록 매체를 갖는 휴대용 이미지 재생 디바이스, 안경형 디스플레이, 비디오 카메라 및 셀룰러 전화로 구성되는 그룹으로부터 선택된 하나인, 발광 디바이스.
  23. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 UV 오존 처리 하는 단계;,
    상기 애노드 상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 주기율표의 4, 5 및 6족 중 하나에 속하는 원소를 포함하는, 발광 디바이스 제조 방법.
  24. 제 23 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  25. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 UV 오존 처리하는 단계;
    상기 애노드 상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층 상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 주기율표의 4, 5 및 6족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나로 형성되는, 발광 디바이스 제조 방법.
  26. 제 25 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  27. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 UV 오존 처리하는 단계;
    상기 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 차광 능력을 갖고, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소를 포함하며,
    상기 캐소드는 광 투과성 도전막으로부터 형성되는, 발광 디바이스 제조 방법.
  28. 제 27 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  29. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 UV 오존 처리하는 단계;
    상기 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 차광 능력을 갖고, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나를 포함하며,
    상기 캐소드는 광 투과성 도전막으로부터 형성되는, 발광 디바이스 제조 방법.
  30. 제 29 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  31. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 플라즈마 처리하는 단계와;
    상기 애노드상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 주기율표의 4, 5 및 6족 중 하나에 속하는 원소를 포함하는, 발광 디바이스 제조 방법.
  32. 제 31 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  33. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 플라즈마 처리하는 단계;
    상기 애노드 상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층 상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 주기율표의 4, 5 및 6족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나를 포함하는, 발광 디바이스 제조 방법.
  34. 제 33 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  35. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 플라즈마 처리하는 단계;
    상기 애노드 상에 적어도 하나의 유기 화합물 층을 형성하는 단계와;
    상기 유기 화합물 층 상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 차광 능력을 갖고, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소를 포함하며,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스 제조 방법.
  36. 제 35 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
  37. 발광 디바이스를 제조하는 방법에 있어서,
    절연 표면 상에 애노드를 형성하는 단계;
    상기 애노드의 표면을 플라즈마 처리하는 단계;
    상기 애노드 상에 적어도 하나의 유기 화합물을 포함하는 층을 형성하는 단계와;
    상기 적어도 하나의 유기 화합물을 포함하는 층 상에 캐소드를 형성하는 단계를 포함하고,
    상기 애노드는 차광 능력을 갖고, 주기율표의 4, 5 및 6족 중 하나에 속하는 원소의 질화물 및 탄화물 중 하나를 포함하며,
    상기 캐소드는 광 투과성 도전막을 포함하는, 발광 디바이스 제조 방법.
  38. 제 37 항에 있어서,
    상기 애노드는 기판 위에 형성되는 TFT에 전기적으로 접속되는, 발광 디바이스 제조 방법.
KR1020020059074A 2001-09-28 2002-09-28 발광 디바이스 및 그 제조 방법 KR100891268B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001304600 2001-09-28
JPJP-P-2001-00304600 2001-09-28

Publications (2)

Publication Number Publication Date
KR20030027847A true KR20030027847A (ko) 2003-04-07
KR100891268B1 KR100891268B1 (ko) 2009-04-06

Family

ID=19124496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020059074A KR100891268B1 (ko) 2001-09-28 2002-09-28 발광 디바이스 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7193359B2 (ko)
EP (2) EP2450976A1 (ko)
KR (1) KR100891268B1 (ko)
CN (2) CN100527459C (ko)
SG (1) SG111968A1 (ko)
TW (1) TWI262613B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701130B2 (en) * 2001-08-24 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Luminous device with conductive film
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4216008B2 (ja) * 2002-06-27 2009-01-28 株式会社半導体エネルギー研究所 発光装置およびその作製方法、ならびに前記発光装置を有するビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、ｄｖｄプレーヤー、電子遊技機器、または携帯情報端末
JP2004200141A (ja) * 2002-10-24 2004-07-15 Toyota Industries Corp 有機ｅｌ素子
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Ｅｌディスプレイ及び電子機器
JP4373086B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP4170138B2 (ja) * 2003-04-28 2008-10-22 三菱電機株式会社 有機電界発光素子およびその製造方法
KR101119982B1 (ko) * 2003-08-29 2012-03-15 쇼와 덴코 가부시키가이샤 인광성 폴리머 화합물 및 그것을 사용한 유기 발광 소자
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US20060017057A1 (en) * 2004-07-20 2006-01-26 Cumpston Brian H Device structure to improve OLED reliability
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
CN100539787C (zh) * 2004-12-16 2009-09-09 皇家飞利浦电子股份有限公司 显示板及其制造方法
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1777758A1 (en) * 2005-10-18 2007-04-25 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting device
US20070213705A1 (en) * 2006-03-08 2007-09-13 Schmid Peter M Insulated needle and system
KR100759681B1 (ko) * 2006-03-29 2007-09-17 삼성에스디아이 주식회사 유기 전계 발광표시장치
TWI333277B (en) * 2007-05-02 2010-11-11 Au Optronics Corp Organic electroluminescence pixel, organic electroluminescence decive, and manufacture method thereof
JP4930501B2 (ja) 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
CN102664187B (zh) * 2012-05-29 2016-01-20 南京中电熊猫液晶显示科技有限公司 有机发光二极管显示器及其制造方法
CN102779830B (zh) * 2012-06-12 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物的显示装置及其制造方法
CN102760755B (zh) * 2012-07-27 2015-07-15 南京中电熊猫液晶显示科技有限公司 一种金属氧化物有机发光二极管显示装置及其制造方法
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279726A (en) * 1980-06-23 1981-07-21 Gte Laboratories Incorporated Process for making electroluminescent films and devices
EP0614226A1 (en) 1992-10-05 1994-09-07 Texas Instruments Incorporated Gate electrode using stacked layers of TiN and polysilicon
JP3561549B2 (ja) 1995-04-07 2004-09-02 三洋電機株式会社 有機エレクトロルミネッセンス素子
JP2824411B2 (ja) * 1995-08-25 1998-11-11 株式会社豊田中央研究所 有機薄膜発光素子
JPH10261484A (ja) 1997-03-19 1998-09-29 Minolta Co Ltd 有機エレクトロルミネセンス素子およびその製造方法
JPH10289784A (ja) 1997-04-14 1998-10-27 Mitsubishi Chem Corp 有機電界発光素子
JPH1131590A (ja) * 1997-07-09 1999-02-02 Tdk Corp 有機ｅｌ素子
JP3488474B2 (ja) 1998-02-02 2004-01-19 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 有機発光ダイオード用のアノード改質
US6501217B2 (en) 1998-02-02 2002-12-31 International Business Machines Corporation Anode modification for organic light emitting diodes
JP3203227B2 (ja) * 1998-02-27 2001-08-27 三洋電機株式会社 表示装置の製造方法
JPH11297477A (ja) 1998-04-08 1999-10-29 Tdk Corp 有機ｅｌカラーディスプレイ
WO1999059379A2 (en) * 1998-05-14 1999-11-18 Fed Corporation An organic light emitting diode device for use with opaque substrates
US6885147B2 (en) * 1998-05-18 2005-04-26 Emagin Corporation Organic light emitting diode devices with improved anode stability
JP2000077191A (ja) 1998-08-31 2000-03-14 Sanyo Electric Co Ltd 表示装置
EP1029336A1 (en) * 1998-09-11 2000-08-23 Fed Corporation Top emitting oled with refractory metal compounds as bottom cathode
US6208077B1 (en) 1998-11-05 2001-03-27 Eastman Kodak Company Organic electroluminescent device with a non-conductive fluorocarbon polymer layer
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP2000268969A (ja) * 1999-03-17 2000-09-29 Tdk Corp 有機ｅｌ素子
WO2000069625A1 (en) 1999-05-13 2000-11-23 The University Of Southern California Titanium nitride anode for use in organic light emitting devices
JP4423701B2 (ja) * 1999-06-07 2010-03-03 Ｔｄｋ株式会社 有機ｅｌ表示装置
CN1139137C (zh) * 1999-06-16 2004-02-18 复旦大学 一种有机电双稳器件
JP2001043980A (ja) 1999-07-29 2001-02-16 Sony Corp 有機エレクトロルミネッセンス素子及び表示装置
JP4472073B2 (ja) 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US6528824B2 (en) 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2002015860A (ja) 2000-06-30 2002-01-18 Sony Corp 有機エレクトロルミネッセンス素子
TWI286349B (en) 2000-10-02 2007-09-01 Ibm Electrode, fabricating method thereof, and organic electroluminescent device
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6515428B1 (en) * 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
US6537901B2 (en) * 2000-12-29 2003-03-25 Hynix Semiconductor Inc. Method of manufacturing a transistor in a semiconductor device
US6908695B2 (en) 2001-07-13 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US20030118865A1 (en) 2001-08-27 2003-06-26 Marks Tobin J. High work function transparent conducting oxides as anodes for organic light-emitting diodes
KR100472502B1 (ko) * 2001-12-26 2005-03-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
SG119187A1 (en) * 2002-06-28 2006-02-28 Semiconductor Energy Lab Light emitting device and manufacturing method therefor
JP5502206B2 (ja) * 2009-10-16 2014-05-28 ウォン ソク ユ 応力集中を最小化したシリコン人工乳房インプラント及びその製造方法

Also Published As

Publication number Publication date
EP1298736B1 (en) 2015-12-30
EP1298736A3 (en) 2009-06-17
US20030062826A1 (en) 2003-04-03
SG111968A1 (en) 2005-06-29
US20050136784A1 (en) 2005-06-23
KR100891268B1 (ko) 2009-04-06
EP1298736A2 (en) 2003-04-02
US7108574B2 (en) 2006-09-19
EP2450976A1 (en) 2012-05-09
TWI262613B (en) 2006-09-21
CN101626064A (zh) 2010-01-13
US7193359B2 (en) 2007-03-20
CN1409581A (zh) 2003-04-09
CN101626064B (zh) 2013-01-02
CN100527459C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
KR100891268B1 (ko) 발광 디바이스 및 그 제조 방법
US7880378B2 (en) Luminous device
US7488986B2 (en) Light emitting device
US7141817B2 (en) Light emitting device
JP4101511B2 (ja) 発光装置及びその作製方法
JP3742054B2 (ja) 表示装置
US20060046334A1 (en) Light emitting device
JP3708916B2 (ja) 発光装置
JP3825395B2 (ja) 発光装置および電気器具
JP2004178981A6 (ja) 発光装置
JP4260440B2 (ja) 発光装置及び電気器具
JP4244126B2 (ja) 発光装置の作製方法
JP3691475B2 (ja) 発光装置
JP2004079452A6 (ja) 発光装置
JP2004127592A6 (ja) 発光装置の作製方法
JP2004146198A6 (ja) 発光装置
JP2004146198A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee