KR20030027019A

KR20030027019A - 월시 커버 변조를 위한 선형 적응 등화용 방법 및 장치

Info

Publication number: KR20030027019A
Application number: KR10-2003-7001956A
Authority: KR
Inventors: 스미존이; 잘라리아매드; 링퍼윤; 월리스마크
Original assignee: 퀄컴 인코포레이티드
Priority date: 2000-08-10
Filing date: 2001-08-01
Publication date: 2003-04-03
Also published as: HK1060232A1; US6522683B1; WO2002015502A2; US7035316B2; WO2002015502A3; BR0113095A; JP2004507166A; AU2001277239A1; US20030123525A1; TW561746B; CN1214584C; EP1308008A2; CN1461548A

Abstract

수신 필터는 통신 채널로부터 신호들을 수신한다. 수신된 신호들은 송신 필터에 의해 통신 채널을 통하여 수신 필터로 전송된 오리지널 월시 커버된 칩 시퀀스들에 대응한다. 그 수신된 신호들을 등화기에 의해 처리하여 그 오리지널 월시 커버링된 칩 시퀀스들에 대응하는 칩 시퀀스들의 소프트 추정값을 생성한다. 그 후에, N 개의 칩의 월시 디커버를 사용하여 그 칩 시퀀스들의 소프트 추정값에 대응하는 코드 심볼들의 소프트 추정값을 생성한다. 그 후에, 복수의 심볼 슬라이서들을 병렬로 사용하여 N 개의 칩의 월시 디커버에 의해 생성된 코드 심볼들의 소프트 추정값에 대응하는 코드 심볼들의 하드 추정값을 산출한다. 그 후에, N 개의 칩의 월시 커버를 스킵의 부분으로 이용하여 심볼 슬라이서들에 의해 생성된 코드 심볼들의 하드 추정값에 대응하는 칩 시퀀스들의 하드 추정값을 생성한다. N 개의 칩의 월시 커버의 도움으로 생성된 칩 시퀀스들의 하드 추정값, 및 등화기에 의해 생성된 칩 시퀀스들의 소프트 추정값을 사용하여 트래킹 모드 에러 신호를 생성함으로써 등화기의 응답을 수신된 신호들에 적응시킨다.

Description

월시 커버 변조를 위한 선형 적응 등화용 방법 및 장치 {METHOD AND APPARATUS FOR ADAPTIVE LINEAR EQUALIZATION FOR WALSH COVERED MODULATION}

비교적 잡음이 없는 데이터 통신 시스템에서, 선형 변조 방식에 의해, 예를 들어 QPSK (Quadrature Phase Shift Keying) 를 이용함으로써 통신 채널을 통하여 데이터를 전송하는 경우에, 채널이 지원할 수 있는 검출가능한 레벨 개수는 ISI (Inter Symbol Interference) 에 의해 주로 제한된다. ISI 는 채널의 분산 특성으로 인해 전송된 심볼 펄스의 "스프레딩" 때문에 발생하므로, 인접한 심볼 펄스들을 중첩시킨다. 달리 말하면, ISI 는 1 비트 정보를 나타내는 신호의 부분이 서로 다른 비트 정보를 나타내는 신호의 서로 다른 부분과 간섭되는 경우에 발생한다.

ISI 의 악 영향은, 신호 대 잡음 비가 높고, 채널이 비교적 잡음이 없는 경우에 더욱 현저해 진다. 데이터 (보이스에 대립됨) 통신들에서 통상적으로 존재하는 이러한 채널들에 있어서, ISI 의 존재는 통신 시스템의 성능을 크게 저하시킨다.

ISI 의 공통적인 원인은 "다중경로" 현상이다. 간략하게 말하면, 다중경로는 동일한 신호가 다수의 경로들을 통하여 수신됨 의해 발생된 간섭을 지칭한다. 무선 이동 유닛 ("가입자 유닛"이라고도 함) 의 속도, 빌딩 또는 산의 존재와 같은 주변 환경 조건, 및 전송 대역폭에 따라, 전송된 심볼 펄스들은 서로 다른 시간대에 수신기에 도착할 수 있다. 이와 같이, 인접하는 심볼 펄스들의 성분들은 유리하게 또는 유해하게 간섭될 수

있다.

그러나, "다중경로"가 없는 경우에도, 통신 시스템에 사용되는 송신 및 수신 필터들의 결함들에 의해, 일부 ISI 가 여전히 발생할 수 있다. 예를 들어, 송신 및 수신 필터들을 구비하는 물리적 장치들에서의 주파수 의존 감쇠들은 ISI 의 소스일 수 있다.

통상적으로, ISI 의 영향을 최소화하는데 등화 기술을 사용한다고 알려져 있다. 등화 기술은 신호를 변경시키는 단계를 포함하므로, 그 신호는 수신기에서 더욱 쉽게 인식될 수 있다. 신호는 송신기에서 변경되므로, 신호에 대한 채널의 영향에 의해 수신기에서 적절히 인식될 수 있는 신호를 산출한다. 그러나, 송신기-기반 등화는 채널 특성들 및 시간에 따라 채널 특성들에 발생할 수 있는 임의의 변경사항들에 대한 사전 지식을 가져야 한다.

또한, 등화는 수신기에서 수행될 수도 있다. 수신기-기반 등화는 수신된 신호의 특성들을 이용하여 등화 파라미터들을 조정할 수 있다. 무선 통신에서, 이동 채널은 랜덤하고 시변적이고, 등화기들은 이동 채널의 시변 특성들을 트래킹해야 하므로 적응형 등화기로 지칭된다. 적응 등화는 정확한 등화량을 채널에 적용하려 한다. 적응 등화에서, 등화기 계수들은 초기에 또는 주기적으로 가변 채널 조건들에 "적응"하도록 조정된다. 적응형 등화기의 일반적인 동작 모드로는 트레이닝 모드와 트래킹 모드가 있다. 트레이닝 모드에서, 송신기는 공지된 파일럿 심볼 시퀀스를 전송하고, 수신기의 적응형 등화기는 그 계수들을 적절한 초기 값들로 평균화할 수 있다. 통상적으로, 트레이닝 시퀀스, 즉 파일럿 심볼 시퀀스는 고정적으로 규정된 비트 패턴이다.

트레이닝 시퀀스 직후에, 변조 확산된 메시지 데이터를 전송하고, 수신기의 적응형 등화기는 "LMS"(least mean square) 또는 "RLS"(recursive least square) 와 같이 규정된 알고리즘을 이용하여 적응형 등화기 계수들을 추정하고 송신 필터, 통신 채널, 및 수신 필터에 의해 발생된 ISI를 보상한다.

송신기로부터 전송된 각 데이터 프레임은 후속 사용자 메시지 데이터 시퀀스 뿐만 아니라 초기 파일럿 시퀀스를 포함한다. 예를 들어, 초기 파일럿 시퀀스는 전체 데이터 프레임의 대략 5% 를 차지할 수 있다. 그러나, 송신기 필터, 통신 채널, 및 수신 필터의 특성들을 각 데이터 프레임 동안에 또는 프레임간에 변경시킬 수 있다. 따라서, 각 데이터 프레임의 초기 파일럿 시퀀스는 등화기 계수들의 초기 설정을 달성하는데 사용된다. 또한, 등화기 계수들의 초기 설정 이후에, 사용자 메시지 데이터를 수신하는 경우의 각 프레임 동안에, 등화기 계수들을 규정된 알고리즘을 이용함으로써 적응시킬 수 있다.

각 프레임의 초기 파일럿 (또는 트레이닝) 시퀀스는 수신기의 적응형 등화기가 적절한 계수들을 얻을 수 있도록 설계되므로, 트레이닝 시퀀스가 종료되는 경우에, 필터 계수들은 나머지 프레임 동안에 사용자 메시지 데이터의 수신을 위한 최적의 값들 가까이에 있게 된다. 사용자 메시지 데이터를 수신할 때, 등화기의 적응형 알고리즘은 송신 필터, 통신 채널, 및 수신 필터의 변경 특성들을 트래킹한다. 그 결과, 적응형 등화기는 시간에 따라 계속해서 그 필터 특성들을 변경시킨다.

공통적인 타입의 적응형 등화기는 선형 적응 등화기이다. 선형 적응 등화기들은 일반적으로 2 가지 타입, "트랜스버설 (transversal)" 타입과 "격자"타입을 가진다. 도 1 은 트랜스버셜 타입의 선형 적응 등화기 (100) 를 나타낸다. 도 1 의 트랜스버설 타입의 선형 적응 등화기 (100) 는 당해 분야에 공지된 일종의 "FIR" (finite-duration impulse response) 필터이다. 도 1 을 참조하면, 도 1 에서 x(n) 으로 마킹된 수신 FIR 필터 (102) 의 출력을 등화기 (100) 의 입력에 제공한다. 수신 FIR 필터 (102) 의 출력은 탭 웨이트 w₀(n) 를 가진 곱셈기 (104) 와 단위 지연 엘리먼트 z^-1(106) 에 연결된다. 단위 지연 엘리먼트 z^-1(106) 의 출력은 x(n-1)로 마킹되며, 탭 웨이트 w₁(n) 를 가진 곱셈기 (108) 와 단위 지연 엘리먼트 z^-1(112) 에 연결된다. 단위 지연 엘리먼트 z^-1(112) 의 출력은 x(n-2) 로 마킹되며, 탭 웨이트 w₂(n) 를 가진 곱셈기와 도 1 에 도시되지 않은 후속 단위 지연 엘리먼트에 연결된다. w_m-2(n) 의 탭 웨이트를 가진 곱셈기와 단위 지연 엘리먼트 z^-1(122) 는, 도 1 에 도시되지 않은 이전의 단위 지연 엘리먼트로부터, x(n-m+2) 로 마킹된 각각의 입력들을 수신한다. 단위 지연 엘리먼트 z^-1(122) 의 출력은 x(n-m+1) 로 마킹되며, 탭 웨이트 w_m-1(n)를 가진 곱셈기 (124) 에 연결된다

곱셈기들 (104, 108, 114, 118, 및 124) 각각의 출력들을 가산기들 (110, 116, 120, 및 126) 에 가산하여 등화기 (100) 의 최종 출력을 생성한다. 등화기 출력을 슬라이서 (128) 에 공급하여 슬라이서 출력을 생성한다. 가산기 (130) 에 의해 등화기 (100) 의 출력을 슬라이서 (128) 출력으로부터 감산하다. 감산 동작의 결과는 가산기 (130) 의 출력이 되는 e(n) 이다.

개략적으로, 등화기 (100) 의 동작 동안에, 적응형 알고리즘을 이용하여 도 1 의 탭 웨이트 w₀(n), w₁(n) 내지 w_m-1(n) 로 표시된 등화기 계수들을 적응시킨다. 등화기 계수들을 샘플 ×샘플 기초 (즉, n 이 1 만큼 증가될 때 마다) 또는 블록 ×블록 기초 (즉, 특정 개수의 샘플들이 등화기로 클록킹될 때 마다) 중 어느 하나로 조정한다. 탭 웨이트 w₀(n), w₁(n) 내지 w_m-1(n) 를 적응시키는데 사용된 적응형 알고리즘을 에러 신호 e(n) 에 의해 제어한다. 적응형 등화기 동작의 트래킹 모드 동안에, 등화기 (100) 의 출력을 슬라이서 (128) 의 출력과 비교하여 에러 신호 e(n) 를 얻는다.

슬라이서 (128) 는 송신기로부터 전송된 오리지널 데이터의 "하드 추정값"에 도달하기 위하여 스레시홀딩 동작을 적용하는 "결정 형성 장치"의 일례이다. 등화기 (100) 의 소망의 출력인 하드 추정값을 등화기 (100) 의 실제 출력과 비교한다. 또한, 등화기 (100) 의 실제 출력을 송신기로부터 전송된 오리지널 데이터의 "소프트 추정값"이라 한다. 소망의 출력으로부터 실제 출력을 감산하여 에러 신호 e(n) 를 생성한다. 적응형 등화기 동작의 트레이닝 모드 동안에, 슬라이서 동작이 요구되지 않고, 소망의 출력이 수신기에서 공지되어 있으므로 에러 신호 e(n) 에 도달하기 위하여 그 출력을 가산기 (130) 에 직접 공급할 수 있다.

적응형 알고리즘에서 최적 값들에 도달하도록 등화기 탭 웨이트들을 반복적으로 조정하는데 에러 신호 e(n) 를 사용한다. 적응형 알고리즘의 일례는 아래의 반복적인 동작을 이용하여, 탭 웨이트들을 최적 값들로 조정하는데 사용된 "LMS"(least mean square) 알고리즘이다.

여기서, x_k(n) = x(n-k), k 는 0 과 m-1 사이의 정수이며;

여기서,이고;

이며;

여기서, _ 는 상수이다.

따라서, 현재의 각 탭 웨이트 w₀(n), w₁(n) 내지 w_m-1(n) 를 상수_ , 대응하는 입력 값 x₀(n), x₁(n) 내지 x_m-1(n), 및 현재의 에러 신호 e(n) 의 값의 곱에 가산함으로써, 그 탭 웨이트를 대응하는 새로운 탭 웨이트 w₀(n+1), w₁(n+1) 내지 w_m-1(n+1) 로 조정한다. 연속적으로 반복되는 탭 웨이트들 사이의 편차를 제어하도록 상수_를 결정한다. 수학식 1 의 반복 처리를 프로그래밍 루프에서 신속하게 반복하는 동안에, 적응형 등화기 (100) 는 에러 신호 e(n) 를 컨버젼싱하여 최소화하려 한다. 컨버젼스 (convergence) 에 도달시에, 적응형 알고리즘은, 에러 신호 e(n) 가 수용가능한 레벨을 초과하거나 또는 송신기로부터 새로운 트레이닝 시퀀스를 전송할때 까지 탭 웨이트들을 고정시킨다.

그러나, 도 1 과 관련하여 상술된 선형 적응 등화 방식을, 송신기에서 "월시 커버링"을 사용한 수신기 시스템에 간단히 적용할 수 없다. 백그라운드에 의해서, CDMA ("Code Division Multiple Access") 에 사용된 표준들과 같은, 확산 스펙트럼 통신 시스템들의 현재 표준들에 따르면, 셀내에 동작하는 모든 가입자 유닛들은 단일 "외부" PN ("Pseudorandom Noise") 코드를 공유한다. 월시 함수들 (또는 월시 코드 시퀀스라고도 함) 를 사용한 소정의 확산 스펙트럼 통신 시스템에 있어서, 동일한 셀에서 가입자 신호들을 구별하는데 사용될 서로 다른 월시 함수들을 규정하기 이전에, N 개의 칩들에 대하여 각각 N 개의 행 (row) 을 가진 소정의 월시 함수 메트릭스를 확립한다. 또한, N 개의 칩들을 각각 가진 N 개의 행으로 이루어진 월시 함수 메트릭스를 N 차의 월시 함수 메트릭스라 한다. N 이 4 와 동일한, 즉 4 차의 월시 함수 메트릭스인 월시 함수 메트릭스의 일례를 아래에 나타내었다.

상기 예에서, 4 칩들을 각각 가지는 4 개의 월시 함수들이 존재한다. 각 월시 함수는 상기 월시 함수 메트릭스의 1 행이다. 예를 들어, 월시 함수 메트릭스의 3 행은 1, 1, 0, 0 의 시퀀스를 가진 월시 함수이다. 각 월시 함수, 즉 상기 메트릭스의 각 행은 메트릭스내의 임의의 다른 행과는 제로 상관관계를 가진다. 달리 말하면, 모든 월시 함수의 칩들의 정확히 1/2 은 메트릭스내의 모든 다른 월시 함수의 칩들과는 다르다.

실제로, 길이가 16, 64, 또는 128 인 월시 함수들 (즉, 월시 함수들이 각 월시 코드 시퀀스에서 각각 16, 64, 또는 128 개의 칩들을 가진다) 을 사용한다.예를 들어, 길이 64 의 월시 함수를 사용하는 경우에, 소정의 셀 내의 64 명의 가입자들의 직교성이 달성된다.

무선 통신에서 월시 변조를 사용하는 것이 바람직하지만, 이를 사용하면 공지된 적응 등화 기술들을 적용할 수 없게 된다. 그 이유는, 월시 함수들이 통상적으로 칩 레벨 합산기에 의해 처리되고, PN 코드에 의해 확산된 이후에, 각 데이터 심볼 (또한 본 명세서에서 "코드 심볼"이라고도 함) 을 통신 채널을 통하여 수신기로 전송된 칩들의 시퀀스로 변환하기 때문이다. 따라서, 도 1 의 수신 FIR 필터 (102) 와 같은 수신 FIR 필터에서 최종적으로 수신된 것은 코드 심볼들과 대립되는 칩들의 시퀀스이다. 이와 같이, 예들 들어 에러 신호 e(n) 는 송신기에서 심볼들을 칩들로 변환하는 것을 고려한 방법에 의해 결정되어야 하므로, 도 1 에 관하여 기술된 적응 등화 방식과 같은 공지된 적응 등화 방식들을 직접 적용할 수 없다. 따라서, 전송될 코드 심볼들을 "월시 커버링" 되고, 오리지널 코드 심볼들과 대립되는 "월시 커버링된" 칩들의 시퀀스를 전송하는 경우에, 사용될 수 있는 적응형 등화기에 대한 기술이 요구된다.

본 발명은 일반적으로 통신 시스템의 등화 (equalization) 기술에 관한 것으로, 특히 무선 데이터 통신 시스템의 적응 등화에 관한 것이다.

도 1 은 공지된 선형 적응 등화기의 일례를 나타낸다.

도 2 는 입력 메시지 데이터 비트들에 대응하는 월시 커버링된 칩 시퀀스들의 생성에 대한 일례를 블록도 형태로 나타낸다.

도 3 은 수신된 신호들이 송신기에 의해 전송된 월시 커버된 칩 시퀀스들에 대응하는 경우에, 적응 등화 방식을 구현하는데 사용되는 예시적인 시스템 (300)을 나타낸다.

도 4 는 도 3 의 시스템 (300) 에 사용되는 적응형 칩 레이트 선형 등화기의 세부사항을 나타낸다.

본 발명은 월시 커버 변조를 위한 선형 적응 등화용 방법 및 장치에 관한 것이다. 전송될 코드 심볼들이 월시 커버링되며, 오리지널 코드 심볼들에 대립되는 월시 커버링된 칩들의 시퀀스를 전송하는 경우에, 본 발명의 적응 등화 방식을 사용하는 것이 바람직하다.

본 발명의 일 태양에 있어서, 수신 필터는 통신 채널로부터 신호들을 수신한다. 그 수신된 신호들은 송신 필터에 의해 통신 채널을 통하여 수신 필터로 전송된, 오리지널 월시 커버링된 칩 시퀀스들에 대응한다. 등화기에 의해 그 수신된 신호들을 처리하여 오리지널 월시 커버링된 칩 시퀀스들에 대응하는 칩 시퀀스들의 소프트 추정값을 생성한다. 그 후에, N 개의 칩의 월시 디커버를 이용하여 칩 시퀀스들의 소프트 추정값에 대응하는 코드 심볼들의 소프트 추정값을 생성한다. 그 후에, 동시에 복수의 심볼 슬라이서들을 이용하여 N 개의 칩의 월시 커버에 의해 생성된 코드 심볼들의 소프트 추정값에 대응하는 코드 심볼들의 하드 추정값을 산출한다.

그 후에, N 개의 칩의 월시 커버를 스킵(scheme)의 부분으로 이용하여, 심볼 슬라이서들에 의해 생성된 코드 심볼들의 하드 추정값에 대응하는 칩 시퀀스들의 하드 추정값을 생성한다. N 개의 칩의 월시 커버의 도움으로 생성된 칩 시퀀스들의 하드 추정값, 및 등화기에 의해 생성된 칩 시퀀스들의 소프트 추정값을 이용하여 트래킹 모드 에러 신호를 생성함으로써 등화기의 응답을 수신된 신호들에 적응시킨다.

현재 기술된 실시예들은 월시 커버 변조를 위한 선형 적응 등화용 방법 및 장치에 관한 것이다. 다음의 상세한 설명은 본 발명의 구현예에 관계되는 특정 정보를 포함한다. 당업자라면 본 발명을 본 명세서에서 명확하게 설명된 방식과 다른 방식으로 구현할 수 있음을 알 수 있다. 또한, 본 발명을 모호하게 하지 않기 위하여 본 발명의 특정 세부사항들 중 일부를 설명하지 않았다. 본 명세서에 기술되지 않은 이러한 특정 세부사항들은 당업자라면 알 수 있을 것이다.

본 명세서의 도면들 및 이들에 첨부된 상세한 설명은 단지 본 발명의 예시적인 실시예들에 관한 것이다. 간략화를 위하여, 본 발명의 원리들을 이용하는 본 발명의 다른 실시예들을 본 명세서에는 명확하게 기재하지 않고, 본 발명의 도면들로 명확하게 나타내지 않았다.

도 2 는 확산 스펙트럼 칩 시퀀스 c(n)(228) 가 입력 데이터 비트들 (202) 로부터 어떻게 생성되는지에 대한 일례를 나타낸다. 또한, 입력 데이터 비트들 (202) 은 본 명세서에서 "메시지 데이터 비트" 또는 "오리지널 메시지" 로 지칭된다. 도 2 에 나타낸 예시적인 시스템 (200) 은, 전송이 순방향 링크 또는 역방향 링크에 의해 발생하는 지에 따라, 일반적으로 기지국, 게이트웨이, 위성 리피터, 또는 가입자 유닛에 포함될 수 있는 송신기의 부분을 구성한다. 도 2 에나타낸 예에서, 입력 데이터 비트들 (202) 는 통신 채널을 통하여 수신기로 전송될 관련 정보 또는 메시지를 포함한다 (통신 채널은 도면들 중 어디에도 도시되어 있지 않다).

먼저, 메시지 데이터 비트들 (202) 을 인코더 (204) 에 입력한다. 인코더 (204) 는 당해 분야에 공지된 종래의 코딩 기술들을 이용하여, 메시지 데이터 비트들 (202) 에 리던던시를 제공하는데 사용되는 FEC ("Forward Error Correction") 인코더일 수 있다. 인코더 (204) 에 의해 제공된 리던던시에 의해 수신기는 전송 전력을 증가시킬 필요없이 일부 검출 에러들을 정정할 수 있다. 통상, 인코더 (204) 의 출력을 "코드 심볼들"이라 한다. 통상, 인코더 (204) 에 입력된 단일 메시지 데이터 비트는 인코더 (204) 로부터 출력된 몇몇 코드 심볼들에 대응한다.

다른 접근방식에서, 인코더 (204) 는 상술된 리던던시 인코딩 이전에 "소스 인코딩" 기능을 수행한다. 소스 인코딩은 코드 심볼들의 생성 및 리던던시를 제공하기 이전에, 입력 데이터 비트들 (202) 를 충분하게 나타내기 위한 데이터 압축 수행동작을 수반한다.

변조 인터리버 (206) 은 인코더 (204) 로부터 코드 심볼들을 수신하고, 변조기 (208) 에 의해 처리하기 이전에 그 코드 심볼들을 "인터리빙"한다. 잠재적인 노이즈 버스트들 또는 "딥 페이드 (deep fade)들" 이 수신기에서 상관되기 보다는 오히려 랜덤하게 (즉, 독립적으로) 나타내기 위하여, 인터리빙을 도 2 의 시스템 (200) 과 같은 송신 시스템에 사용한다. 또한, 인터리빙은, 노이즈 버스트들 또는 딥 페이드들이 존재하는 경우에, 소스 데이터 블록내의 중요한 비트들이 동시에 손상되지 않았음을 보증하는데 이용된다. 에러 제어 코드들은 일반적으로 시간 순서 (time order) 또는 소스 데이터 비트들을 스크램블링함으로써 랜덤하게 발생할 수 있는 채널 에러들로부터 보호하기 위하여 설계됨으로, 인터리버들은 에러 제어 코딩이 에러들의 검출 및 소거에 유효함을 보증한다. 도 2 의 예시적인 시스템 (200)에서, 인터리버 (206) 는 블록 인터리버 또는 콘볼루션 인터리버일 수 있으며, 이들 모두는 당해 분야에 공지되어 있다.

인터리빙된 코드 심볼들을 변조기 (208) 로 전송한다. 무선 디지털 통신에서, 다수의 서로 다른, 관련 변조 방식을 변조기 (208) 에 사용할 수 있다. 예를 들어, BPSK (Binary Phase Shift Keying), DPSK (Differential Phase Shift Keying), QPSK (Quadrature Phase Shift Keying)(OQPSK 와포함), 및 QAM (Quadrature Amplitude Modulation) 은, 변조 인터리버 (206) 에 의해 생성된 코드 심볼들을 변조하기 위해 변조기 (208) 에서 사용될 수 있는 디지털 변조 기술들이다. 그러나, 변조기 (208) 는 무선 통신에 사용되는 많은 디지털 변조기들 중 일부일 수 있으며, 임의의 특정 타입의 변조기로 제한되지 않는다.

도 2 에 나타낸 바와 같이, 변조기 (208) 는 그 변조된 신호들을 채널 인터리버 (210) 로 전송한다. 전송 채널의 주요 특징은 전송된 신호가 전자 장치들에 의해 생성된 노이즈 버스트들과 같은 발생가능한 다양한 메카니즘들에 의해 손상된다는 점이다. 실제로, 변조기 (208) 에 의한 변조 동안에, 일부 노이즈 버스트들이 변조기 자체에 의해 제공될 수 있다. 노이즈 버스트들을 랜덤하게 나타내기 위하여, 채널 인터리버 (210) 를 사용한다. 채널 인터리버 (210) 는 채널을 통하여 전송될 신호들의 시간 순서를 변경시킨다. 채널 인터리버 (210) 는 블록 인터리버 또는 콘볼루션 인터리버일 수 있다.

예시적인 시스템 (200) 에서, 인터리버 (210) 로부터 채널 인터리빙된 심볼들을 심볼 펑처 엘리먼트 (212) 로 전송한다. 심볼 펑처링은 메시지 심볼들의 일부를 삭제하고 소망의 제어 심볼들로 대체하는 처리이다. 따라서, 펑처링은 통상적으로 송신기와 수신기 사이의 통신들을 적절하게 조정하기 위하여 소스 데이터에, 전력 제어 정보와 같은 제어 정보를 입력하는데 사용된다. 심볼 펑처링이 수신기에서 수신된 메시지 또는 소스 데이터에 에러들을 제공할 수 있는 잠재력을 가지지만, 최근의 기술들은 이러한 에러들을 최소화하거나 또는 제거할 수 있다. 이 예시적인 시스템 (200) 에서, 심볼 펑처 엘리먼트 (212) 는 시간, 위상, 및 신호 세기에 대한 기준을 메시지 심볼 스트림에 제공하는 심볼들 및 전력 제어 심볼들과 같은 다양한 제어 심볼들을 삽입하는데 사용된다. 메시지 심볼들로 펑처링된 제어 심볼들을 메시지 심볼들로 시분할 다중화한다.

도 2 에 나타낸 바와 같이, 심볼 펑처 엘리먼트 (212) 에 의해 출력된 심볼 스트림을 DEMUX (214) 에 입력한다. DEMUX (214) 는 입력 심볼 스트림을 다수의 병렬 출력 심볼 스트림들로 디멀티플렉싱하는데 사용된다. 도 2 의 예시적인 시스템 (200) 에서, DEMUX (214) 는 1 대 16 디멀티플렉서이다. 즉, 16 개의 병렬 심볼 스트림들이 동시에 출력된다. 16 개의 병렬 출력들이 필요한 이유는, 예시적인 시스템 (200) 에서 16 차의 월시 함수 매트릭스가 N 개의 칩의 월시 커버 (218) 에 사용되기 때문이다. 다른 실시예들에 있어서, DEMUX (214) 가 각각 1 대 64 또는 1 대 128 디멀티플렉서인 경우에 64 또는 128 차의 월시 함수 매트릭스를 사용할 수 있다. 이 예시적인 시스템 (200) 에서, DEMUX (214) 의 16 개의 병렬 출력들은 단일 사용자 또는 최대 16 명의 서로 다른 사용자에 대응할 수 있다. DEMUX (214) 에 입력된 데이터 심볼들이 단일 사용자에 대응하는 경우에, 먼저 입력 데이터 심볼들을 버퍼링한 후, 16 개의 병렬 심볼 스트림들을 N 개의 칩의 월시 커버 (218) 로 출력시킨다.

N 개의 칩의 월시 커버 (218) 는 DEMUX (24) 로부터 입력된 병렬 입력 심볼들 각각에 월시 커버링 (또는 월시 변조) 를 수행한다. 상술한 바와 같이, 본 예에서는, N = 16, 즉 월시 함수 매트릭스가 16 차의 매트릭스가 된다. 그러나, N 의 값은 설계 선택에 따르며, N 은 64 또는 128 일 수 있다. 도 2 에 나타낸 바와 같이, DEMUX (214) 는 16 개의 심볼 스트림을 N 개의 칩의 월시 커버 (218) 로 출력한다. 전술한 바와 같이, 출력 칩들의 각 시퀀스가 출력 칩들의 모든 다른 시퀀스와 직교하는 경우에, 월시 함수들은 각 입력 심볼을 출력 칩들의 각 시퀀스로 변환시키는데 사용되는 직교 함수들이다. 통상, 변환은 특정 월시 함수에 의해 각 입력 심볼을 칩들의 시퀀스과 곱함으로써 수행된다. 따라서, 각 심볼에 대하여, 칩들의 시퀀스는 N 개의 월시 커버 (218) 에 의해 출력된다. 칩들의 시퀀스는 본 예에서는 16 인, 길이 N 을 가진다. 따라서, 예시적인 시스템 (200) 에서, 각 입력 심볼에 대하여, 16 개의 칩들을 N 개의 칩의 월시 커버(218) 에 의해 출력한다. 본 명세서에서, "오리지널 월시 커버링된 칩 시퀀스들" 은 예시적인 시스템 (200) 의 N 개의 칩의 월시 커버 (218) 에 의해 출력된 칩 시퀀스들을 지칭한다.

CDMA 통신에 있어서, 월시 함수들은 개별 사용자들 (즉, 가입자 유닛들) 에 대한 순방향 링크에 사용된다. 예를 들어, 소정의 섹터 (CDMA에서, 각 섹터는 셀의 서브셋이다) 에 대하여, 각 순방향 채널을 개별 월시 함수에 할당한다. 즉, 기지국과 각 가입자 유닛 사이의 통신은 개별 월시 코드 시퀀스에 의해 코딩된다. 도 2 를 참조하면, N 개의 칩의 월시 커버 (218) 로 입력된 각 심볼은, 특정 가입자 유닛 (예를 들어, 특정 셀 폰 사용자) 에 할당된 월시 코드 시퀀스내의 모든 칩들과 곱해진다. 또한, 각 심볼을 칩들의 시퀀스로 변환하는 월시 함수의 동작을 월시 "커버링"이라 한다.

N 개의 칩의 월시 커버링된 칩들, 즉 각 심볼들에 대응하여 출력된 N 개의 칩들의 시퀀스들을 병렬로 "TDM 데이터 파일럿 제어블록"(222) 에 전송한다. 예시적인 시스템 (200) 에서, "TDM 데이터 파일럿 제어블록"(222) 은 아래의 도 3 에 관하여 기술되는 선형 적응 등화기의 계수들을 "트레이닝"하기 위한 파일럿 칩들을 삽입하는데 사용된다. 파일럿 칩들을 N 개의 칩의 월시 커버 (218) 에 의해 출력된 칩 시퀀스들로 시분할 다중화시킨다. 후술되는 바와 같이, 이러한 파일럿 칩들은 수신기에 공지되어 있으며, 수신기는 이러한 칩들을 사용하여 수신기의 선형 적응 등화기의 계수들을 트레이닝시킨다. 통상적으로, 파일럿 칩들은 각 데이터 프레임에 삽입되며, 수신기에 전송된 각 프레임의 대략 5% 를 구비한다.

"TDM 데이터 파일럿 제어블록"(222) 에 의해 처리된 16 개의 병렬 칩 시퀀스들 각각을 칩 레벨 합산기 (224) 로 출력한다. 칩 레벨 합산기 (224) 는 "TDM 데이터 파일럿 제어블록"(222) 에 의해 출력된 칩 시퀀스들 각각의 "수직 합"을 제공하는데 사용된다. 칩 레벨 합산기 (224) 의 "수직합" 연산을 설명하기 위하여, N 개의 칩의 월시 커버에서의 N 이 4 와 동일한, 간단한 예를 사용한다 (예시적인 시스템 (200) 의 경우에서의 16 과 동일한 N 대신에). 이러한 간단한 예에서, 4 개 (일반적으로 콤플렉스(complex))의 심볼들 [a,b,c,d] 은 4 차 월시 함수 매트릭스에 의해 "커버링된" 4 개의 코드 심볼들이라고 가정한다. 4 차 월시 함수 매트릭스는,

이다.

각 월시 함수 (즉, 월시 함수 매트릭스의 각 행) 를 입력 코드 심볼들 각각과 곱함으로써 얻어진, 최종적인 4 출력 칩 시퀀스들은,

칩 시퀀스 (1) = [a, a, a, a]

칩 시퀀스 (2) = [b,-b, b,-b]

칩 시퀀스 (3) = [c, c,-c,-c]

칩 시퀀스 (4) = [d,-d,-d, d] 이다.

이러한 4 개의 칩 시퀀스들의 "수직 합"은 대응하는 열들에 칩들을 가산함으로써 얻어진다. 따라서, 최종적인 수직 합은,

이다.

도 2 에 나타낸 바와 같이, 칩 레벨 합산기 (224) 의 출력을 PN ("Pseudorandom Noise") 스프레더(spreader)(226) 에 제공한다. 백그라운드에 의해, PN 시퀀스는 랜덤한 2 진 시퀀스를 닮았지만, 중요한 2 진 시퀀스이다. 이와 같이, PN 시퀀스는 대략 동일한 개수의 0 및 1, 시퀀스의 시프트된 버전들 사이의 매우 낮은 상관관계, 및 임의의 2 개의 시퀀스들 사이의 매우 낮은 교차-상관관계를 가진다. 이러한 특징들에 의해 PN 시퀀스들은 무선 디지털 통신에서 매우 바람직하게 된다. 또한, 상기 시퀀스가 최소한으로 필요한 신호 대역폭보다 더 큰 몇몇 차수의 대역폭 크기를 가지므로, PN 스프레더의 출력 칩 시퀀스를 확산 스펙트럼 신호라 한다. 수신기에서 확산 스펙트럼 신호들을 국부적으로 생성된 버전의 PN 시퀀스와의 교차-상관관계에 의해 변조시킨다. 올바른 PN 시퀀스와의 교차-상관관계는 확산 스펙트럼 신호를 "디스프레딩" 하고, 그 변조된 메시지를 복구하므로, 의도하지 않은 사용자에 의해 신호를 교차-상관시켜 수신기 출력에서 광대역 노이즈량을 매우 작게할 수 있다.

PN 스프레딩 기술을 이용하는 중요한 이유는 그 고유한 간섭 배제 능력 때문이다. 각 사용자에는 다른 사용자들의 코드들에 거의 직교하는 고유한 PN 코드가 할당되므로, 사용자들이 항상 동일한 주파수 스펙트럼을 점유하더라도, 수신기는 각각의 코드들에 기초하여 각 사용자를 분리할 수 있다. 모든 사용자들이 동일한 스펙트럼을 공유할 수 있고, 모든 셀들이 동일한 주파수 채널들을 사용할 수 있으므로, 확산 스펙트럼은 주파수 계획을 제거할 수 있다.

통상적으로, 순차 로직을 이용하여 PN 시퀀스를 생성한다. 상태 메모리 엘리먼트들의 연속적인 스테이지들로 이루어진 피드백 시프트 레지스터들을 통상적으로 이용한다. 클럭 펄스들에 응답하여 시프트 레지스터들에 의해 2 진 시퀀스들을 시프트시키고, 다양한 스테이지들의 출력들을 국부적으로 결합하여 제 1 스테이지의 입력으로 피드백 시킨다. 마지막 스테이지의 출력이 소망의 PN 시퀀스가 된다.

PN 스프레더 (226) 는 당해 분야에 공지된 방식으로 칩 레벨 합산기 (224) 에 의해 출력된 칩들에 PN 시퀀스를 이용한다. 예를 들어, PN 스프레더 (226) 에 의한 변조를, 칩 레벨 합산기 (224) 에 의해 출력된 각 칩과 PN 스프레더 (226) 에 의해 생성된 PN 시퀀스의 각 칩과의 모듈로-2 가산 (즉, XOR) 함으로써 수행할 수 있다. 그 후에, 모듈로-2 가산의 결과는, 예를 들어 2 진 PSK 신호로 매핑된다. 칩 레벨 합산기 (224) 의 출력에 수행된 PN 스프레딩의 결과는 출력 칩 시퀀스 c(n)(228) 이다. CDMA 통신 시스템들의 일반 원리들, 및 특히 통신 채널을 통하여 전송하기 위해 확산 스펙트럼 신호들을 생성하기 위한 일반 원리들은, 명칭이 "Spread Spectrum Multiple Access Communication System Using Satelliteor Terrestrial Repeaters" 로 본 발명의 양수인에게 양도된 미국 특허 제 4,901,307 호에 기재되어 있다. 그 특허, 즉 미국 특허 제 4,901,307 호의 명세는 본 명세서에서 참조된다. 또한, 명칭이 "System and Method for Generating Signal Waveforms in a CDMA Cellular Telephone System" 으로 본 발명의 양수인에게 양도된 미국 특허 제5,103,459 호는 PN 스프레딩, 월시 커버링에 관련된 원리들 및 CDMA 확산 스펙트럼 통신 신호들을 생성하는 기술들을 개시하고 있다. 또한, 상기 특허 즉, 미국 특허 제 5,103,459 호의 명세도 본 명세서에서 참조된다. 또한, 본 발명은 데이터의 시간 다중화 및 "고속 데이터 레이트" 통신 시스템들과 관련된 다양한 원리들을 이용하고, 본 발명은 "고속 데이터 레이트" 통신 시스템들에 사용될 수 있으며, 이는 명칭이 "Method and Apparatus for High Rate Packet Data Transmission"으로 1997 년 11 월 3 일자로 출원되고 본 발명의 양수인에게 양도된 미국 특허 출원 제 08/963,386 호에 기재되어 있다. 그 특허 출원의 명세도 또한 본 명세서에서 참조된다.

출력 칩 시퀀스 c(n)(228) 를 "송신 FIR 필터"(230) 로 전송한다. 송신 FIR 필터 (230) 은 통상적으로 통신 채널을 통한 전송 이전에 신호들을 펄스 형상으로 만드는데 사용되는 FIR 필터이다. 또한, 송신 FIR 필터 (230) 는 본 명세서에서 "송신 필터"로 지칭된다. 상술한 바와 같이, 송신 필터 자체는 통상적으로 전송된 신호에 소정량의 ISI를 제공한다. 펄스 형상화는 전송된 신호의 ISI 를 감소시키는데 사용될 수 있는 당해 분야에 공지된 기술이다. 송신 FIR 필터 (230) 의 출력을 통신 채널을 통하여 도 3 에 나타낸 수신기로 전송한다.통상적으로, 통신 채널은 송신기로부터 수신기로 신호들을 전송하는데 사용되는 물리적 매체를 지칭한다. 본 명세서의 통신 채널은 자유 공간, 배선 라인, 광섬유 케이블, 또는 마이크로파 무선 채널을 포함할 수 있다. 무선 통신에 있어서, 다중경로와 같은 인자들로 인해, 채널 자체는 소정의 ISI 량을 전송된 신호에 제공한다.

도 3 은 일 실시예에 따른, 수신기 유닛에 존재하는 예시적인 시스템 (300) 을 나타낸다. 수신 FIR 필터 (302) 는 통신 채널 (통신 채널은 어느 도면들에도 도시되어 있지 않다)을 통하여 송신 FIR 필터 (230) 에 의해 전송된 출력 칩 시퀀스 c(n)(228) 를 수신한다. 수신 FIR 필터 (302) 는 통신 채널로부터 수신된 신호들에 펄스 형상화를 수행하는데 사용된다. 또한, 수신 FIR 필터 (302) 는 본 명세서에서 "수신 필터" 로 지칭된다. 상술된 바와 같이, 통신 채널과 수신 필터는 통상적으로 수신된 신호에 소정량의 ISI를 제공한다. 펄스 형상화는 수신된 신호의 ISI를 감소시키는데 사용될 수 있는 당해 분야에 공지된 기술이다. 당해 분야에 공지된 다양한 펄스 형상화 기술들을 예시적인 시스템 (300) 의 수신 FIR 필터 (302) 에 사용할 수 있다. 예를 들어, ISI 소거에 대하여 나이키스트 표준에 기초한 필터를 사용하거나 또는 선택적으로 "상승된 코사인 롤 오프 필터"를 사용할 수 있거나 또는 "가우스 펄스-형상화 필터"를 사용할 수 있다.

통신 채널을 통하여 수신된 출력 칩 시퀀스 c(n)(228) 에 대응하는 펄스 형상 신호들을 일 실시예에 따른 수신 FIR 필터 (302) 로부터 "적응형 칩 레이트 선형 등화기"(또는 "적응형 칩 레이트 LE"(306)) 로 전달한다. 적응형 칩 레이트LE (306) 에서 수신된 칩 시퀀스들은 통상적으로 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 과 같은 다양한 인자들의 영향에 의해 생성된 ISI 에 의해 영향받을 수 있다. 적응형 칩 레이트 LE (306) 에 입력된 신호는 x(n) 으로 마킹되며, 일반적으로 도면 부호 307 로 지칭된다. 본 명세서에서, 입력 x(n)(307) 도 또한 "월시 커버링된 수신 칩 시퀀스들" 로 지칭되거나 또는 간단히 등화기에 공급된 "신호들"로 지칭된다.

적응형 칩 레이트 LE 의 구현을 위한 예시적인 블록도를 적응형 칩 레이트 LE (406) 로 도 4 에 나타내었다. 도 4 에 나타낸 바와 같이, 적응형 칩 레이트 LE (406) 의 입력은 도 3 의 x(n)(307) 에 대응하는 x(n)(407) 이다. 적응형 칩 레이트 LE (406)의 출력은 도 3 의 _(n)(309) 에 대응하는 _(n)(409) 이다. 적응형 칩 레이트 LE (406) 의 다른 입력들은 도 3 의 "트래킹 모드 에러 신호" (315) 및 "트레이닝 모드 에러 신호"(317)"에 각각 대응하는 "트래킹 모드 에러 신호"(415) 및 "트레이닝 모드 에러 신호"(417) 이다. 적응형 칩 레이트 LE (306) 의 구현을 위한 예시적인 블록도를 적응형 칩 레이트 LE (406) 으로 도 4 에 나타내었다. 도 4 에 나타낸 예시적인 적응형 칩 레이트 LE (406) 는 일종의 FIR 필터인 트랜스버설 필터이다. 입력 x(n) 을 탭 웨이트 u₀(n) 를 가진 곱셈기 (404) 와 Tc 지연블록 (402) 으로 마킹된 단위 지연 엘리먼트에 연결한다. 도 4 의 적응형 칩 레이트 LE (406) 의 예시적인 실시예에서, "Tc"는 1 개의 칩 간격을 나타내며, 각각의 Tc 단위 지연 소자는 1 개의 칩 지연과 동일한 지연을 제공한다. 그러나, 칩 간격의 단편과 동일한 지연을 각각 가지는 지연 엘리먼트들로 적응형 칩 레이트 LE (406) 를 이격시키는 것이 바람직하다. 이 경우에, 적응형 칩 레이트 LE (406) 은 일종의 "부분적으로 이격된" 등화기일 수 있다.

단위 지연 엘리먼트인 Tc 지연블록 (402) 의 출력은 x(n-1) 로 마킹되며, 탭 웨이트 u₁(n) 를 가지는 곱셈기 (408) 와 단위 지연 엘리먼트인 Tc 지연블록 (412) 에 연결된다. 단위 지연 엘리먼트인 Tc 지연블록 (412) 의 출력은 x(n-2) 으로 마킹되며, 탭 웨이트 u₂(n) 를 가진 곱셈기 (414) 와 도 4 에 나타내지 않은 후속 단위 지연 엘리먼트에 연결된다. 단위 지연 엘리먼트인 Tc 지연블록 (422) 과 u_m-2(n) 의 탭 웨이트를 가지는 곱셈기는, 도 4 에 나타내지 않은 이전의 단위 지연 엘리먼트로부터, x(n-m+2) 로 마킹된 이들 각각의 입력들을 수신한다. 단위 지연 엘리먼트인 Tc 지연블록 (422) 의 출력은 x(n-m+1) 으로 마킹되며, 탭 웨이트 u_m-1(n) 를 가진 곱셈기 (424) 에 연결된다.

곱셈기들 (404, 408, 414, 418, 및 424) 각각의 출력들을 가산기들 (410, 416, 420, 및 426) 에 의해 가산하여 등화기 (406) 의 최종 출력 _(n)(409) 을 생성한다. 등화기 동작의 트레이닝 및 트래킹 모드들 동안에 선형 적응 등화기 (406) 의 동작과 탭 웨이트 u₀(n), u₁(n) 내지 u_m-1(n) 의 동적 조정에 대해서는 이 명세서의 후반부에 설명한다.

도 4 의 선형 적응 등화기 (406) 의 출력 _(n)(409) 은 도 3 의 선형 적응등화기 (306) 의 출력 _(n)(309) 에 대응한다. 도 3 에 나타낸 바와 같이, 출력 _(n)(309) 은 "PN 디스프레더"(308), "트레이닝 모드 에러 신호 발생기"블록(304), 및 "N 개의 칩의 지연 블록"(310) 에 연결된다. PN 디스프레더 (308) 는 송신기 시스템 (200) 의 PN 스프레더 (226) 에 의해 생성된 패턴과 동일한 의사-랜덤 패턴을 생성하는데 사용된다. PN 스프레더 (226) 와 PN 디스프레더 (308) 에 의해 생성된 PN 시퀀스들을 적절히 동기화하는 경우에, 송신기 시스템 (200) 에 의해 사용된 PN 스프레딩의 영향을 수신기 시스템 (300) 에서 제거한다. 먼저, 메시지 신호들 전송하기 이전에, 간섭의 존재에 상관없이 수신기가 인식할 수 있는 고정된 의사-랜덤 비트 패턴을 전송함으로써 동기화를 달성할 수 있다. PN 스프레더 (226) 와 PN 디스프레더 (308) 의 동기화를 달성한 이후에, 메시지 신호들을 전송 개시한다. 예를 들어, 당해 분야에 공지된 방식으로 교차-상관기, 샘플러, 칩-레이트 클록 및 PN 발생기를 이용하여 PN 디스프레더 (308) 를 구현할 수 있다.

PN 디스프레더 (308) 에 의해 출력된 칩 시퀀스들을 "DEMUX 데이터 에폭 (epochs)"(312) 에 입력한다. 도 3 의 예시적인 시스템 (300) 에서, DEMUX 데이터 에폭 (312) 은 수신기 시스템 (300) 동작의 "결정 지시" 간격 동안에 사용되는 1 대 16 디멀티플레서이다. 결정 지시 간격은 적응형 칩 레이트 LE (306) 가 트래킹 동작 모드에 있는 시간 간격이다. 예시적인 실시예 (300) 에서, PN 디스프레더 (308) 에 의해 출력된 칩 시퀀스들을 DEMUX (312) 에서 버퍼링한 후, 16 개의 병렬 라인들을 "N 개의 칩의 월시 디커버"(314) 로 디멀티플렉싱한다.다른 실시예들에서, 1 대 64 또는 1 대 128 디멀티플렉서를 본 발명의 범위를 벗어남없이 사용할 수 있음을 알 수 있다.

DEMUX 데이터 에폭 (312) 의 16 개 병렬 출력들을 "N 개의 칩의 월시 디커버"(314) 로 제공한다. N 개의 칩의 월시 디커버 (314) 는 송신기 시스템 (200) 의 N 개의 칩의 월시 커버 (218) 에 사용된 동일한 월시 코드 시퀀스(즉, 동일한 월시 함수) 를 이용한다. 시스템 (300) 의 N 개의 칩의 월시 디커버 (314) 는 수신된 칩 시퀀스들로부터 N 개의 칩의 월시 커버 (218) 와 칩 레벨 합산기 (224) 의 영향을 제거하여 N 개의 칩의 월시 디커버 (314) 의 16 개의 병렬 출력들을 코드 심볼들의 형태로 만든다.

그러나, N 개의 칩의 월시 디커버 (314) 의 출력에서의 코드 심볼들은, 단지 시스템 (200) 에 의해 전송된 실제 메시지 신호에 대응하는 코드 심볼들의 "소프트 추정값"이다. 즉, 심볼 배치 엘리먼트로 N 개의 칩의 월시 디커버 (314) 의 출력에서 16 개의 병렬 코드 심볼들 각각을 양자화하기 위한 어떠한 결정도 행하지 않는다. 후술하는 바와 같이, N 개의 칩의 월시 디커버 (314) 의 16 개의 병렬 출력에서 개별 코드 심볼들 각각에 대한 소정의 심볼 배치 엘리먼트의 결정은, "병렬 심볼 슬라이서"(318) 와 같은 장치에 의해 행해질 수 있다.

병렬 심볼 슬라이서들 (318) 은 소정의 심볼 배치 엘리먼트에 대한 결정이 행해짐에 따른 양자화 동작을 수행하는데 사용된다. 백그라운드에 의해, 선형 적응 등화기의 계수들 (즉, 탭 웨이트) 을 적응시키기 위하여, 등화기의 "소망의" 출력에 대한 지식이 요청된다. 등화기의 소망의 출력과 실제 출력 사이를 비교하여 에러 신호를 형성함으로써 등화기의 탭 웨이트들을 조정한다. 선형 적응 등화기의 트레이닝 동작 모드 동안에, 시스템 (200) 에 의해 전송된 파일럿 칩 시퀀스의 복사본을 저장하거나, 생성시킬 수 있고, 다른 방법으로는 수신기의 시스템 (300) 에 알린다. 파일롯 칩들의 복사본은 적응형 칩 레이트 LE (306) 의 소망의 출력을 규정한다. 이와 같이, 적응형 칩 레이트 LE (306) 의 트레이닝 동작 모드 동안에, 파일럿 칩 시퀀스 (즉, 공지된 소망의 출력) 의 복사본과 적응형 칩 레이트 LE (306) 의 실제 출력을 비교하여 요청된 에러 신호를 생성할 수 있다.

다른 한편으로, 적응형 칩 레이트 LE (306) 동작의 "결정 지시 모드"에서, N 개의 칩의 월시 디커버 (314) 의 16 개의 병렬 출력들에서 코드 심볼들 각각의 "하드 추정값"을 만들어야 한다. 결정 에러의 평균 확률이 작은(예를 들어, 10% 미만) 경우에, 병렬 심볼 슬라이서들 (318) 에 의해 만들어진 하드 추정값들은 대부분 정확한 에러 추정 신호에 도달하기에 충분히 양호하다. 즉, 심볼 슬라이서들 (318) 에 의해 만들어진 소망의 출력에 대한 하드 추정값에 기초하여 발생된 에러 신호는 통상적으로 적응형 칩 레이트 LE (306) 의 탭 웨이트들을 향상시키기에 충분히 정확하다. 등화기 (306) 의 탭 웨이트들의 향상은 차례로 평균 심볼 에러 확률을 낮게 하므로, 등화기 (306) 를 추가적으로 적응시키기 위한 에러 신호의 추정값을 더욱 정확하게 한다.

코드 심볼들의 하드 추정값들을, 16 개의 병렬 출력들의 그룹들로, 병렬 심볼 슬라이서들 (318) 로부터 "N 개의 칩의 월시 커버"(320) 로 전달한다. N 개의 칩의 월시 커버 (320) 는 병렬 심볼 슬라이서들 (318) 에 의해 출력된 하드 추정값의 병렬 코드 심볼들 각각에 월시 커버링 (또는 월시 변조) 를 수행한다. 상술한 바와 같이, 본 예에서는, N = 16, 즉 월시 함수 매트릭스가 16 차 매트릭스이다. 그러나, 수신기의 N 개의 칩의 월시 커버 (320) 에 사용된 월시 함수 매트릭스는 송신기의 N 개의 칩의 월시 커버 (218) 에 사용된 월시 함수 메트릭스와 동일한 차수이어야 한다는 제한에 의해, N 의 값은 설계 선택에 따르며, N 은 예를 들어 64 또는 128 일 수 있다.

N 개의 칩의 월시 커버 (320) 는 그 출력에서 16 개의 병렬 칩 시퀀스들을 생성하고, 이들을 "칩 레벨 합산기"(322) 로 제공한다. 상술한 바와 같이, N 개의 칩의 월시 커버 (320) 의 16 개의 병렬 출력들 각각에 생성된 각 칩 시퀀스는 단일 심볼 코드에 대응하는 16 개의 칩을 포함한다. N 개의 칩의 월시 커버 (320) 에 의해 출력된 16 개의 병렬 칩 시퀀스들 (각 시퀀스는 16 개의 칩을 가짐)을 "칩 레벨 합산기" (322) 로 제공한다. 칩 레벨 합산기 (322) 는, 칩 레벨 합산기 (224) 에 관하여 전술된 방식으로 N 개의 칩의 월시 커버 (320) 에 의해 출력된 칩 시퀀스들의 수직 합들을 제공하는데 사용된다.

칩 레벨 합산기 (322) 의 출력을 "PN 스프레더"(324) 에 연결한다. PN 스프레더 (226) 에 관하여 상술된 바와 같이, PN 스프레더 (324) 는 당해 분야에 공지된 방식으로 칩 레벨 합산기 (322) 에 의해 출력된 칩들에 PN 시퀀스를 임프레스한다. 칩 레벨 합산기 (322) 의 출력에 대하여 수행된 PN 스프레딩의 결과는 출력 칩 시퀀스 _[n_N](325) 이다. 아래에 더 상세히 기술된 바와 같이, N 개의 칩의 월시 커버 (320), 칩 레벨 합산기 (322), 및 PN 스프레더 (324) 의 결합효과에 의해 병렬 심볼 슬라이서들 (318) 에 의해 출력된 코드 심볼들의 하드 추정값들에 대응하는 칩들의 시퀀스를 생성한다.

출력 칩 시퀀스 _[n-N](325) 를 "트래킹 모드 에러 신호 발생기"블록 (326) 에 제공한다. "트래킹 모드 에러 신호 발생기"블록 (326) 의 또 다른 입력은 "N 개의 칩 지연 블록"(310)의 출력인 _[n-N](311) 이다. _[n-N] (311) 은 N 개의 칩 지연 블록 (310) 에 의해 N 개의 칩 만큼 적응형 칩 레이트 LE (306) 의 출력 칩 시퀀스 _(n)(309) 를 지연시킴으로써 얻어진다. 본 명세서의 후반부에 더 상세히 설명한 바와 같이, N 개의 칩의 지연 블록 (310) 의 출력 _[n-N](311)을 PN 스프레더 (324) 에 의해 생성된 출력 칩 시퀀스 _[n-N](325) 와 비교함으로써 트래킹 모드 에러 신호 (315) 를 생성한다. 트래킹 모드 에러 신호 (315) 를 적응형 칩 레이트 LE (306) 에 연결하여, 트래킹 모드, 즉 결정 지시 모드 동안에, 적응형 칩 레이트 LE (306) 동작에 대한 탭 웨이트들을 조정한다. 트래킹 모드 에러 신호 (315) 를 도 4 의 트래킹 모드 에러 신호 (415) 로 나타낸다. 도 4 에 나타낸 바와 같이, 적응형 칩 레이트 LE (406)(또는 적응형 칩 레이트 LE (306)) 의 곱셈기 (404, 408 내지 424) 계수들 (또는 탭 웨이트) 인 u₀(n), u₁(n) 내지 u_m-1(n) 의 값들을 조정하는데 트래킹 모드 에러 신호 (415) 를 사용한다.

도 3 에 나타낸 바와 같이, "트레이닝 모드 에러 신호 발생기"블록 (304) 은 적응형 칩 레이트 LE (306) 에 트레이닝 모드 에러 신호 (317) 를 제공한다. 이 명세서의 후반부에 더 상세히 설명한 바와 같이, 적응형 칩 레이트 LE (306) 의출력 칩 시퀀스 _(n)(309) 와 도 3 의 컨셉슈얼(conceptual) 블록 (336) 에 의해 제공된 "수신기에서 공지된 파일럿 칩 시퀀스"를 비교함으로써 트레이닝 모드 에러 신호 (317) 를 생성한다. 트레이닝 모드 에러 신호 (317) 를 적응형 칩 레이트 LE (306) 에 연결하여 적응형 칩 레이트 LE (306) 의 트레이닝 동작 모드 동안에 그 탭 웨이트들을 조정한다. 트레이닝 모드 에러 신호 (317) 를 도 4 의 트레이닝 모드 에러 신호 (417) 로 나타낸다. 도 4 에 나타낸 바와 같이, 트레이닝 모드 에러 신호 (417) 는 적응형 칩 레이트 LE (406) (또는 적응형 칩 레이트 LE (306))의 곱셈기 (404, 408 내지 424) 의 계수들 (또는 탭 웨이트들) 인 u₀(n), u₁(n) 내지 u_m-1(n) 의 값들을 조정하는데 사용된다.

예시적인 시스템 (300) 의 동작은 전송된 데이터 프레임 각각의 시작에서 적응형 칩 레이트 LE (306) 의 계수들 (즉, 탭 웨이트들) 을 트레이닝 개시한다. 적응형 칩 레이트 LE (306) 의 계수들은 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 에 의해 발생된 ISI를 감소하거나 또는 제거하기 위하여 조정되어야 한다. 적응형 칩 레이트 LE (306) 의 계수들의 초기 값은, 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 에 의해 제공된 ISI 량을 초기에 평가하는 경우에, 등화기의 "트레이닝" 간격에 의해 결정된다.

트레이닝 간격 동안에 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 에 의해 발생된 ISI 량의 초기 평가가, 적응형 칩 레이트 LE (306) 의 소망의 출력에 대한 시스템 (300) 의 종래의 지식에 의해 행해진다. 예시적인 시스템 (200) 에서, "TDM 데이터 파일럿 제어"(222) 는 "적응형 칩 레이트 LE"(306) 의 계수들을 "트레이닝"하기 위해 파일럿 칩들을 삽입하는데 사용된다. 상술한 바와 같이, 파일럿 칩들은 통상적으로 각 데이터 프레임에 삽입되며, 수신기로 전송되는 각 프레임의 대략 5% 를 포함한다. 이러한 파일럿 칩들은 예시적인 수신기 시스템 (300) 에 공지되어 있으며, 수신기의 선형 적응 등화기 (306) 의 계수들을 트레이닝하는데 사용된다. 도 3 의 컨셉슈얼 블록 (336), 즉 "수신기에 공지된 파일럿 칩 시퀀스" 블록 (336) 은 파일럿 칩들의 복사본을 저장하거나 또는 생성한다. 트레이닝 동작 모드 동안에, 적응형 칩 레이트 LE (306) 의 실제 출력 칩 시퀀스 _(n)(309) 는 수신기에 공지된 파일럿 칩들의 복사본과 비교된다. 파일럿 칩들의 복사본은 적응형 칩 레이트 LE (306) 의 소망의 출력이다. 도 3 에 나타낸 바와 같이, "수신기에 공지된 파일럿 칩 시퀀스"블록 (336)(즉, 소망의 출력) 으로부터의 파일럿 칩들 뿐만 아니라 적응형 칩 레이트 LE (306)(즉, 실제 출력) 의 출력 칩 시퀀스 _(n)(309) 모두를 "트레이닝 모드 에러 신호 발생기"블록 (304) 에 제공한다. "트레이닝 모드 에러 신호 발생기"블록 (304) 은 2 개의 칩 시퀀스 (즉, 실제 출력과 소망의 출력) 를 이용하고, 당해 분야에 공지된 알고리즘을 적용하여 트레이닝 에러 신호 (317) 를 생성함으로써 적응형 칩 레이트 LE (306) 의 탭 웨이트들을 조정한다.

당해 분야에 공지된 다양한 알고리즘들을 이용하여 트레이닝 에러 신호 (317) 를 생성할 수 있다. 예를 들어, "LMS"(least mean square)알고리즘을 사용할 수 있다. LMS 알고리즘의 한 가지 목적은, 적응형 칩 레이트 LE (306) 의소망의 출력과 실제 출력의 비교 결과로 생기는 "MSE" (mean square error) 를 최소화하는 것이다. MSE 에 기초한 적응형 칩 레이트 LE (306) 의 탭 웨이트들의 다수의 빠른 반복 및 조정시에, LMS 알고리즘 "커버리지들", 즉, MSE 는 상수값에 접근하며, 실제 평균 에러는 0 에 접근한다.

상술한 바와 같이, LMS 알고리즘에 따르면, 도 4 의 적응형 칩 레이트 LE (406) 로서 상세하게 나타낸, 적응형 칩 레이트 LE (306) 의 탭 웨이트들의 값들은,

으로 계산되며,

여기서, x_k(n) = x(n-k), k 는 0 과 m-1 사이의 정수이며;

여기서, e(n) = c(n)-_(n) 이며;

이며;

여기서, _ 는 상수이다.

여기서, u_k(n) 는 칩 간격 n 에서 도 4 의 적응형 칩 레이트 LE (406) 의 탭 웨이트들이며, 여기서 c(n) 은 도 2 의 c(n)(228) 과 동일하며, _(n) 은 도 3 의 _(n)(309)(또는 도 4 의 _(n)(409))와 동일하다. 트레이닝 동작 모드 동안에, e(n) 은 칩 간격 n 의 트레이닝 모드 에러 신호이며, e(n) 은 도 3 의 트레이닝 모드 에러 신호 (317) (또는 도 4 의 트레이닝 모드 에러 신호 (417)) 와 동일하다.

따라서, 현재의 각 탭 웨이트 u₀(n), u₁(n) 내지 u_m-1(n) 를 상수 _, 대응하는 입력값 x₀(n), x₁(n) 내지 x_m-1(n), 및 에러 신호 e(n) 의 현재 값의 곱에 가산하여, 현재의 각 탭 웨이트 u₀(n), u₁(n) 내지 u_m-1(n) 를 대응하는 새로운 탭 웨이트 u₀(n+1), u₁(n+1) 내지 u_m-1(n+1) 로 조정한다. 연속적으로 반복되는 탭 웨이트들 사이의 편차를 제어하기 위하여 상수 _ 를 결정한다. 수학식 2 의 반복 처리는 프로그래밍 루프의 매 칩 간격 Tc 마다 한 번 반복되지만, 적응형 등화기 (306) 는 e(n) 의 MSE 를 컨버젼스시켜 최소화하려 한다. 컨버젼스 도달시에, 적응형 알고리즘은, 에러 신호 e(n) 가 수용가능한 레벨을 초과할 때 까지 또는 새로운 트레이닝 파일럿 칩을 송신기로부터 전송할 때 까지 탭 웨이트들을 고정시킨다.

본 실시예에서, LMS 알고리즘에 에러 신호 e(n) 를 사용하여 당해 분야에 공지된 방식으로 MSE를 최소화한다. 각 칩 간격의 e(n) 값들의 시간 평균 제곱 합에 의해 MSE 의 추정값을 형성할 수 있다. 일단 MSE 가 최소화되면, 탭 웨이트들 u₀(n), u₁(n) 내지 u_m-1(n) 은 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 에 의해 발생된 ISI 의 영향을 감소시키는 값들에 도달한다.

다른 실시예들에서, LMS 알고리즘 대신에, ISI 의 영향을 감소시키기 위하여, 적응형 칩 레이트 LE (306) 의 탭 웨이트들을 적응시키는데 다른 적응형 알고리즘들을 사용할 수 있다. LMS 알고리즘 이외의 적응형 알고리즘의 일례로는, "RLS (Recursive Least Square)" 알고리즘을 사용할 수 있다. 통상, 적절한 적응형 알고리즘의 선택시에, 알고리즘의 컨버젼스 레이트와 같은 인자들(즉, 알고리즘에 의해 요청된 반복 개수), 오조정 인자 (즉, MSE의 최종값이 최적의 최소 MSE로부터 이탈되는 량), 및 계산 복잡성 (즉, 1 회의 완전한 알고리즘 반복을 행하는데 요청되는 동작들의 개수) 을 고려한다. 예를 들어, RLS 알고리즘이 LMS 알고리즘 보다 더욱 빨리 컨버젼스하지만, RLS 알고리즘은 LMS 알고리즘과 비교하여 더 높은 계산 복잡성을 가진다. 상술한 바와 같이, 현재 기술된 실시예들에서, LMS 알고리즘 또는 RLS 알고리즘과 같이 당해 분야에 공지된 임의의 개수의 적응형 알고리즘을 이용할 수 있다.

수신기는 송신기가 전송하고 있는 것을 인지할 때 마다, 통신 채널을 효과적으로 사용하지는 못 하므로, 적응형 칩 레이트 LE (306) 의 계수들의 트레이닝을 수행하는데 필요한 파일럿 칩들은, 부가적인 "오버헤드"를 발생시킨다. 따라서, 가능한한 소수의 트레이닝 파일럿 칩들을 사용하는 것이 바람직하다. 그러나, 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 의 결합이 다량의 ISI 를 생성하는 경우에, 트레이닝 모드 이상으로 적응형 칩 레이트 LE (306) 의 계수들을 계속해서 적응시킬 필요가 있다. 이러한 지속적인 적응동작을 트래킹 동작 모드 동안에 수행한다. 일 실시예에 있어서, 트레이닝 모드가 종료되지만, 만일 적응형 칩 레이트 LE (306) 의 소망의 출력과 실제 출력을 비교함으로써 얻어진 MSE 의 시간 평균이 소정의 임계값을 초과하는 경우에, 트래킹 모드를 개시한다. 또 다른 실시예에 있어서, 트래킹 모드는 트레이닝 간격에 후속하여 자동적으로 그리고 즉시 개시된다.

트래킹 동작 모드에서, 송신기로부터 각 데이터 프레임을 전송하는 동안에 적응형 칩 레이트 LE (306) 의 계수들 (즉, 탭 웨이트들) 을 조정한다. 수신기에 메시지를 전송하는 동안에 제공되는 ISI 량은 시간의 함수이며, 통신 채널의 다중 경로와 같은 다양한 파라미터들의 변경으로 인해 변경될 수 있다. 이와 같이, ISI 량은 통상적으로 데이터 프레임간에, 또한 각 데이터 프레임 동안에 변경된다. 따라서, 각 트레이닝 간격 이후에 적응형 칩 레이트 LE (306) 의 계수들을 적응시키는 트래킹 동작 모드로 들어가는 것이 중요하다.

현재 기재된 실시예들과 수신기의 선형 적응 등화기 (306) 의 계수들을 적응시키기 위해 사용된 다른 장치 및 방법들 사이의 현저한 차이점은 수신된 신호에서 월시 커버링이 존재한다는 점이다. 수신된 신호 즉, 도 3 의 x(n)(307) 에서 월시 커버링 존재하므로, 트래킹 모드 동안에 적응형 칩 레이트 LE (306) 의 "소망의 출력"과 "실제 출력"의 단순 비교를 방지할 수 있다. 이와 같이, 적응형 칩 레이트 LE (306) 의 계수들을 조정하기 위해 요청된 트래킹 모드 에러 신호 (315) 의 계산은 당해 분야에 현재 사용되는 방법들과는 현저하게 다르다.

적응형 칩 레이트 LE (306) 의 트래킹 동작 모드에서, 수신기 시스템 (300) 은 적응형 칩 레이트 LE (306) 에 의해 출력된 실제 칩 시퀀스와 소망의 칩 시퀀스와의 비교에 기초하여 트래킹 모드 에러 신호 (315) 를 생성해야 한다. 적응형 칩 레이트 LE (306) 에 의해 출력된 실체 칩 시퀀스는 단순히 오리지널 메시지를나타내는 칩 시퀀스들의 "소프트 추정값"인 출력 칩 시퀀스 _(n)(309) 이다. 본 명세서에서, 이러한 "소프트 추정값", 즉 출력 칩 시퀀스 _(n)(309) 도 또한 "복수 제 1 의 칩"으로 지칭된다.

트래킹 모드 에러 신호를 생성하기 위하여, 오니지널 메시지를 나타내는 칩 시퀀스들의 "소프트 추정값"을 오리지널 메시지를 나타내는 칩 시퀀스들의 해당 "하드 추정값"과 비교하여야 한다. 따라서, 오리지널 메시지를 나타내는 칩 시퀀스들의 "하드 추정값"을 얻기 위하여, 먼저 오리지널 메시지를 나타내는 코드 심볼들의 "하드 추정값"을 얻어야 한다. 오리지널 메시지를 나타내는 코드 심볼들의 하드 추정값으로부터, 오리지널 메시지를 나타내는 칩 시퀀스들에 대하여 요청된 하드 추정값을, 송신기에서 수행되는 월시 커버링을 복제하는 방식으로 월시 커버링을 수행함으로써 얻을 수 있다. 따라서, 출력 칩 시퀀스 _(n)(309) 의 오리지널 메시지를 나타내는 코드 심볼들의 "소프트 추정값"으로의 변환, 코드 심볼들의 "하드 추정값"을 얻기 위한 스레시홀딩 또는 슬라이싱 동작, 및 코드 심볼들의 하드 추정값의 출력 칩 시퀀스 _(n)(30) 의 비교에 적합한 월시 칩 시퀀스들의 "하드 추정값" 으로의 변환을 수행한다.

상술한 바와 같이, 수신기 시스템 (300) 동작의, "결정 지시" 간격, 또는 트래킹 모드 동안에, PN 디스프레더 (308) 로부터 출력된 칩 시퀀스들을 DEMUX 데이터 에폭 (312) 에 의해 16 개의 병렬 출력들로 디멀티플렉싱한다. 그 후에, N 개의 칩 월시 디커버 (314) 는, 수신된 칩 시퀀스들로부터 N 개의 칩의 월시 커버 (218) 와 칩 레벨 합산기 (224) 의 영향들을 제거하기 위하여 DEMUX 데이터 에폭(312) 에 의해 출력된 16 개의 병렬 칩 시퀀스들 각각에 동작을 수행함으로써, N 개의 칩 월시 디커버 (314) 의 16 개의 병렬 출력들을 오리지널 메시지에 대응하는 코드 심볼들의 소프트 추정값들의 형태로 만든다.

도 3 의 시스템에 나타낸 바와 같이, N 개의 칩의 월시 디커버 (314) 는 오리지널 메시지에 대응하는 코드 심볼들의 소프트 추정값을 포함하는 16 개의 병렬 출력들을 병렬 심볼 슬라이서들 (318) 에 제공한다. 병렬 심볼 슬라이서들 (318) 은 N 개의 칩의 월시 디커버 (314) 로부터 수신된 16 개의 병렬 소프트 추정값들에 스레시홀딩 또는 슬라이싱 동작을 수행한다. 그러므로, 병렬 심볼 슬라이서 (318) 의 16 개의 병렬 출력들은 오리지널 메시지에 대응하는 코드 심볼들의 하드 추정값들이 된다. 병렬 심볼 슬라이서들 (318) 의 출력에서의 코드 심볼들의 하드 추정값들을 오리지널 메시지를 나타내는 칩 시퀀스들의 하드 추정값으로 변환하기 위하여, 병렬 심볼 슬라이서들 (318) 의 16 개의 병렬 출력들을 N 칩의 월시 커버 (320), 칩 레벨 합산기 (322), 및 PN 스프레더 (324) 를 통하여 처리한다. N 개의 칩의 월시 커버 (320), 칩 레벨 합산기 (322), 및 PN 스프레더 (324) 는 각각 송신기 시스템 (200) 의 N 개의 칩의 월시 커버 (218), 칩 레벨 합산기 (224), 및 PN 스프레더 (226) 에 의해 수행된 기능과 동일한 기능들을 수행한다. 따라서, PN 스프레더 (324) 의 출력은 오리지널 메시지에 대응하는 칩 시퀀스들의 하드 추정값이 된다. 본 명세서에서, 오지지널 메시지에 대응하는 칩 시퀀스들의 이러한 "하드 추정값"도 또한 "다수의 제 2 칩"으로 지칭된다.

그러나, N 개의 칩의 월시 커버 (314) 의 동작에 의해, 병렬 심볼 슬라이서(318), N 개의 칩의 월시 커버 (320), 및 칩 레벨 합산기 (322), N 개의 칩의 지연 간격들 (즉, N*T_c) 을 PN 스프레더 (324) 의 출력에서 칩 시퀀스들의 하드 추정값에 제공한다. 이러한 이유로, PN 스프레더 (324) 의 출력에서의 칩 시퀀스들의 하드 추정값은 _(n) 에 대립되는 칩 시퀀스 _[n-N](325) 이다. N 은 본 발명의 실시예에서 16 인 월시 함수 메트릭스의 차수이다. 그러나, 본 발명의 다른 실시예들에서, N 은 각각 출력 칩 시퀀스 _[n-N](325) 에 제공된 지연이 각각 64 또는 128 칩 간격들과 동일한 경우에 64 또는 128 과 동일하게 된다.

도 3 에 나타낸 바와 같이, 오리지널 메시지에 대응하는, 지연된 소망의 출력 칩 시퀀스 _[n-N](325) 를 "트래킹 모드 에러 신호 발생기" 블록 (326) 에 제공한다. 적절한 에러 신호를 생성하고, 적응형 칩 레이트 LE (306) 의 탭 웨이트들을 적응 시키기 위해, LMS 알고리즘과 같은 적응형 알고리즘을 적용하기 위하여, "트래킹 모드 에러 신호 발생기" 블록 (326) 은 지연된 소망의 출력 칩 시퀀스 _[n-N](325) 를 적응형 칩 레이트 LE (306) 의 실제 출력 칩 시퀀스의 지연된 버전과 비교해야 한다. 상술한 바와 같이, 송신 FIR 필터 (230), 통신 채널, 및 수신 FIR 필터 (302) 에 의해 발생된 ISI 량은 정확히 시간의 함수이므로, 소망의 출력을 동일한 칩 간격들에 대응하는 실제 출력과 비교해야 한다. 이와 같이, 적응형 칩 레이트 LE (306) 의 실제 출력 칩 시퀀스 _(n)(309) 를 지연된 소망의 출력의 칩 시퀀스 _[n-N](325) 와 비교하기 이전에 N 개의 칩 만큼 지연시켜 지연된 실제 출력 _[n-N] 을 생성한다.

지연된 실제 출력과 지연된 소망의 출력의 비교를, "트래킹 모드 에러 신호 발생기"블록 (326) 에 의해 수행하여, 적응형 칩 레이트 LE (306) 에 공급되는 트래킹 모드 에러 신호 (315) 를 생성한다. 트래킹 모드 에러 신호 (315) 는 도 4 의 트래킹 모드 에러 신호 (415) 와 동일하다. 도 4 에 나타낸 바와 같이, 등화기의 응답을 적응하기 위하여, 트래킹 모드 에러 신호 (415) 를 다양한 탭 웨이트들 u₀(n), u₁(n) 내지 u_m-1(n) 에 제공하여 각각의 값들을 조정한다.

트래킹 모드 에러 신호 (315) 를 당해 분야에 공지된 다양한 알고리즘을 이용하여 생성시킬 수 있다. 예를 들어, LMS (least mean square) 알고리즘을 사용할 수 있다. 상술한 바와 같이, LMS 알고리즘의 한 가지 목적은 적응형 칩 레이트 LE (306) 에 대하여, 지연된 소망의 출력 칩 시퀀스 _[n-N](325)와 지연된 실제 출력 칩 시퀀스 _[n-N](311) 와의 비교에 의해 발생된 MSE를 최소화하는 것이다. MSE 에 기초한 적응형 칩 레이트 LE (306) 의 탭 웨이트들의 다수의 빠른 반복 및 조정시에, LMS 알고리즘은 "컨버즈한다(converge)", 즉, MSE 는 상수 값에 근접한다.

상술된 바와 같이, LMS 알고리즘에 따르면, 도 4 의 적응형 칩 레이트 LE (406) 로 상세히 나타낸, 적응형 칩 레이트 LE (306) 의 탭 웨이트들의 값들은,

(수학식 2)

으로 계산된다.

여기서, x_k(n) = x(n-k), k 는 0 과 m-1 사이의 정수이며;

여기서, e(n) = _[n-N]-_[n-N] 이며;

이며;

여기서 _ 는 상수이다.

여기서, u_k(n) 는 칩 간격 n 을 가진 도 4 의 적응형 칩 레이트 LE (406) 의 탭 웨이트들이며, 여기서 _[n-N] 은 _[n-N](325) 이고, 여기서 _[n-N]은 도 3 의 시스템 (300) 의 _[n-N])(311) 이다. 상술한 바와 같이, 연속적으로 반복되는 탭 웨이트들 사이의 편차를 제어하기 위하여 상수_를 선택한다. 변환을 더 빠르게 하고 MSE를 작게 하기 위하여 _의 값들을 변경시키는 것이 바람직하다. 트래킹 동작 모드 동안에, e(n) 은 칩 간격 n 으로 배치된 트래킹 모드 에러 신호이며, 이 e(n) 은 도 3 의 트래킹 모드 에러 신호 (315)(또는 도 4 의 트래킹 모드 에러 신호(415)) 와 동일하다.

따라서, 현재의 각 탭 웨이트 u₀(n), u₁(n) 내지 u_m-1(n) 를 상수_, 대응하는 입력 값 x₀(n), x₁(n) 내지 x_m-1(n), 및 에러 신호 e(n) 의 현재값의 곱에 가산함으로써, 현재의 각 탭 웨이트 u₀(n), u₁(n) 내지 u_m-1(n) 를 대응하는 새로운 탭 웨이트 u₀(n+1), u₁(n+1) 내지 u_m-1(n+1) 로 조정한다. 적응형 등화기 (306) 가 에러 신호 e(n) 를 컨버젼스하여 최소화하는 동안에, 프로그램 루프의 매 칩 간격 Tc 마다 한번 수학식 2 의 반복 처리를 반복한다. 컨버젼스에 도달시에, 적응형 알고리즘은 에러 신호 e(n) 가 수용가능한 레벨을 초과할때 까지 또는 송신기로부터새로운 트레이닝 파일럿 칩 시퀀스를 전송할때 까지 탭 웨이트들을 고정시킨다. 트레이닝 동작 모드에서, LMS 알고리즘 대신에, 트래킹 동작 모드 동안에 ISI 의 영향을 감소시키기 위하여, 적응형 칩 레이트 LE (306) 의 탭 웨이트들을 적응시키는데 다른 적응형 알고리즘들을 사용할 수 있다. LMS 알고리즘 이외의 적응형 알고리즘의 예로서, RLS 알고리즘을 트래킹 동작 모드에 사용할 수 있다.

도 3 의 예시적인 시스템 (300) 에 나타낸 바와 같이, N 개의 칩의 월시 디커버 (314) 의 16 개의 병렬 출력들을 16 대 1 멀티플렉서인 MUX (316) 에 제공한다. MUX (316) 는 N 개의 칩의 월시 디커버 (314) 에 의해 병렬로 제공된 1 대 16 코드 심볼들을 채널 디인터리버 (228) 로 멀티플렉싱하며, 채널 디인터리버 (328) 의 출력은 차례로 복조기 (330) 에 제공된다. 복조기 (330) 의 출력을 변조 디인터리버 (332) 에 의해 처리한다. 최종적으로, 디코더 (334) 는 변조 디인터리버 (332) 로부터의 입력을 수신하고, 그 출력에서 디코딩된 데이터 비트들 (342) 를 제공한다. 채널 디인터리버 (328), 복조기 (330), 변조 디인터리버 (332), 및 디코더 (334) 의 구조 및 기능은 당해 분야에 공지되어 있다. 시스템 (300) 내의 이러한 모듈들, 즉 채널 디인터리버 (328), 복조기 (320), 변조 디인터리버 (332), 및 디코더 (334) 의 결합 효과는, 시스템 (200) 내의 인코더 (204), 변조 인터리버 (206), 변조기 (208), 및 채널 인터리버 (210) 의 결합 효과와 반대가 된다. 시스템 (300) 의 최종 출력, 즉 디코딩된 데이터 비트들 (342) 은 이상적으로 도 2 의 시스템 (200) 의 입력에서 데이터 비트들 (202) 과 동일해야 한다.

상기 설명으로부터, 발명의 범위를 벗어남 없이 본 발명의 컨셉들을 구현하는기 위한 다양한 기술들을 사용할 수 있음을 알 수 있다. 또한, 본 발명을 소정의 실시예들을 참고하여 설명하였지만, 당업자라면 본 발명의 사상 및 범위를 벗어남 없이 본 발명을 간단하게 또는 세부적으로 변경시킬 수 있음을 알 수 있다. 예를 들어, 매 칩 간격마다 적응형 칩 레이트 LE (306) 의 계수들을 적응시키는 대신에, 그 계수들을 매 N 개의 칩 간격들 마다 한 번 적응시킬 수 있다. 예시적인 시스템 (300) 에서, 이는 수학식 2 의 트래킹 에러 신호 e(n) 가 단일 칩이 아닌 16 칩에 대하여 e(n) =_[n-N]-_[n-N] 사이의 차이 합이 됨을 의미한다. 따라서, e(n) 은 16 개의 칩-레벨 차이의 합에 대응하여, 매 16 개 칩 간격마다 생성된다. 명백하게도, 에러 신호 e(n) 의 크기는 16 개의 칩 레벨 "에러들"의 합을 나타내므로 더 커진다. 그러나, 상수 _ 는 작은 값이므로, 적응형 칩 레이트 LE (306) 에 대하여 매 16 개의 칩 간격들 마다 한번 새로운 탭 웨이트들을 얻기 위해 수학식 2 를 계속해서 적절히 사용할 수 있다.

또한, 상술된 실시예들을 모든 점에 있어서 예시적이며 제한적이지 않은 것으로 고려해야 한다. 또한, 본 발명을 여기에 기술된 특정 실시예들로 제한하는 것이 아니라, 본 발명의 범위를 벗어남 없이 다양하게 재배열, 변경, 및 대체할 수 있음을 알 수 있다.

이와 같이, 월시 커버 변조를 위한 선형 적응 등화용 방법 및 장치를 기술하였다.

Claims

복수의 신호들에 대응하는 복수의 칩들의 소프트 추정값을 생성하도록 상기 복수의 신호들을 등화기에 공급하는 단계;

상기 복수의 칩들의 상기 소프트 추정값에 대응하여 복수의 병렬 심볼들의 소프트 추정값을 생성하는 단계;

상기 복수의 병렬 심볼들의 하드 추정값을 생성하도록 상기 복수의 병렬 심볼들의 상기 소프트 추정값에 슬라이싱 동작을 적용하는 단계;

상기 복수의 병렬 심볼들의 상기 하드 추정값에 대응하여 상기 복수의 칩들의 하드 추정값을 발생하는 단계; 및

상기 복수의 칩들의 상기 소프트 추정값을 상기 복수의 칩들의 상기 하드 추정값과 비교하여 에러 신호를 생성함으로써 상기 등화기의 응답을 상기 복수의 신호들에 적응시키는 단계를 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 공급 단계는 상기 복수의 신호들을 송신 필터에 의해 통신 채널을 통하여 수신 필터로 전송하는 단계를 포함하되,

상기 수신 필터는 상기 복수의 신호들을 상기 등화기에 공급하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 생성 단계는 N 개의 칩의 월시 디커버를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 N 개의 칩의 월시 디커버는 16 개의 칩의 월시 디커버, 64 개의 칩의 월시 디커버, 및 128 개의 칩의 월시 디커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 발생 단계는 N 개의 칩의 월시 커버, 칩 레벨 합산기, 및 PN 스프레더를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 5 항에 있어서,

상기 N 개의 칩의 월시 커버는 16 개의 칩의 월시 커버, 64 개의 칩의 월시 커버, 및 128 개의 칩의 월시 커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 에러 신호는 상기 등화기의 곱셈기의 탭 웨이트를 적응시키는 것을 특징으로 하는 방법.
복수의 신호들에 대응하는 복수의 제 1 칩들을 생성하도록 상기 복수의 신호들을 등화기에 공급하는 단계;

상기 복수의 제 1 칩들에 대응하여 복수의 심볼들을 생성하는 단계;

상기 복수의 심볼들에 대응하여 복수의 제 2 칩들을 발생하는 단계;

상기 복수의 제 1 및 제 2 칩들을 이용한 알고리즘을 적용하여 에러 신호를 생성함으로써, 상기 등화기의 응답을 상기 복수의 신호들에 적응시키는 단계를 포함하는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 공급 단계는 상기 복수의 신호들을 송신 필터에 의해 통신 채널을 통하여 수신 필터로 전송하는 단계를 포함하되,

상기 수신 필터는 상기 복수의 신호들을 상기 등화기에 공급하는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 생성 단계는 N 개의 칩의 월시 디커버를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 10 항에 있어서,

상기 N 개의 칩의 월시 디커버는 16 개의 칩의 월시 디커버, 64 개의 칩의 월시 디커버, 및 128 개의 칩의 월시 디커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 발생 단계는 하나 이상의 심볼 슬라이서, N 개의 칩의 월시 커버, 칩 레벨 합산기, 및 PN 스프레더를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 12 항에 있어서,

상기 N 개의 칩의 월시 커버는 16 개의 칩의 월시 커버, 64 개의 칩의 월시 커버, 및 128 개의 칩의 월시 커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
제 8 항에 있어서,

상기 에러 신호는 상기 등화기의 곱셈기의 탭 웨이트를 적응시키는 것을 특징으로 하는 방법.
(a) 복수의 메시지 데이터 비트들을 송신기에 공급하는 단계;

(b) 상기 송신기에서, 상기 복수의 메시지 데이터 비트들을 복수의 코드 심볼들로 인코딩하는 단계;

(c) 상기 송신기에서, 상기 복수의 코드 심볼들을 복수의 오리지널 월시 커버링된 칩 시퀀스들로 변환하는 단계;

(d) 상기 송신기에 의해, 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들을 통신 채널을 통하여 수신기로 전송하는 단계;

(e) 상기 수신기에 의해, 수신된 복수의 월시 커버링된 칩 시퀀스들을 상기 수신기의 등화기에 제공하는 단계로서, 상기 수신된 복수의 월시 커버링된 칩 시퀀스들은 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들에 대응하는, 상기 제공 단계;

(f) 상기 등화기에 의해, 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들의 소프트 추정값을 결정하는 단계;

(g) 상기 수신기에서, 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들의 상기 소프트 추정값을 상기 복수의 코드 심볼들의 소프트 추정값으로 변환하는 단계;

(h) 상기 수신기에서, 상기 복수의 코드 심볼들의 상기 소프트 추정값으로부터 상기 복수의 코드 심볼들의 하드 추정값을 결정하는 단계;

(i) 상기 수신기에서, 상기 복수의 코드 심볼들의 상기 하드 추정값으로부터 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들의 하드 추정값을 발생하는 단계;

(j) 상기 수신기에서, 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들의상기 하드 추정값을 상기 복수의 오리지널 월시 커버링된 칩 시퀀스들의 상기 소프트 추정값과 비교함으로써 에러 신호를 생성하는 단계; 및

(k) 상기 에러 신호를 이용하여 상기 등화기의 응답을 상기 수신된 복수의 월시 커버링된 칩 시퀀스들에 적응시키는 단계를 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 등화기는 1 개의 칩 간격 지연을 각각 발생시키는 복수의 단위 지연 엘리먼트들을 구비하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

상기 등화기는 복수의 곱셈기들 각각에 대응하는 복수의 탭 웨이트들을 포함하며, 상기 복수의 탭 웨이트들은 상기 에러 신호에 의해 각 칩 간격으로 적응되는 것을 특징으로 하는 방법.
제 15 항에 있어서,

단계 (g) 는 디멀티플렉서와 N 개의 칩의 월시 디커버를 이용하여 수행되는 것을 특징으로 하는 방법.
제 15 항에 있어서,

단계 (h) 는 복수의 병렬 심볼 슬라이서들을 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

단계 (i) 는 N 개의 칩의 월시 커버를 이용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

단계 (j) 는 LMS (least mean square) 알고리즘을 이용하여 상기 에러 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,

단계 (j) 는 RLS (recursive least square) 알고리즘을 이용하여 상기 에러 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
복수의 신호들을 수신하도록 구성된 입력 및 상기 복수의 신호들에 대응하는 복수의 제 1 칩들을 생성하도록 구성된 출력을 가지는 등화기;

상기 복수의 제 1 칩들에 대응하는 복수의 심볼들의 소프트 추정값을 생성하도록 구성된 N 개의 칩의 월시 디커버;

상기 복수의 심볼들의 상기 소프트 추정값에 대응하여 상기 복수의 심볼들의하드 추정값을 생성하도록 구성된 심볼 슬라이서;

상기 복수의 심볼들의 상기 하드 추정값에 대응하여 복수의 제 2 칩들을 생성하도록 구성된 N 개의 칩의 월시 커버; 및

상기 복수의 제 1 및 제 2 칩들을 이용한 알고리즘을 적용하여, 상기 등화기의 응답을 상기 복수의 신호들에 적응시키기 위한 트래킹 모드 에러 신호를 생성하도록 구성된 트래킹 모드 에러 신호 발생기를 구비하는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 등화기의 상기 입력은 수신 필터로부터 상기 복수의 신호들을 수신하며,

상기 수신 필터는 통신 채널을 통하여 송신 필터에 연결되어 있는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 N 개의 칩의 월시 디커버는 16 개의 칩의 월시 디커버, 64 개의 칩의 월시 디커버, 및 138 개의 칩의 월시 디커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 N 개의 칩의 월시 커버는 16 개의 칩의 월시 커버, 64 개의 칩의 월시 커버, 및 128 개의 칩의 월시 커버로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 트래킹 모드 에러 신호는 상기 등화기의 곱셈기의 탭 웨이트를 적응시키는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 등화기는 1 개의 칩 간격 지연을 각각 발생시키는 복수의 단위 지연 엘리먼트들을 포함하는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 등화기는 복수의 곱셈기들 각각에 대응하는 복수의 탭 웨이트들을 포함하며, 상기 복수의 탭 웨이트들은 상기 트래킹 모드 에러 신호에 의해 각 칩 간격으로 적응되는 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 알고리즘은 LMS 알고리즘인 것을 특징으로 하는 수신기.
제 23 항에 있어서,

상기 알고리즘은 RLS 알고리즘인 것을 특징으로 하는 수신기.
복수의 신호들을 수신하도록 구성된 등화기;

상기 복수의 신호들에 대응하는 복수의 칩들을 생성하도록 구성된 월시 커버; 및

상기 복수의 칩들에 대응하는 트래킹 모드 에러 신호를 생성하도록 구성된 에러 신호 발생기를 구비하되,

상기 트래킹 모드 에러 신호는 상기 등화기의 응답을 상기 복수의 신호들에 적응시키는 것을 특징으로 하는 수신기.
제 32 항에 있어서,

상기 복수의 신호들에 대응하는 복수의 심볼들의 소프트 추정값을 생성하도록 구성된 월시 디커버를 더 구비하는 것을 특징으로 하는 수신기.
제 32 항에 있어서,

상기 복수의 신호들에 대응하는 복수의 심볼들의 하드 추정값을 생성하도록 구성된 심볼 슬라이서를 더 구비하는 것을 특징으로 하는 수신기.
제 33 항에 있어서,

상기 복수의 심볼들의 상기 소프트 추정값에 대응하여 상기 복수의 심볼들의 하드 추정값을 생성하도록 구성된 심볼 슬라이서를 더 구비하는 것을 특징으로 하는 수신기.
제 35 항에 있어서,

상기 심볼 슬라이서는 상기 복수의 심볼들의 상기 하드 추정값을 상기 월시 커버에 제공하는 것을 특징으로 하는 수신기.