KR20030023569A

KR20030023569A - 시간 코드 계산 방법 및 시간 코드 계산 장치

Info

Publication number: KR20030023569A
Application number: KR1020020055666A
Authority: KR
Inventors: 호소다다카하루
Original assignee: 마쓰시타 덴키 산교 가부시끼 가이샤
Priority date: 2001-09-13
Filing date: 2002-09-13
Publication date: 2003-03-19
Also published as: US20030048379A1; EP1293983A2; US7324743B2; JP2003087733A; CN100459683C; CN1429022A; EP1293983A3

Abstract

변환된 후의 시간 코드의 포맷에 대응하여 1 초에 대한 카운트 값만큼 증가시키거나 감소시킴으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환하기 위하여, 우선 변환된 후에 얻어지는 시간 코드(213)에 대응하여 변환되지 않은 시간 코드(210)를 프레임 펄스(207)에서 판독하여, 중간 데이터(213')를 발생한다. 그런 다음, 중간 데이터(213')에서 발생된 중복 카운트 값이 그것에 연속성이 부가됨으로써 보정되고, 변환된 후의 시간 코드(213)가 발생된다.

Description

시간 코드 계산 방법 및 시간 코드 계산 장치{TIME CODE CALCULATING METHOD AND TIME CODE CALCULATING APPARATUS}

본 발명은 기록 매체의 이미지 신호에 부여된 시간 코드를 계산하기 위한 시간 코드 계산 방법 및 시간 코드 계산 장치에 관한 것이다.

각 프레임에 대한 이미지 신호에 일대일 대응 상태로 방송하기 위하여 비디오 테이프와 같은 기록 매체(비디오 테이프, 하드 디스크 등)에 절대 어드레스 신호가 기록된다. 방송을 위한 비디오 테이프를 편집하기 위하여 그리고 하드 디스크를 사용한 비-직선적인 편집을 위하여 절대 신호에 기초하여 정확한 편집이 수행된다.

절대 어드레스 신호는 SMPTE/EBU 시간 코드(이하, "시간 코드"라 함)라고 불리는 것으로, 동화상과 텔레비전 엔지니어 그룹 시간 코드인 SMPTE(Society of Motion Picture and Television Engineers)와 유럽 방송 연합인 EBU(european Broadcast Union)에서 표준화된 것이다.

이미지 신호를 전송하는 방법에 있어서, 1 초에 30 프레임씩 할당하도록 하나의 프레임을 구성하는 방법(이하, "30 프레임/초 타입"이라고 함)과 1 초에 25 프레임을 구성하는 방법(이하, "25 프레임/초 타입"이라고 함)과 같은 텔레비전 전송 방법이 사용되고 있다. 또한, 최근에는 1 초에 24 프레임을 구성하는 방법(이하, "24 프레임/초 타입"이라고 함)과 같은 영화 이미지 방법이 사용되고 있다.

시/분/초/프레임은 시간 코드의 단위로 사용된다. 시간 코드의 각 단위는 2 개의 숫자(00/00/00)로 구성된다. 시간, 분 및 초의 각 숫자 성분은 24 시간 클록과 동일한 방법으로 계산된다. 그 방법에 따라 초당 프레임 숫자가 계산되고, 초의 숫자에 가산 처리 또는 감산 처리가 수행된다.

30 프레임/초 타입의 경우, 프레임당 시간이 33.3 밀리초이다. 이러한 이유로, 하나의 프레임은 29.97 ㎐ (30 ㎐ : 1000 msec = x ㎐ : 33.3 msec ×30 프레임)이다. 따라서, 시간 코드의 단계와 실제 시간 사이에 약간의 시프트가 발생하는 상황을 피하기 어렵다. 시간당 약 108 개의 프레임(3.6 초)의 시프트가 발생하고, 편집과 같은 작업이 장시간 수행되는 경우에는 그것이 문제가 된다. 25 프레임/초 타입 및 24 프레임/초 타입에 있어서, 실제 시간과 시간 코드의 단계가 서로 일치하기 때문에 시간 코드의 단계에서 시프트가 발생하지 않는다.

30 프레임/초 타입의 경우, 시간 코드의 단계에 아래 2가지 표준이 설정된다.

첫번째 표준은 시간 코드의 단계에 있어서 시프트를 제거하기 위하여 시프트에 대응하는 시간 코드를 드롭(제거)시키는 드롭 모드라고 하는 것이다. 드롭 모드 표준에 있어서, 2 개의 프레임( 각 분이 /00 프레임인 것과 각 분이 /01 프레임인 것; 이하 이러한 프레임을 드롭 프레임이라 한다.)이 장시간(1 분 또는 그 이상의 시간) 동안 프레임의 일치하지 않는 실제 시간과 시간 코드 사이의 스텝의 시프트를 제거하기 위하여 각각의 시간에 0 분, 10 분, 20 분, 30 분, 40 분 및 50 분을 각각 포함하여 각 양의 포인트(분당 00 초 포인트)로부터 스킵된다. 보다 구체적으로 설명하면, 29번째 다음의 프레임에 대하여 00 프레임이 설정되는 것이 아니라 시간 코드가 한 단계 더 진행하도록 점프하여 02 프레임으로 설정된다. 따라서, 시간 코드의 단계에서의 시프트가 제거된다.

두번째 모드는 실제 시간과 시간 코드의 시간 사이의 현재 단계의 시프트가 시간 코드를 사용하여 추정될 수 있는 논-드롭 모드라고 하는 것이다. 논-드롭 모드에 있어서, 스킵되어야 할 프레임이 드롭 모드에서와는 달리 발생하지 않는다.

따라서, 이미지 신호를 전송하는 방법은 24 프레임/초 타입, 25 프레임/초 타입, 30 프레임/초 타입(드롭 모드) 및 30 프레임/초 타입(논-드롭 모드)과 같은 여러 방법의 혼합이다. 이러한 이유로, 복수개 이미지 소스가 다양한 이미지 생산 작업(편집 등)을 위하여 준비된 경우, 동일한 표준을 준비하는 것이 어렵게 된다. 이러한 상황하에서, 최근에는, 다시 기록되어야 할 이미지 신호의 표준을 변환하는 변환기가 요구되는 실정이다.

따라서, 본 발명은 이미지 신호의 표준을 변환할 때 최적으로 사용될 수 있는 시간 코드 계산 방법 및 시간 코드 계산 장치를 제공하는 것이 주요 목적이다.

위와 같은 목적을 달성하기 위하여, 본 발명은 아래와 같은 방법으로 시간 코드 계산 방법 및 시간 코드 계산 장치를 구성한다.

변환된 후의 시간 코드의 포맷에 대응하여 1 초에 대한 카운트 값을 증가시키거나 감소시킴으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 본 발명에 따른 시간 코드 계산 방법은,

변환된 후의 시간 코드에 대응하여 프레임 펄스에서 변환되지 않은 시간 코드를 판독함으로써 중간 데이터를 발생하는 중간 데이터 발생 단계와,

중간 데이터에 연속성을 부가하여 중간 데이터에서 발생된 중복 카운트 값을 보정하고 그에 따라 변환된 시간 코드를 발생시키기 위한 중복 카운트 값 보정 단계를 포함한다.

변환된 후의 시간 코드의 포맷에 대응하여 하나의 초의 카운트 값을 증가시키거나 감소시킴으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 본 발명에 따른 시간 코드 계산 장치는,

변환된 후의 시간 코드에 대응하여 프레임 펄스에서 변환되지 않은 시간 코드를 판독함으로써 중간 데이터를 발생하는 중간 데이터 발생 수단과,

중간 데이터에 연속성을 부가하여 중간 데이터에서 발생된 중복 카운트 값을 보정하고, 그에 따라 변환된 시간 코드를 발생시키기 위한 중복 카운트 값 보정 수단을 포함한다.

그렇게 해서, 본 발명은 이미지 신호의 표준을 변환할 때 최적으로 사용될 수 있는 시간 코드 계산 방법 및 시간 코드 계산 장치를 제공하게 된다.

도 1은 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 2는 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계를 도시하는 시간 챠트이다.

도 3A 및 도 3B는 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계를 도시하는 다른 시간 챠트이다.

도 4은 본 발명의 제1 실시예에 따른 연속성 부가 오프셋 테이블의 구조를 도시하는 블록도이다.

도 5는 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 제1 단계를 도시하는 시간 챠트이다.

도 6은 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 중간 단계를 도시하는 시간 챠트이다.

도 7는 본 발명의 제1 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 제2 단계를 도시하는 시간 챠트이다.

도 8은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 9는 본 발명의 제2 실시예에 따른 연속성 부가 오프셋 테이블의 구조를 도시하는 블록도이다.

도 10은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 1(a)를 도시하는 블록도이다.

도 11은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 1(b)를 도시하는 블록도이다.

도 12는 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 2(a)를 도시하는 블록도이다.

도 13은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 2(b)를 도시하는 블록도이다.

도 14는 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 3(a)를 도시하는 블록도이다.

도 15는 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 3(b)를 도시하는 블록도이다.

도 16은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 4(a)를 도시하는 블록도이다.

도 17은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 4(b)를 도시하는 블록도이다.

도 18은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 19는 본 발명의 제3 실시예에 따른 연속성 부가 오프셋 테이블의 구조를 도시하는 블록도이다.

도 20은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 1(a)를 도시하는 블록도이다.

도 21은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 1(b)를 도시하는 블록도이다.

도 22는 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 2(a)를 도시하는 블록도이다.

도 23은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 2(b)를 도시하는 블록도이다.

도 24는 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 3(a)를 도시하는 블록도이다.

도 25는 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 3(b)를 도시하는 블록도이다.

도 26은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 4(a)를 도시하는 블록도이다.

도 27은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 4(b)를 도시하는 블록도이다.

도 28은 본 발명의 제4 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 29는 본 발명의 제4 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계를 도시하는 시간 챠트이다.

도 30은 본 발명의 제4 실시예에 따른 연속성 부가 오프셋 테이블의 구조를 도시하는 블록도이다.

도 31은 본 발명의 제4 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 제1 단계를 도시하는 시간 챠트이다.

도 32는 본 발명의 제4 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 중간 단계를 도시하는 시간 챠트이다.

도 33은 본 발명의 제4 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 제2 단계를 도시하는 시간 챠트이다.

도 34는 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 35는 본 발명의 제5 실시예에 따른 연속성 부가 오프셋 테이블의 구조를 도시하는 블록도이다.

도 36은 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 1을 도시하는 도면이다.

도 37은 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 2를 도시하는 도면이다.

도 38은 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 3을 도시하는 도면이다.

도 39는 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 4를 도시하는 도면이다.

도 40은 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 연속 변환의 패턴 5를 도시하는 도면이다.

도 41은 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 42A 내지 도 42G는 각각 본 발명의 제6 실시예에 따른 중간 데이터와 30 프레임/초 출력 LTC 세트값 사이의 관계를 나타내는 도면이다.

도 43은 본 발명의 제6 실시예에 따른 동기 조절 오프셋 테이블의 구조를 도시하는 도면이다.

도 44는 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(00, 01)로의 변환 과정을 도시하는 도면이다.

도 45는 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(02 내지 05)로의 변환 과정을 도시하는 도면이다.

도 46은 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(06 내지 09)로의 변환 과정을 도시하는 도면이다.

도 47은 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(10 내지 13)로의 변환 과정을 도시하는 도면이다.

도 48은 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(14 내지 17)로의 변환 과정을 도시하는 도면이다.

도 49는 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(18 내지 21)로의 변환 과정을 도시하는 도면이다.

도 50은 본 발명의 제6 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(22, 23)로의 변환 과정을 도시하는 도면이다.

도 51은 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 52A 내지 도 52E는 각각 본 발명의 제7 실시예에 따른 중간 데이터와 24 프레임/초 출력 LTC 세트값 사이의 관계를 나타내는 도면이다.

도 53은 본 발명의 제7 실시예에 따른 동기 조절 오프셋 테이블의 구조를 도시하는 도면이다.

도 54는 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(00 내지 03)로의 변환 과정을 도시하는 도면이다.

도 55는 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(04 내지 08)로의 변환 과정을 도시하는 도면이다.

도 56은 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(09 내지 13)로의 변환 과정을 도시하는 도면이다.

도 57은 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(14 내지 18)로의 변환 과정을 도시하는 도면이다.

도 58은 본 발명의 제7 실시예에 따른 시간 코드 계산 장치의 시간 코드 계산 단계에서 동기 포인트(19 내지 23)로의 변환 과정을 도시하는 도면이다.

도 59는 본 발명의 제8 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 60은 본 발명의 제8 실시예에 따른 드롭 모드 변환 회로의 구조를 도시하는 블록도이다.

도 61은 본 발명의 제8 실시예에 따른 시간 코드의 변환 과정을 설명하기 위한 챠트이다.

도 62는 본 발명의 제9 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 63은 본 발명의 제9 실시예에 따른 논-드롭 모드 변환 회로의 구조를 도시하는 블록도이다.

도 64는 본 발명의 제10 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 65는 본 발명의 제10 실시예에 따른 시간 코드 계산 장치에서 시간 코드 계산 과정을 설명하기 위한 도면이다.

도 66은 본 발명의 제10 실시예에 따른 시간 코드 계산 장치에서 시간 코드 계산 과정을 설명하기 위한 챠트이다.

도 67은 본 발명의 제11 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다.

도 68은 본 발명의 제11 실시예에 따른 시간 코드 계산 장치에서 시간 코드계산 과정을 설명하기 위한 도면이다.

이하에서는 도면을 참고하여 본 발명의 바람직한 실시예들을 설명할 것이다.

제1 실시예

제1 실시예에서는 24 프레임/초 타입(논-드롭 모드)의 이미지 데이터를 30 프레임/초 타입(논-드롭 모드)의 이미지 데이터로 변환할 때 사용되는 시간 코드계산 장치가 제안된다. 상기 제1 실시예에서, 시간 코드는 동기 포인트가 시간 코드 계산 장치에서 고정되는 것과 같은 상태에서 변환된다.

상기 동기 포인트의 고정이라 함은 매 초당 양의 포인트를 표시하는 [ab(시): cd(분): ef(초): 00(프레임)]이 동기 포인트로 설정됨을 의미한다.

이러한 시간 코드 계산 장치는 이미지 포맷을 변환, 기록 및 재생하는 디지털 VTR과 같은 기록 및 재생 장치에 포함되어 사용된다.

우선, 본 발명에 따른 시간 코드 계산 장치의 개략적인 구조가 기능적 블록도인 도 1과 신호 변환 과정을 개략적으로 도시하는 시간 챠트인 도 2를 참고하여 설명될 것이다.

상기 시간 코드 계산 장치는 중간 데이터 생성기의 예가 되는 중간 데이터 생성 회로(224)와, 패턴 인식 회로(225)와, 중복 카운트 값 보정기의 예가 되는 연속 변환 회로(226A)와, 제1 LTC 신호 출력 회로(227)와, 제2 LTC 신호 출력 회로(228)와 1-필드 지연 2-분할 프레임 펄스 생성 회로(240)를 포함한다.

상기 중간 데이터 생성 회로(224)는 상기 24 프레임/초 타입의 이미지 데이터에 사용되는 프레임 펄스(201)의 출력 타이밍(보다 구체적으로는 펄스의 하강 타이밍)에서 24 프레임/초 타입의 이미지 데이터용으로 사용되는 출력 LTC 설정 값(210)을 판독한다. 그에 따라, 상기 중간 데이터 생성 회로(224)는 30 프레임/초 변환용의 데이터(211)를 생성한다. 또한, 상기 중간 데이터 생성 회로(224)는 30 프레임/초 프레임 펄스(207)의 출력 타이밍(보다 구체적으로는 펄스 하강 타이밍)에서 30 프레임/초 변환용 데이터(211)를 판독함으로써 중간 데이터(213')를 생성한다.

상기 패턴 인식 회로(225)는 상기 시간 코드 계산 장치가 포함된 기록 및 재생 장치에서 생성되는 지연 패턴을 상기 기록 및 재생 장치의 동작 모드(재생, 기록, 편집, 고속 포워드 재생 등)와 이미지 데이터 목적지(디스플레이 장치, 하드디스크 이미지 기록 장치, 편집 장치 등)의 조합에 기초하여 판정하고, 상기 지연 패턴 정보를 연속 변환 회로(226A)에 공급한다.

상기 연속 변환 회로(226A)는 상기 중간 데이터(213')에 상기 패턴 인식 회로(225)로부터 제공된 지연 패턴 정보에 대응하는 오프셋을 부가함으로써 지연 없이 동기 포인트에서의 24 프레임/초 출력 LTC 설정 값(210)에 연속되고 동기된 30 프레임/초 출력 설정 값(213)을 생성한다.

상기 제1 LTC 신호 출력 회로(227)는 상기 24 프레임/초 프레임 펄스(201)의 출력 타이밍(보다 구체적으로는 펄스 상승 타이밍)에서 24 프레임/초 출력 LTC 설정 값(210)을 판독하여 24 프레임/초 LTC출력 신호(209)를 생성하고, 동일한 상기 24 프레임/초 LTC 출력 신호(209)를 제1 LTC 신호 출력단(229)으로부터 외부에 출력한다.

상기 제2 LTC 신호 출력 회로(228)는 상기 30 프레임/초 프레임 펄스(207)의 출력 타이밍(보다 구체적으로는 펄스 상승 타이밍)에서 상기 30 프레임/초 출력 LTC 설정 값(213)을 판독하여 30 프레임/초 LTC 출력 신호(214)를 생성하고, 이 30 프레임/초 LTC 출력 신호(214)를 제2 LTC 신호 출력단(230)에서 외부로 출력한다.

상기 1-필드 지연 2-분할 프레임 펄스 생성 회로(240)는 상기 24 프레임/초프레임 펄스(201)를 2개 부분으로 분할하고, 1개 필드(1/2 주기)에 대한 지연 처리를 수행함으로써 중복 카운트 값 판정 신호의 예가 되는 1-필드 지연 2-분할 프레임 펄스(208)을 생성하고, 상기 1-필드 지연 2-분할 프레임 펄스(208)를 상기 연속 변환 회로(226A)에 공급한다.

본 발명에 따른 시간 코드 계산 장치에 의해 실행되는 시간 코드의 계산 방법이 동기 포인트 상관 도표인 도 2와, 도 3의 시간 챠트와, 연속 부가 오프셋표 B1을 도시한 상세 도면인 도 4를 참고하여 이하에서 설명될 것이다.

24 프레임/초 타입의 시간 코드가 30 프레임/초 타입의 시간 코드로 변환되는 경우에, 4가지 유형의 지연 모드가 존재한다. 그 이유는 다음과 같다. 상기 시간 코드 계산 장치가 포함된 기록 및 재생 장치에서는 동작 모드와 목적지의 조합에 따라 기록 테이프로부터의 판독 상태인 시간 코드(24 프레임/초 타입)와 기록 및 재생 장치로부터의 실제적인 이미지 데이터 출력 사이에 시간 지연(time lag)이 발생된다. 결국, 몇몇 경우에 실제 이미지 데이터가 상기 시간 코드로부터 지연된다. 이러한 경우에, 상기 시간 지연은 이미지 시스템 신호 처리와 시간 코드 시스템 신호 처리 각각을 통한 이미지 출력 단과 시간 코드 출력단(스크린 상에 시간 코드 슈퍼로 표시됨)으로부터의 출력에 요구되는 처리 시간이 이미지 시스템과 시간 코드 시스템 사이에서 상이하기 때문에 발생되는 시간 차이이다.

상기 기록 및 재생 장치의 목적지에 대한 예로는 시간 코드 출력단, 스크린의 시간 코드 슈퍼 디스플레이, 상기 기록 및 재생 장치의 동작 패널 상의 시간 코드 디스플레이, RS-422 접속용 편집 제어기에 대한 출력 등이 있다.

또한, 상기 24 프레임/초 타입으로부터 상기 30 프레임/초 타입으로의 변환이 수행되는 경우에, 각 프레임의 헤드(프레임 이미지의 V 싱크 위치)는 상기 24 프레임/초 타입 내의 4개 프레임 간격과 상기 30 프레임/초 타입 내의 5개 프레임 간격에서 서로 일치한다. 따라서, 상기 24 프레임/초 타입 내의 00 프레임이 상기 30 프레임/초 타입 내의 00 프레임과 일치하는 경우에, 상기 24 프레임/초 타입 내의 04 프레임이 상기 30 프레임/초 타입 내의 05 프레임과 일치한다. 그 다음, 상기 프레임의 헤드들은 4 : 5 의 비율로 상호 일치한다.

제1 지연 모드(패턴 1)에서, 지연은 전혀 발생되지 않는다. 이 지연 모드에서, 상기 24 프레임/초 출력 LTC 설정 값(210)은 지연 없이 상기 시간 코드 계산 장치로 입력된다. 이러한 이유로 인하여, 상기 24 프레임/초 타입의 시간 코드가 상기 24 프레임/초 출력 LTC 설정 값(210)에 기초하여 30 프레임/초 타입의 시간 코드로 변환되는 경우에[보다 구체적으로는, 상기 30 프레임/초 LTC 출력 신호(214)가 상기 24 프레임/초 출력 LTC 설정 값(210)으로부터 생성된다], 두 가지 유형의 시간 코드의 출력 타이밍이 서로 일치되도록 하기 위해서는 지연 없이 30 프레임/초 LTC 출력 신호(214)를 출력할 필요가 있다.

제2 지연 모드(패턴 2)에서, 1 프레임에 해당하는 지연이 발생된다. 이 지연 모드에서, 상기 24 프레임/초 출력 LTC 설정 값(210)은 1 프레임에 대응하는 지연 상태에서 상기 시간 코드 계산 장치에 입력된다. 이러한 이유로 인하여, 상기 24 프레임/초 타입의 시간 코드가 상기 24 프레임/초 출력 LTC 설정 값(210)에 기초하여 30 프레임/초 타입의 시간 코드로 변환되는 경우에[보다 구체적으로는, 상기 30프레임/초 LTC 출력 신호(214)가 상기 24 프레임/초 출력 LTC 설정 값(210)으로부터 생성된다], 두 가지 유형의 시간 코드의 출력 타이밍이 서로 일치되도록 하기 위해서는 1 프레임에 대응하는 지연 상태에서 30 프레임/초 LTC 출력 신호(214)를 출력할 필요가 있다.

제3 지연 모드(패턴 3)에서, 2 프레임에 대응하는 지연이 발생된다. 이 지연 모드에서, 상기 24 프레임/초 출력 LTC 설정 값(210)은 2 프레임에 대응하는 지연 상태에서 상기 시간 코드 계산 장치에 입력된다. 이러한 이유로 인하여, 상기 24 프레임/초 타입의 시간 코드가 상기 24 프레임/초 출력 LTC 설정 값(210)에 기초하여 30 프레임/초 타입의 시간 코드로 변환되는 경우에[보다 구체적으로는, 상기 30 프레임/초 LTC 출력 신호(214)가 상기 24 프레임/초 출력 LTC 설정 값(210)으로부터 생성된다], 두 가지 유형의 시간 코드의 출력 타이밍이 서로 일치되도록 하기 위해서는 2 프레임에 대응하는 지연을 갖는 30 프레임/초 LTC 출력 신호(214)를 출력할 필요가 있다.

제4 지연 모드(패턴 4)에서, 3 프레임에 대응하는 지연이 발생된다. 이 지연 모드에서, 상기 24 프레임/초 출력 LTC 설정 값(210)은 3 프레임에 대응하는 지연 상태에서 상기 시간 코드 계산 장치에 입력된다. 이러한 이유로 인하여, 상기 24 프레임/초 타입의 시간 코드가 상기 24 프레임/초 출력 LTC 설정 값(210)에 기초하여 30 프레임/초 타입의 시간 코드로 변환되는 경우에[보다 구체적으로는, 상기 30 프레임/초 LTC 출력 신호(214)가 상기 24 프레임/초 출력 LTC 설정 값(210)으로부터 생성된다], 두 가지 유형의 시간 코드의 출력 타이밍이 서로 일치되도록 하기위해서는 3 프레임에 대응하는 지연을 갖는 30 프레임/초 LTC 출력 신호(214)를 출력할 필요가 있다.

상기 24 프레임/초 타입의 시간 코드를 전술한 지연 모드에 대응하는 30 프레임/초 타입의 시간 코드로 변환하기 위해서, 상기 패턴 인식 회로(225)와 연속 변환 회로(226A)는 이 실시예에 따른 시간 코드 계산 장치에서 다음과 같은 처리를 수행한다.

우선, 상기 패턴 인식 회로(225)는 상기 시간 코드 계산 장치가 포함된 기록 및 재생 장치의 동작 모드와 이미지 데이터 목적지와의 조합에 근거하여 발생된 지연 패턴을 판정한다. 그 다음, 상기 연속 변환 회로(226A)가 상기 판정 결과에 대응하는 연속 부가 오프셋을 부가한다. 그 결과, 상기 연속 변환 회로(226A)는 연속 데이터이며, 지연 없이 상기 24 프레임/초 출력 LTC 설정 값(210)에 동기된 30 프레임/초 출력 설정 값(213)을 생성한다. 이러한 처리가 이하에서 설명될 것이다.

우선, 상기 24 프레임/초 출력 LTC 설정 값(210)과, 상기 24 프레임/초 프레임 펄스(201) 및 상기 30 프레임/초 프레임 펄스(207)가 상기 중간 데이터 생성 회로(224)에 입력된다. 상기 설정 값(210)과, 펄스(201) 및 펄스(207)는 시간 코드 계산 장치가 포함된 기록 및 재생 장치로부터의 입력이다.

상기 24 프레임/초 펄스(201)와 동기된(보다 구체적으로는, 동기 포인트에 동기된) 상기 30 프레임/초 프레임 펄스(207)가 공급된다.

상기 중간 데이터 생성 회로(224)는 입력되는 상기 설정 값(210)과 펄스(201, 207)에 기초하여 상기 중간 데이터(213')를 생성한다. 상기 중간 데이터생성 회로(224)에 의한 중간 데이터(213')의 생성은 중간 데이터 생성 단계에 해당하는 것이다.

상기 중간 데이터 생성 회로(224)는 다음과 같은 방법으로 상기 중간 데이터(213')를 생성한다. 상기 중간 데이터 생성 회로(224)는 우선 상기 펄스(201)의 하강 타이밍에서 설정 값(210)을 판독하고, 판독된 설정 값(210)을 상기 펄스(201)의 상승 타이밍에서 출력함으로써 변환용 데이터(211)를 출력한다.

이와 같이 판독된 상기 설정 값(210)으로부터 상기 변환용 데이터(211)가 생성되는 경우에, + 1의 오프셋이 상기 변환용 데이터(211)에 부가된다. 상기 + 1 오프셋 처리는 다음의 이유로 인하여 수행된다. 정확한 설정 값(210)이 상기 변환용 데이터(211)로서 생성되는 경우에, 상기 시간 코드 계산 장치의 처리에 지연이 발생된다. 따라서, 전술한 + 1 오프셋 처리는 이러한 지연을 흡수하기 위하여 수행된다.

또한, 상기 중간 데이터 생성 회로(224)는 상기 프레임 펄스(207)의 하강 타이밍에서 변환용 데이터(211)를 판독함으로써 상기 중간 데이터(213')를 생성하고, 이 중간 데이터(213')를 상기 연속 변환 회로(226A)에 공급한다.

기본적으로, 상기 30 프레임/초 변환용 데이터(211)에서의 값은 상기 24 프레임/초 출력 LTC 설정 값(210)의 경우와 마찬가지로 초당 24 회(00 내지 23 카운트) 동안 연속적으로 증가된다. 반면에, 상기 30 프레임 제2 출력 LTC 설정 값(213)에서의 값은 초당 30회(00 내지 29 카운트)동안 연속적으로 증가된다.

따라서, 상기 변환용 데이터(211)와 30 프레임/초 출력 LTC 설정 값(213)간에는 초당 6회의 카운트 차이가 존재한다. 이러한 이유로 인하여, 상기 프레임 펄스(207)의 하강 타이밍에서 상기 변환용 데이터(211)를 판독함으로써 생성되는 중간 데이터(213')는 단지 상기 변환용 데이터(211)가 4 회 증가되는 시간 간격인 1/6 초의 간격에서 변환용 데이터의 판독 처리를 강제적으로 5회 반복함으로써 생성된다. 따라서, 상기 중간 데이터(213')의 출력 타이밍은 30 프레임/초 프레임 펄스의 주기와 동기되고, 그의 출력 카운트 값의 범위는 0 내지 23이며, 이 출력 카운트 값의 일부는 중복되고 비연속적이다.

반면에, 목적지 정보와 동작 모드 정보는 상기 패턴 인식 회로(225)에 입력된다. 이들 정보는 상기 기록 및 재생 장치로부터 공급된다. 상기 패턴 인식 회로(225)는 상기 공급된 정보에 기초하여 지연 패턴을 판정하고, 판정된 상기 지연 패턴 정보는 상기 연속 변환 회로(226A)에 공급된다. 여기서, 지연 패턴이라함은 전술한 제1 내지 제4 지연 패턴(패턴 1 내지 패턴 4)을 의미한다.

상기 1-필드 2-분할 프레임 펄스(208)와 30 프레임/초 펄스(207)는 상기 중간 데이터(213')와 상기 지연 패턴 정보와 함께 상기 연속 변환 회로(226A)에 공급된다.

상기 1-필드 2-분할 프레임 펄스(208)는 상기 24 프레임/초 프레임 펄스(201)를 1 필드만큼[즉, 펄스(201)의 1/2 주기만큼) 지연시키고, 상기 1-필스 2-분할 프레임 펄스 생성 회로(240)에서 2-분할 처리를 수행함으로써 생성된다.

상기 24 프레임/초 프레임 펄스(201)와 동기된(보다 구체적으로는, 동기 포인트에 동기된) 30 프레임/초 프레임 펄스(207)가 생성된다.

상기 연속 변환 회로(226A)는 비연속성 데이터인 상기 중간 데이터(213')를 상기 설정 값(213)으로 교정하기 위해서 상기 지연 패턴 정보와 상기 1-필드 2-분할 프레임 펄스(208) 및 상기 30 프레임/초 프레임 펄스(207)를 사용하여 1 카운트의 부가 처리(이하에서는 부가 오프셋 처리라 함)를 수행한다. 이 처리는 상기 중간 데이터(213')가 갱신될 때마다 반복적으로 수행된다. 몇몇 경우에, 상기 중간 데이터(213')는 동일한 값을 갖도록 갱신된다.

상기 부가 오프셋 처리는 미리 설정된 24 프레임/초 출력 LTC 오프셋 값(212)을 상기 중간 데이터(213')에 부가함으로써 수행된다.

상기 부가 오프셋 처리에 대해 더욱 자세히 설명한다. 전술한 바와 같이, 상기 프레임 펄스(207)의 하강 타이밍에서 상기 변환용 데이터(211)를 단순히 판독하는 것에 의해 상기 중간 데이터(213')가 생성되는 모든 경우에 있어서, 인접하는 카운트 영역[(213'( α), 213'( α+ 1 )]이 중복하는 값을 취하는 부분이 존재한다. 이러한 특징을 갖는 상기 중간 데이터(213')를 연속 데이터인 상기 30 프레임/초 출력 LTC 설정 값(213)으로 수정하기 위해서는 제1 및 제2의 부가 오프셋 처리가 전부 필요하다. 상기 제1 및 제2 부가 오프셋 처리는 1초 간격으로 리셋됨으로써 반복된다.

상기 제1의 부가 오프셋 처리에 있어서, 시간 기반상 제1단에 위치하는 카운트 영역[(213'( α_r)]에 대해서는 부가 처리가 행해지지 않지만, 상기 중간 데이터(213')에서 중복하는 값을 갖는 인접 카운트 영역[(213'( α_r), 213'( α_r+1 )](이하에서는 중복 카운트 영역이라 함)에서 제2단에 위치하는 카운트 영역 [213'( α_r+ 1 )]에서만 +1의 카운트 값에 대해 부가 처리가 수행된다.

상기 제2의 부가 오프셋 처리에서는, 상기 제1 부가 오프셋 처리가 수행된 다음 상기 처리가 수행되는 제2단에서 시간 기반상 카운트 영역[(213'(α_r+ 1 )]으로부터 뒤쪽에 위치하는 모든 카운트 영역[213'( α_r+ ( 2 ~ x))](x는 매초 리셋에 이를 때까지 증가된다)에 대하여 동일한 오프셋 처리( +1 부가 처리)가 연속적으로 수행된다.

이전의 설명과 다음에 오는 설명에서, 시간 기반상 제1단이라함은 시간 기반으로 앞쪽, 즉 과거측을 나타내고, 시간 기반상 후방측 및 뒷쪽이라함은 시간 기반상 뒷쪽, 즉 미래측을 나타낸다.

상기 제1 부가 오프셋 처리는 상기 변환용 데이터(211)가 5번 판독되는 1/6초의 간격으로 반복해서 수행되기 때문에 매초당 총 6번 수행된다. 이러한 이유로 인하여, 상기 제2의 부가 오프셋 처리에서는 상기 제1 부가 오프셋 처리에서 수행되는 +1 부가 처리가 연속적으로 수행된다. 상기 제1 및 제2 부가 오프셋 처리는 전술한 바와 같이, 매초마다 리셋된다.

상기 제1 및 제2 부가 오프셋 처리가 수행되면, 상기 중간 데이터(213')를 상기 30 프레임/초 출력 LTC 설정 값(213)으로 변경할 수 있다.

상기 부가 오프셋 처리가 수행되는 경우에, 상기 중간 데이터(213')에서 상호 인접한 중복 카운트 영역[213'( α_r), 213'(α_r+ 1 )]을 선택적으로 추출하는처리와, 시간 기반상 상기 제1단측에 위치하는 카운트 영역[(213'( α_r)]과 상호 인접한 중복 카운트 영역[213'( α_r), 213'( α_r+ 1 )]에서 제2단측에 위치하는 카운트 영역[213'( α_r+ 1 )]을 식별하는 처리에서 문제점이 발생한다.

상기 24 프레임/초 출력 LTC 설정 값(210)과 상기 30 프레임/초 출력 LTC 설정 값(213) 사이의 상관성이 예측되면, 상기 중복 카운트 영역[213'( α_r), 213'( α_r+ 1 )]이 발생되는 부분을 예측할 수 있다. 도 2에 도시된 타이밍 영역 T1을 예로 들면, (03)의 값을 갖는 카운트 영역[213'(03)]이 중복된다. 이는 상기 변환용 데이터(211)의 타이밍 챠트와 상기 중간 데이터(213')의 타이밍 챠트간 상관성을 검사함으로써 예측될 수 있다.

그러나, 상기 중복 카운트 영역[213'( α_r), 213'( α_r+ 1 )]에서 상기 발생 부분과 중복 값이 각각 미세하게 변동된다. 그 이유는 이하에서 설명될 것이다. 전술한 바와 같이, 상기 프레임 펄스(207)의 하강 타이밍에 동기하여 상기 변환용 데이터(211)를 판독함으로써 상기 중간 데이터(213')가 생성된다. 상기 변환용 데이터(211)의 데이터 전환 타이밍인 24 프레임/초 프레임 펄스(201)의 상승 타이밍은 상기 동기 포인트에 동기되고, 그의 주기 f₂₀₁는 1/24초이다.

반면에, 상기 프레임 펄스(207)의 하강 타이밍은 상기 동기 포인트[상기 프레임 펄스(201)의 상승 타이밍]로부터 1/60초 지연되고, 그의 주기 f₂₀₇은 1/30초이다.

상기와 같은 특징으로 인하여, 주기 f₂₀₁과 f₂₀₇은 f₂₀₁= f₂₀₇을 만족하는 주기 f_(201=207)에서 상호 일치한다. 즉, f₂₀₁과 f₂₀₇의 양 주기는 동기 포인트에서 1/12초의 지연을 갖는 주기 f_(201=207)= 1/24 초에서 상호 일치한다. 주기 f₂₀₇에서 판독된 변환용 데이터(211)에서 2개의 주기 f₂₀₁과 f₂₀₇이 상호 일치하는 타이밍으로 판독되는 상기 변환용 데이터(211)에 따르면, 전환 전 또는 전환 후의 변환용 데이터(211)가 상기 전환 타이밍의 미세한 시프트에 따라 판독된다. 따라서, 이 타이밍에서 어떠한 변환용 데이터(211)가 판독되는지 판정하는 것은 불가능하다.

도 2에 도시된 타이밍 영역 T1의 경우, 동기 포인트로부터 1/12초 경과된 후 상기 변환용 데이터(211)가 판독됨으로써 상기 중간 데이터(213')가 생성될 때, 상기 변환용 데이터(211)의 전환 타이밍의 미세한 시프트에 따라서 (02) 또는 (03)의 카운트 값이 중간 데이터(213')로서 판독된다.

도 3a는 상기 변환용 데이터(211)로서 (02)가 판독되는 타이밍 영역 T1에서의 중간 데이터(213')를 도시하고 있으며, 상기 중복 카운트 영역[213'(α_r), 213'( α_{r + 1})]의 카운트 값이 (02)로 설정되어 있음을 도시하고 있다. 또한, 도 3b는 상기 변환용 데이터(211)로서 (03)이 판독되는 타이밍 영역 T1에서의 중간 데이터(213')를 도시하고 있으며, 상기 중복 카운트 영역[213'(α_r), 213'( α_{r + 1})]의 카운트 값이 (03)으로 설정되어 있음을 도시하고 있다.

상기 값이 변동되는 중간 데이터(213')의 카운트 영역은 중복 카운트영역[213'(α_r), 213'( α_{r + 1})]으로 설정된다. 그러므로, 도 2에 도시된 타이밍 영역 T1에서, 중복 카운트 영역[213'(α_r), 213'( α_{r + 1})]은 상황에 따른 카운트 값으로서 (02) 또는 (03)을 취한다.

이러한 현상이 T1 내지 T6의 전 타이밍 영역에서 동일한 방식으로 발생된다. 이러한 이유로 인하여, 상기 중복 카운트 영역[213'(α_r), 213'( α_{r + 1})]의 카운트 값은 중간 데이터(213')에서 안정화되지 않고, 상기 변환용 데이터(211)의 전환 타이밍의 미세한 시프트에 따라 변경된다.

상기 이유들 때문에, 상기 중복 카운트 영역[213'( α_r), 213'( α_{r + 1})]을 선택적으로 추출하는 처리와, 시간 기반상 상기 제1단측에 위치하는 중복 카운트 영역[(213'( α_r)]과 제2단측에 위치하는 중복 카운트 영역[213'( α_{r + 1})]을 식별하는 처리에 대해 특별한 처리를 수행할 필요가 있다. 따라서, 상기 연속 변환 회로(226A)는 상기 1-필드 2-분할 프레임 펄스(208)를 사용하여 다음의 방식으로 이들 처리를 수행한다.

상기 1-필드 2-분할 프레임 펄스(208)는 상기 24 프레임/초 프레임 펄스(201)를 2개의 부분으로 분할하고, 전술한 바와 같이 1 필드(1/2 주기)에 대해 지연 처리를 수행함으로써 얻어지는 신호이다. 이러한 펄스(208)가 생성되면, 다음의 처리가 수행된다.

상기 중간 데이터(213')에서 상호 인접하는 임의의 카운트 영역[213'(x),213'(x + 1)]을 생성하기 위한 타이밍[30 프레임/초 변환용 데이터(211)를 판독하는 타이밍, 즉 펄스(207)의 하강 타이밍]은 각각 다음의 방법에서 펄스(208)에 대응한다.

상기 카운트 영역[213'(x)]을 생성하기 위한 타이밍은 상기 펄스(208)가 하이(H) 레벨을 갖는 기간에 1 대 1로 대응된다. 상기 카운트 영역[213'(x + 1)]을 생성하기 위한 타이밍은 상기 펄스(208)가 로우(L) 레벨을 갖는 기간에 1 대 1로 대응된다.

본 발명에 있어서, 시간 기반상 제1단측에 위치하는 중복 카운트 영역[213'(α)]과 제2단측에 위치하는 중복 카운트 영역[213'( α+ 1 )]은 상기 펄스(208)의 특성을 이용함으로써 그 펄스(208)의 레벨에 기초하여 다음의 방법으로 식별된다. 여기에서는 상기 타이밍 영역 T1( 0초 이후 동기 포인트로부터 1/6 초까지)을 예로 들어 설명할 것이다. 다른 타이밍 영역인 T2 내지 T6는 기본적으로 상기 타이밍 영역 T1과 동기되고, 상기 타이밍 영역 T2 내지 T6에서 각 신호의 타이밍 챠트는 상기 타이밍 영역 T1의 경우와 동일하다. 이러한 이유로 인하여, 상기 타이밍 영역 T1의 경우와 동일한 방법으로 상기 타이밍 영역 T2 내지 T6에서의 식별이 수행될 수 있다.

더욱 구체적으로, 상기 타이밍 영역 T1 내지 T6는 다음의 영역을 의미한다. 상기 타이밍 영역 T1은 상기 동기 포인트로부터 1/6초가 경과할 때까지 취해진 기간이다. 상기 타이밍 영역 T2는 상기 동기 포인트로부터 1/6 내지 2/6초가 경과할때까지 취해진 기간이다. 상기 타이밍 영역 T3는 상기 동기 포인트로부터 2/6 내지 3/6초가 경과할 때까지 취해진 기간이다. 상기 타이밍 영역 T4는 상기 동기 포인트로부터 3/6 내지 4/6초가 경과할 때까지 취해진 기간이다. 상기 타이밍 영역 T5는 상기 동기 포인트로부터 4/6 내지 5/6초가 경과할 때까지 취해진 기간이다. 상기 타이밍 영역 T6는 상기 동기 포인트로부터 5/6 내지 1초가 경과할 때까지 취해진 기간이다.

도 2에 도시된 타이밍 영역 T1에서, 상기 중복 카운트 영역[213'( α_r), 213'( α_r+1)]을 생성하기 위한 타이밍은 상기 동기 포인트로부터 1/12초 후의 타이밍 t1을 전후로 하여 발생된다. 상기 중복 카운트 영역[213'( α_r), 213'( α_r+1)]은 상기 변환용 데이터(211)의 전환 타이밍의 미세한 시프트에 기초하여 (02) 또는 (03)을 취한다.

상기 중복 값으로 (02)를 취하는 경우에, 시간 기반상 제1단측에 위치하는 중복 카운트 영역[213( α_r)]을 생성하기 위한 타이밍은 상기 프레임 펄스(208)의 로우(L) 레벨을 생성하기 위한 타이밍과 일치한다. 상기 제2단측에 위치하는 상기 중복 카운트 영역[(213( α_r+1)]을 생성하기 위한 타이밍은 상기 프레임 펄스(208)의 하이(H) 레벨을 생성하기 위한 타이밍과 일치한다.

상기 중복 값으로 (03)을 취하는 경우에, 시간 기반상 제1단측에 위치하는 중복 카운트 영역[213( α_r)]을 생성하기 위한 타이밍은 상기 프레임 펄스(208)의하이(H) 레벨을 생성하기 위한 타이밍과 일치한다. 상기 제2단측에 위치하는 상기 중복 카운트 영역역[(213( α_r+1)]을 생성하기 위한 타이밍은 상기 프레임 펄스(208)의 로우(L) 레벨을 생성하기 위한 타이밍과 일치한다.

전술한 중복 카운트 영역[213'( α_r), 213'( α_r+1)]과 프레임 펄스(208)간의 상관성에 기초하여 상기 제1 부가 오프셋 처리가 수행된다. 보다 구체적으로는, 상기 중간 데이터(213')에서 카운트 값 (02)가 취해지고, 상기 프레임 펄스(208)가 로우(L) 레벨일 때, 카운트 영역[213'(02_f)]이 상기 중복 카운트 영역이지만, 시간 기반상 상기 제1단측에 위치하는 중복 카운트 영역[213'( α_r)]으로 판정된다. 이러한 판정에 따라, 상기 카운트 영역[213'(02_f)]에 대해서는 상기 제1 부가 오프셋처리가 수행되지 않는다.

상기 중간 데이터(213')에서 카운트 값 (02)가 취해지고, 상기 프레임 펄스(208)가 하이(H) 레벨일 때, 카운트 영역[213'(02_b)]이 상기 중복 카운트 영역이고, 시간 기반상 제2단측에 위치하는 중복 카운트 영역[213'( α_r+ 1 )]으로 판정된다. 이러한 판정에 따라, 상기 카운트 영역[213'(02_b)]에 대해서는 상기 제1 부가 오프셋 처리가 수행된다.

상기 중간 데이터(213')에서 카운트 값 (03)이 취해지고, 상기 프레임 펄스(208)가 하이(H) 레벨일 때, 카운트 영역[213'(03_f)]이 상기 중복 카운트 영역이고, 시간 기반상 제1단측에 위치하는 중복 카운트 영역[213'( α_r)]으로 판정된다. 이러한 판정에 따라, 상기 카운트 영역[213'(03_f)]에 대해서는 상기 제1 부가 오프셋 처리가 수행되지 않는다.

상기 중간 데이터(213')에서 카운트 값 (03)이 취해지고, 상기 프레임 펄스(208)가 로우(L) 레벨일 때, 카운트 영역[213'(03_b)]이 상기 중복 카운트 영역이고, 시간 기반상 제2단측에 위치하는 중복 카운트 영역[213'( α_r+ 1)]으로 판정된다. 이러한 판정에 따라, 상기 카운트 영역[213'(03_b)]에 대해 상기 제1 부가 오프셋 처리가 수행된다.

전술한 제2 부가 오프셋 처리는 상기 제1 부가 오프셋 처리가 수행되는 동안 수행된다. 상기 제2 부가 오프셋 처리는 상기 제1 오프셋 처리로부터 시간 기반상 후방측에 위치하는 중간 데이터(213')의 모든 카운트 영역에 대해 수행된다.

도 4는 전술한 연속 부가 오프셋 처리(상기 제1 및 제2 부가 오프셋 처리)에서의 오프셋량에 대한 표를 도시한다. 연속 부가 오프셋 표 B1이 상기 연속 변환 회로(226A)의 기억 영역(도시하지 않음)에 기억된다.

상기 중복 카운트 영역[213'( α_r), 213'( α_r+1)]의 생성 타이밍은 동기 포인트로부터 1/12초 지연된 타이밍을 전후로 하여 생성됨으로써 f_(201=207)= 1/24 초의 주기를 얻는다. 반면에, 전술한 바와 같은 24 프레임/초 출력 LTC 설정 값(210)에는 4개의 지연 패턴(제1 내지 제4 지연 패턴)이 존재한다. 이러한 이유로 인하여, 상기 중복 카운트 영역[213'( α_r), 213'( α_r+1)]은 상기 지연 패턴에 따른 다양한 값을 갖는다. 도 4에 도시된 연속 부가 오프셋표 B1에서 제1 내지 제4 지연 패턴(패턴 1 내지 4) 각각에 대하여 변화되는 오프셋 데이터 Bl₁내지 Bl₄가 설정된다. 또한, 상기 오프셋 데이터 Bl₁내지 Bl₄은 각각 상기 1-필드 지연 2-분할 프레임 펄스(208)에 대응하는 2가지 종류의 오프셋 값의 그룹 (Bl_1(H), Bl_2(L)), (Bl_2(H), Bl_2(L)), (Bl_3(H), Bl_3(L)) 및 (Bl_4(H), Bl_4(L))를 갖는다.

보다 구체적으로는, 상기 연속 변환 회로(226A)가 다음과 같은 방법으로 전술한 연속 부가 오프셋 처리를 수행한다. 상기 연속 변환 회로(226A)는 상기 중간 데이터 생성 회로(224)로부터 중간 데이터(213')를 판독하고, 상기 패턴 인식 회로(225)로부터 지연 패턴 정보를 판독한다. 이어서, 상기 연속 변환 회로(226A)는 상기 판독된 지연 패턴을 상기 연속 변환 회로(226)에 기억된 연속 부가 오프셋표 B1과 대조함으로써 상기 중간 데이터에 부가될 오프셋량을 판정한다. 다음으로, 상기 연속 변환 회로(226A)는 상기 판정된 오프셋량에 기초하여 상기 중간 데이터(213')에 대해 부가 오프셋 처리를 수행함으로써 상기 30 프레임/초 출력 LTC 설정 값(213)을 생성한다.

전술한 연속 변환 회로(226A)의 처리는 상기 중복 카운트 값 교정 단계와 동일하다.

상기 연속 변환 회로(226A)는 상기 생성된 설정 값(213)을 상기 제2 LTC 신호 출력 회로(228)에 출력한다. 상기 제2 LTC 신호 출력 회로(228)는 상기 30 프레임/초 프레임 펄스(207)의 상승 타이밍에서 입력 설정 값(213)을 판독함으로써 상기 30 프레임/초 LTC 출력 신호(214)를 생성 및 출력한다. 도 5 내지 도 7은 이렇게 생성된 30 프레임/초 LTC 출력 신호(214)와 각 신호 사이의 변환 상관 관계도를 도시한다.

제2 실시예

도 8은 본 발명의 제2 실시예에 따른 시간 코드 계산 장치의 구조를 나타내는 블럭도이다. 이 시간 코드 계산 장치는 기본적으로 제1 실시예에 따른 장치와 동일한 구조를 갖는다. 그러나, 다음과 같은 특징들이 있다.

·지연 패턴 정보가 사용되지 않기 때문에 상기 패턴 인식 회로(225)가 요구되지 않는다.

·상기 1-필드 지연 2-분할 프레임 펄스(208)가 사용되지 않는다.

·상기 지연 패턴 정보가 사용되지 않고, 상기 1-필드 지연 2-분할 프레임 펄스(208)가 사용되지 않기 때문에, 연속 변환기의 예가 되는 연속 변환 회로(226B)의 구조와 동작이 상이하다.

따라서, 상기 연속 변환 회로(226B)의 구조와 당해 실시예에 따른 연속 변환 회로(226B)에 의해 수행되는 중복 카운트 값 교정 단계에 대해서만 설명하기로 한다. 다른 구조와 단계들은 제1 실시예의 것들과 동일하기 때문에 그에 대한 설명은 생략하기로 한다.

상기 제1 실시예에 따른 연속 변환 회로(226A)의 연속 부가 오프셋 표 B1에있어서, 상기 오프셋 데이터 Bl₁내지 Bl₄가 모든 제1 내지 제 4 지연 패턴에 설정된다. 또한, 상기 오프셋 데이터 Bl₁내지 Bl₄는 각각 2가지 종류의 오프셋 값 그룹 (Bl_1(H), Bl_1(L)), (Bl_2(H), Bl_2(L)), (Bl_3(H), Bl_3(L)) 및 (Bl_4(H), Bl_4(L))으로 구성된다. 따라서, 상기 연속 부가 오프셋 표 B1은 복잡한 데이터 구조를 갖는다.

반면에, 당해 실시예에 따른 연속 변환 회로(226B)는 다음의 연속 부가 오프셋 표 B2를 갖는다. 이 연속 부가 오프셋 표 B2는 도 9에 도시된 바와 같이, 지연 패턴과 관계 없이 하나의 오프셋 데이터 B2₁으로 구성된다. 또한, 상기 오프셋 데이터 B2₁은 단일 오프셋 값 그룹 B2_1(M)으로 구성된다.

상기 연속 변환 회로(226B)는 상기와 같이 구성된 연속 부가 오프셋 표 B2에 근거하여 중간 데이터(213')에 대해 부가 오프셋 처리를 수행한다. 이러한 이유로 인하여, 지연 패턴을 인식하는 패턴 인식 회로가 생략된다.

이하에서는 도 10 내지 도 17의 변환 처리도를 참고하여 당해 실시예에 따른 시간 코드 변환 장치의 동작을 설명하기로 한다.

24 프레임/초 타입의 시간 코드가 30 프레임/초 타입의 시간 코드로 변환되는 경우에, 상기 제1 실시예에서와 마찬가지로 제1 부가 오프셋 처리와 제2 부가 오프셋 처리가 요구된다.

상기 제1 부가 오프셋 처리에 있어서, 시간 기반상 제1단측(과거측)에 위치하는 중복 카운트 영역[213'(α_r)]에 대해서는 부가 처리가 수행되지 않지만, 그 카운트 값에 +1을 부가함으로써 제2단측(미래측)에 위치하는 중복 카운트 영역[213'(α_r+ 1)]에 대해서는 부가 처리가 수행된다.

상기 제2 부가 오프셋 처리에 있어서, 상기 제1 부가 오프셋 처리가 수행된 이후 상기 제1 부가 오프셋 처리를 받은 카운트 영역[213'(α_r+ 1)]으로부터 시간 기반상 더욱 후방측에 위치하는 모든 카운트 영역[213'(α_r+ (2 ~ x))]에 대해 동일한 부가 오프셋 처리(+1의 부가 처리)가 연속적으로 수행된다.

상기 제1 부가 오프셋 처리를 수행하기 위해서 다음의 2개 처리가 요구된다. 제1 처리에서는 중간 데이터(213')에서 상호 인접한 중복 카운트 영역[213'(α_r), 213'(α_r+ 1)]이 선택적으로 추출된다. 제2 처리에서는 상호 인접해 있는 것으로서 시간 기반상 상기 제1단측에 위치하는 중복 카운트 영역[213'(α_r)]과 제2단측에 위치하는 중복 카운트 영역[213'(α_r+ 1)]이 서로 식별되어야 한다.

이러한 이유 때문에, 제1 실시예에서는 상기 제1 내지 제4 지연 패턴을 인식하기 위한 패턴 인식 회로(225)가 제공된다. 또한, 상기 제1 실시예에서는 오프셋 데이터 Bl₁내지 Bl₄과, 오프셋 값 그룹인 (Bl_1(H), Bl_1(L)), (Bl_2(H), Bl_2(L)), (Bl_3(H), Bl_3(L)) 및 (Bl_4(H), Bl_4(L))을 갖는 연속 부가 오프셋 표 B1이 요구된다.

당해 실시예에 있어서, 가능한 한 이러한 구조가 생략되고, 시간 코드의 변환이 이루어진다. 결론적으로, 상기 구조가 단순화될 수 있다. 따라서, 당해 실시예에 따른 시간 코드 계산 장치는 다음과 같은 방법으로 구성된다.

상기 연속 변환 회로(226B)는 상기 제1 부가 오프셋 처리가 수행되지 않고, 상기 제2 부가 오프셋 처리가 수행되도록 구성된다. 또한 이를 위하여, 상기 제2 부가 오프셋 처리를 수행하기 위한 연속 부가 오프셋 표 B2가 상기 연속 변환 회로(226B)에 기억된다.

상기 제1 실시예에서는 상기 제1 부가 오프셋 처리와 제2 부가 오프셋 처리가 동시에 수행된다. 이 때문에, 오프셋 값 그룹 (Bl_1(H), Bl_1(L)), (Bl_2(H), Bl_2(L)), (Bl_3(H), Bl_3(L)) 및 (Bl_4(H), Bl_4(L))과 오프셋 데이터 Bl₁내지 Bl₄를 갖는 연속 부가 오프셋 표 B1이 상기 연속 변환 회로(226A)에 기억된다.

반면에, 당해 실시예에서는 제2 부가 오프셋 처리만 수행된다. 따라서, 1개의 패턴을 갖는 오프셋 데이터 B2₁과, 1개의 패턴을 갖는 오프셋 값 그룹 B2_1(M)이 포함된 연속 부가 오프셋 표 B2가 도 9에 도시된 바와 같이 연속 변환 회로(226B)에 기억된다. 결국, 표 데이터의 크기가 감소되고, 동작 처리 속도가 증가된다.

그 다음에, 연속 가산 오프셋 테이블(B2)을 이용하여 연속 변환 회로(226B)를 연속 변환 처리 방법을 도 10 내지 도 17을 참조하여 설명한다. 도 10 내지 도 17은 연속 변환 처리의 변환 과정을 도시하는 도면이다.

중간 데이터(213')에서, 서로 상이한 4개의 기본 출력 패턴1 내지 4는 도 3 및 그 외의 도면에서 설명된 제1 내지 제4 지연 패턴에 대해 제공된다. 또한, 각 지연 패턴에 제공되는 상기 기본 출력 패턴 1 내지 4에서, 서로 상이한 2개의 출력패턴 (a) 및 (b)는 30 프레임/초의 변환을 위한 데이터(211)의 스위칭 타이밍의 미세 시프트에 기초하여 제공된다. 이러한 이유로, 중간 데이터(213')에서, 기본 출력 패턴 1 내지 4와 출력 패턴(a) 및 (b)의 조합으로부터 총 8개의 출력 패턴 1(a), 2(b), 2(a), 2(b), 3(a), 3(b), 4(a) 및 4(b)이 제공된다. 한편, 도 10 내지 도 17은 패턴 1(a) 내지 4(b)에서 중간 데이터(213')에 대한 각 변환 과정을 도시한다.

연속 변환 회로(226B2)는 이하의 방식으로 주 변환값(215)을 생성한다. 연속 변환 회로(226b)는 연속 가산 오프셋 테이블 B2에 저장된 오프셋 데이터(B2₁)(특히, 오프셋값 그룹(B2_1(M))을 중간 데이터(213')의 각 카운트 값에 가산하여, 주 변환값(215)을 생성한다. 가산 과정은 중간 데이터(213')의 출력 패턴과 관계없이 수행된다. 가산 과정은 중간값(213')의 카운트 값에 대응하여 동일하게 수행된다

연속 가산 오프셋 테이블 B2에 저장되어 있는 오프셋 데이터(B2₁)는 제2 가산 오프셋 처리를 수행하는 이용되며, 중간 데이터(213')에 연속성을 부가하는 과정이 완전히 동일하지는 않다. 이러한 이유로, 주 변환값(215)은 중간 데이터(213')에 불연속성을 가져오는 데이터 구조를 갖는다.

따라서, 연속 변환 회로(226B)는 생성된 주 변환값(215)으로 이하의 연속 변환 과정을 실행한다.

연속 변환 처리에서, 참조 설정 처리(reference set processing)를 먼저 실행한다. 참조 설정 처리는 다음과 같이 수행된다. 참조 설정 처리는 카운트 값이주 변환값(215)을 구성하는 각 카운트 값(프레임 값에 대응)에서의 연속 변환 처리에 대한 변환 처리에 대한 참조(이하, '참조 카운트 값'이라 함)이 되도록 설정한다. 따라서, 참조 카운트 값은 연속 변환 과정에 후속하여 실행되는 변환 처리에 대한 참조값이 되는 카운트(통상, 0 또는 그 외의 값)를 갖는다.

통상적으로, 주 변환값(215)에서 카운트 값(0) 또는 카운트 값(29)은 참조 카운트 값이 되도록 설정된다. 주 변환값(215)에서 카운트 값(0) 또는 카운트 값(29)이 서로 중복되는 경우를 고려하면, 그 카운트 값은 다음과 같은 방식으로 설정된다.

이하의 설명에서, 주 변환값(215)에서 참조 카운트 값에 대한 선택 대상이 되는 카운트 값을 선택 대상 카운트 값(selection object count value)이라 칭한다. 선택 대상 카운트 값으로부터 시간을 참조으로 직전에 위치하는 카운트 값을 선택 대상 제1 단계 카운트 값이라 칭한다. 연속 변환 처리 후에 얻어지는 카운트 값은 변환 정의값(conversion defined value)이라 칭한다.

이하의 조건 1 또는 조건 2중 어느 하나를 만족하는 선택 대상 카운트 값은 참조 카운트 값을 칭한다.

조건 1 : 선택 대상 카운트 값이 (29)이고, 선택 대상 제1 단계 카운트 값의 변환 정의값이 29이다.

조건 2 : 선택 대상 카운트 값이 (0)이고, 선택 대상 제1 단계 카운트 값의 변환 정의값이 0이 아니다.

참조 카운트 값이 선택되기 전에 연속 변환 처리가 수행되는 경우에, 참조카운트 값이 설정되기 이전에 연속 변환 처리에 의해 생성된 변환 정의값은 불안정할 수밖에 없다. 한편, 상기 조건에 기초하여 참조 카운트 값을 설정한 후에 연속 변환 처리에 의해 생성된 변환 정의값은 안정하다. 따라서, 참조 카운트 값을 정의한 후에 연속 변환 처리에 의해 생성되는 변환 정의값은 30프레임/초의 출력 LTC 설정값(213)이 되도록 설정된다.

이어서, 연속 변환 처리에 대해 설명한다. 연속 변환 처리에 대한 이하의 설명에서, 주 변환값에서 변환 처리 대상이 되는 카운트 값을 변환 대상 카운트 값이라 칭하고, 변환 대상 카운트 값으로부터 시간을 참조으로 직전에 위치하는 카운트 값을 변환 대상 제1 단계 카운트 값이라 한다.

연속 변환 처리에서, 변환 대상 제1 단계 카운트 값의 변환 정의값을 변환 대상 카운트 값과 비교하여 이들이 불연속인 경우에(특히, 그 차이가 (1)이 아닌 경우), 이하의 과정이 수행된다.

변환 대상 카운트 값은 변환 대상 제1 단계 카운트 값의 변환 정의값에 기초하여 역방향으로 계속 진행되는 방식으로 변환 처리에 제공된다. 변환 대상 제1 단계 카운트 값의 변환 정의값 및 변환 대상 카운트 값이 계속되는 경우에, 상기 처리는 수행되지 않는다.

상기 연속 변환 처리를 수행함으로써 얻어지는 변환 정의값이 상호간에 연속되어 30 프레임/초의 출력 설정값(213)이 값이 된다.

연속 변환 회로(226B)는 상기 생성된 설정값(213)을 제2 LTC 신호 출력 회로(228)로 출력한다. 제2 LTC 신호 출력 회로(228)는 30 프레임/초의 프레임 펄스(207)의 상승 타이밍에서 입력 설정값(213)을 판독하여, 30 프레임/초의 LTC 출력 신호(214)를 생성 및 출력한다.

제3 실시예

도 18은 본 발명의 제3 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 도면이다. 시간 코드 계산 장치는 제1 실시예에 따른 장치와 그 구조가 기본적으로 동일하다. 그러나, 다음과 같은 특징을 지닌다.

·지연 패턴 정보를 사용하지 않으므로, 패턴 인식 회로(225)가 필요없다.

·지연 패턴 정보를 사용하지 않으므로, 연속 변환기의 일예가 되는 연속 변환 회로(226C)의 구조 및 동작이 상이하다.

따라서, 본 실시예에 따른 연속 변환 회로(226C)의 구조 및 연속 변환 회로(226C)에 의해 실행되는 중복 카운트 값 정정 단계에 대해서만 설명한다. 다른 구조 및 단계는 제1 실시예와 동일하므로, 그 설명은 생략한다.

본 실시예에 따른 연속 변환 회로(226C)는 연속 가산 오프셋 테이블 B3을 그 기록 영역 내에 기록한다. 제1 실시예에 따른 연속 변환 회로(226A)의 연속 가산 오프셋 테이블 B1에서, 오프셋 데이터(B1₁내지 B1₄)가 제1 내지 제4 지연 패턴 모두에 설정된다. 한편, 본 실시예에 따른 연속 변환 회로(226C)에서, 오프셋 데이터(B3₁)를 포함하는 연속 가산 오프셋 테이블(B3)은 도 19에 도시된 지연 패턴과 관계없이 설정된다. 오프셋 데이터 B3₁은 제1 실시예와 동일한 방식으로 1-필드 지연 2-분할 프레임 펄스(208)의 레벨(H) 및 (L)에 대응하는 2 종류의 오프셋 값그룹(B31(H), B31(l))을 포함한다.

따라서, 본 실시예에서, 가산 오프셋 처리는 중간 데이터(213')용 단일 오프셋 데이터(B3₁)를 포함하는 오프셋 테이블 B3을 이용하여 수행된다. 이로써, 본 실시예에서, 지연 패턴을 인지하기 위한 패턴 인식 회로가 필요하지 않으며, 테이블 데이터량이 감소된다. 또한, 본 실시예에서, 동작 속도가 증가된다.

이하, 본 실시예에 따른 시간 코드 계산 장치에 의해 수행되는 과정을 도 20 내지 도 27의 변환 과정도를 참조하여 설명한다. 도 20 내지 도 27은 도 10 내지 도 17에 각각 대응한다.

연속 변환 회로(226C)는 오프셋 데이터(B3₁)를 중간 데이터(213')의 각 카운터 값에 가산하여, 주 변환값(215)을 생성한다. 오프셋 데이터(B3₁)를 중간 데이터(213')의 각 카운트 값에 대응하는 연속 가산 오프셋 테이블 B3에 저장한다. 중간 데이터(213')의 출력 패턴과 관계없이 오프셋 데이터(B3₁)가 가산된다. 보다 상세히 설명하면, 다음 과정을 수행한다.

오프셋 데이터(B3₁)는 1-필드 지연 2-분할 프레임 펄스(208)의 레벨(H) 및 (L)에 대응하는 2종류의 오프셋 그룹을 포함한다. 연속 변환 회로(226C)는 오프셋 값 그룹(B3_1(H)및 B3_1(L))을 별도로 이용하기 위하여 이하의 과정을 수행한다.

1-필드 지연 2-분할 프레임 펄스(208)가 연속 변환 회로(226C)에 입력된다. 연속 변환 회로(226C)는 프레임 펄스(208)의 레벨을 결정한다. 그 다음에, 연속 변환 회로(226C)는 상기 결정의 결과[프레임 펄스(208)의 레벨]에 대응하는 오프셋 값 그룹(B3_1(H)및 B3_1(L))을 이용하여 중간 데이터(213')에 대한 오프셋 처리를 수행한다. 결과적으로, 주 변환값(215)이 생성된다.

특히, 프레임 펄스(208)의 레벨이 (H)인 경우에, 오프셋 처리는 오프셋 값 그룹 B3_1(H)에 포함된 오프셋 값을 이용하여 수행된다. 프레임 펄스(208)의 레벨이 (L)인 경우에, 오프셋 처리는 오프셋 값 그룹(B31(L))에 포함된 오프셋 값을 이용하여 수행된다.

연속 변환 회로(226C)는 제2 실시예와 동일한 방식으로 생성된 주 변환값(215)에 대한 연속 변환 처리를 수행한다.

먼저, 연속 변환 회로(226C)는 다음 참조 설정 처리를 수행하여 제2 실시예와 동일한 방식으로 연속 변환 처리를 실행한다.

연속 변환 회로(226)는 이하의 조건 1 및 조건 2 중 어느 하나를 만족하는 주 변환값(215)을 구성하는 선택 대상 카운트 값을 참조 카운트 값으로 정의한다.

조건 1 : 선택 대상 카운트 값이 (29)이다.

연속 변환 회로(226C)는 참조 카운트 값을 설정하고, 상기 설정된 참조 카운트 값에 기초하여 이하의 연속 변환 처리에 의해 생성된 데이터를 변환 정의값으로 정의한다.

연속 변환 처리는 제2 실시예에서 설명된 방법과 동일하다. 변환 대상 제1 단계 카운트 값의 변환 정의값과 변환 대상 카운트 값이 불연속적인 경우에, 변환 대상 카운트 값은, 변환 대상 제1 단계 카운트 값의 변환 정의값에 기초하여 변환 대상 카운트 값이 시간상 역행하는 방식으로 변환 처리된다.

상기 연속 변환 처리를 실행함으로써 얻어지는 변환 정의값은 상호간에 연속적이며 30 프레임/초의 출력 설정값(213)이 된다.

연속 변환 회로(226C)는 상기 생성된 설정값(213)을 제2 LTC 신호 출력 회로(228)로 출력한다. 제2 LTC 신호 출력 회로(228)는 30 프레임/초의 프레임 펄스(207)의 상승 타이임에서 입력 설정값(213)을 판독한다. 따라서, 제2 LTC 신호 출력 회로(228)는 30 프레임/초의 LTC 출력 신호(214)를 생성 및 출력한다.

제4 실시예

제4 실시예는 본 발명을 구현함에 있어, 30 프레임/초 타입의 이미지 데이터를 24 프레임/초 타입[논-드롭 모드(non-drop mode)]로 변환하는 경우에 사용되는 시간 코드 계산 장치를 제공한다. 시간 코드 계산 장치에서, 시간 코드는 동기 포인트가 고정된 상태에서 변환된다.

먼저, 본 실시예에 따른 시간 코드 계산 장치의 개략적인 구조를 도 28의 기능 블록도와 도 29의 신호 변환 과정을 개략적으로 도시하는 시간 챠트를 참조하여 설명한다. 시간 코드 계산 장치는 중간 데이터 생성기의 일예에 따른 중간 데이터 생성 회로(324), 패턴 인식 회로(325), 중복 카운트 값 보정기의 일예에 따른 연속 변환 회로(326A), 제1 LTC 신호 출력 회로(327) 및 제2 LTC 신호 출력 회로(328)를포함한다.

중간 데이터 생성 회로(324)는 30 프레임/초 타입의 이미지 데이터에 사용되는 프레임 펄스(301)의 출력 타이밍(특히, 펄스 하강 타이밍)에서 30 프레임/초 타입의 이미지 데이터에 사용되는 출력 LTC 설정값(310)을 판독한다. 결과적으로, 중간 데이터 생성 회로(324)가 24 프레임/초 변환용 데이터(311)를 생성한다. 또한, 중간 데이터 생성 회로(324)는 24 프레임/초의 프레임 펄스(307)의 출력 타이밍(특히, 펄스 하강 타이밍)에서 24 프레임/초의 변환용 데이터(311)를 판독한다. 따라서, 중간 데이터 생성 회로(324)는 중간 데이터(313')를 생성한다.

패턴 인식 회로(325)는 시간 코드 계산 장치가 판독 및 재생 장치 및 이미지 데이터 출력 목적지(디스플레이 장치, 하드 디스크 이미지 기록 장치, 편집 장치 등)의 동작 모드(재생, 기록, 편집, 고속 재생 등)의 조합에 기초하여 포함되는 기록 및 재생 장치 내에서 생성된 지연 패턴을 결정한다. 그 다음에, 패턴 인식 회로(325)는 지연에 의해 얻어진 지연 정보 패턴을 연속 변환 회로(326A)에 제공한다.

연속 변환 회로(326A)는 중간 데이터(313')에 연속 가산 오프셋, 지연 패턴 정보[패턴 인식 회로(325)로부터 제공됨]에 대응하는 연속 가산 오프셋을 인가한다. 결과적으로, 연속 변환 회로(326A)는 24 프레임/초의 출력 LTC 설정값(313)을 생성한다. 24 프레임/초의 출력 LTC 설정값은 연속적인 데이터이다. 24 프레임/초의 출력 LTC 설정값(313)은 지연없이 동기 포인트에서 30 프레임/초의 출력 LTC 설정값(310)과 동기이다.

제1 LTC 신호 출력 회로(327)는 30 프레임/초의 프레임 펄스(301)의 출력 타이밍(특히, 펄스 상승 타이밍)에서 30 프레임/초의 출력 LTC 설정값(310)을 판독한다. 결과적으로, 제1 LTC 신호 출력 회로(327)는 30 프레임/초의 LTC 출력 신호(309)를 생성한다. 상기와 같이 생성된 30 프레임/초의 LTC 출력 신호(309)가 제1 LTC 신호 출력단(329)에서 외부로 출력된다.

제2 LTC 신호 출력 회로(328)는 24 프레임/초의 프레임 펄스(307)의 출력 타이밍(특히, 펄스 상승 타이밍)에서 24 프레임/초의 출력 LTC 설정값(313)을 판독한다. 결과적으로, 제2 LTC 신호 출력 회로(328)는 24 프레임/초의 LTC 출력 신호(314)를 생성한다. 상기와 같이 생성된 24 프레임/초의 LTC 출력 신호는 제2 LTC 신호 출력단(30)으로부터 외부로 출력된다.

본 실시예에 따른 시간 코드 계산 장치에 의해 수행되는 시간 코드를 계산하는 방법, 특히 중간 데이터 생성 단계 및 중복 카운트 값 정정 단계를 도 29의 동기 포인트 상관도 및 도 30의 연속 가산 오프셋 테이블 B4를 도시하는 상세도를 참조하여 설명한다.

30 프레임/초 타입의 시간 코드가 24 프레임/초 타입의 시간 코드로 변환되는 경우에, 5개 종류의 지연 모드가 제1 실시예에서 설명한 동일한 이유로 제공된다. 각 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)가 30 프레임/초의 출력 LTC 설정값(310)으로부터 생성되는 경우에, 양 타입의 시간 코드의 출력 타이밍이 상호 일치시키는 다음 과정이 수행된다.

제1 지연 모드(패턴 1)에서, 지연이 전혀 발생하지 않는다. 제1 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)는 지연없이 출력된다.

제2 지연 모드(패턴 2)에서, 1개의 프레임에 해당하는 지연이 발생한다. 제2 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)가 1개의 프레임에 대해 지연을 가지고 출력된다.

제3 지연 모드(패턴 3)에서, 2개의 프레임에 해당하는 지연이 발생한다. 제3 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)가 2개의 프레임에 해당하는 지연을 가지고 출력된다.

제4 지연 모드(패턴 4)에서, 3개의 프레임에 해당하는 지연이 발생한다. 제4 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)는 3개의 프레임에 해당하는 지연을 가지고 출력된다.

제5 지연 모드(패턴 5)에서, 4개의 프레임에 해당하는 지연이 발생한다. 제5 지연 모드에서, 24 프레임/초의 LTC 출력 신호(314)는 4개의 프레임에 해당하는 지연을 가지고 출력된다.

39 프레임/초 타입의 시간 코드를 상기 지연 모드에 해당하는 24 프레임/초 타입의 시간 코드로 변환하기 위하여, 본 실시예에 따른 시간 코드 계산 장치 내의 패턴 인식 회로(325) 및 연속 변환 회로(326A)는 이하의 과정을 수행한다.

패턴 인식 회로(325)는 시간 코드 계산 장치가 포함되는 기록 및 재생 장치 및 이미지 데이터 출력 목적지의 동작 모드의 조합에 기초하여 생성된 지연 패턴을 결정한다. 연속 변환 회로(326A)는 상기 결정 결과에 대응하는 연속 가산 오프셋을 인가하여, 24 프레임/초의 출력 LTC 설정값(313)을 생성한다. 24 프레임/초의 출력LTC 설정값(313)은 연속적인 데이터이다. 24 프레임/초의 출력 LTC 설정값(313)은 지연없이 30 프레임/초의 출력 LTC 설정값(310)과 동기이다.

이어서, 중간 데이터 생성 회로(324)에 의해 수행되는 처리의 세부 사항을 설명한다. 먼저, 30 프레임/초의 출력 LTC 설정값(310), 30 프레임/초의 프레임 펄스(301) 및 24 프레임/초의 프레임 펄스(307)가 중간 데이터 생성 회로(324)에 입력된다. 설정값(310), 펄스(301) 및 펄스(307)가 시간 코드 계산 장치를 포함하는 기록 및 재생 장치로부터 입력된다.

30 프레임/초의 프레임 펄스(301)와 동기인(특히, 동기 포인트와 동기인) 24 프레임/초의 프레임 펄스(307)가 제공된다. 중간 데이터 생성 회로(324)는 입력되는 상기 설정값(310) 및 펄스(301)에 기초하여 중간 데이터(313')를 생성한다.

중간값(313')은 이하의 방식으로 중간 데이터 생성 회로(324)에서 생성된다. 설정값(310)은 상기 펄스(301)의 하강 타이밍에서 판독되며, 또한 상기와 같이 판독된 설정값(301)이 상기 펄스(301)의 상승 타이밍에서 출력된다. 따라서, 변환용 데이터(311)가 중간 데이터 생성 회로(324)에서 생성된다. 변환용 데이터(311)가 재생되는 경우에, +1의 오프셋이 가산된다. +1 오프셋 제1 실시예에서 설명된 바와 같은 이유로 가산된다. 중간 데이터 생성 회로(324)는 프레임 펄스(307)의 하강 타이밍에서 상기와 같이 생성된 변환용 데이터(311)를 판독하여, 중간 데이터(313')을 생성한다. 상기 생성된 중간 데이터(313')가 연속 변환 회로(326A)에 제공된다.

24 프레임/초 변환용 데이터(311)에서, 30 프레임/초의 출력 LTC 설정값(310)과 동일한 방식으로, 주로 초당 30 카운트(00 내지 29 카운트)의 값이연속하여 증가한다. 한편, 24 프레임/초의 출력 LTC 설정값(313)에서, 초당 24 카운트(00 내지 23 카운트)의 값이 연속하여 증가한다.

따라서, 변환용 데이터(311)와 24 프레임/초의 출력 LTC 설정값(313) 사이에 초당 6카운트의 카운트 차가 존재한다. 따라서, 프레임 펄스(307)의 하강 타이밍에서 변환용 데이터(311)를 판독하여 생성되는 중간 데이터(313')는 변환용 데이터(311)가 5 카운트 증가하는 시간 인터벌인 1/6초의 인터벌에서 변환용 데이터(311)의 판독 과정을 강제 4회 반복함으로써 생성된다. 따라서, 중간 데이터(313')의 출력 타이밍은 24 프레임/초의 주기와 동기이며, 중간 데이터(313')의 출력 카운트 값에 대해 0 내지 29의 값이 불연속적으로 패치(fetch)된다.

한편, 출력 목적지 정보 및 동작 모드 정보가 패턴 인식 회로(325)에 입력된다. 상기 정보는 기록 및 재생 장치로부터 제공된다. 패턴 인식 회로(325)는 상기 정보에 기초하여 지연 패턴을 결정하고, 상기 결정된 지연 패턴 정보를 연속 변환 회로(326A)에 제공한다. 여기서, 지연 패턴은 전술한 제1 내지 제5 지연 패턴(패턴 1 내지 패턴 5)을 포함한다.

중간 데이터(313') 및 지연 패턴 정보 이외에, 24 프레임/초의 프레임 펄스(307)가 연속 변환 회로(326A)에 제공된다.

30 프레임/초 프레임 펄스(301)와 동기인 24 프레임/초 프레임 펄스(307)가 생성된다.

연속 변환 회로(326A)는 상기 중간 데이터(313')로서 1 카운트 감산 처리(이하, '감산 오프셋 처리'라 함)를 수행한다. 상기 처리는 중간 데이터(313')가 갱신될 때(일부 경우에는 동일한 값을 얻기 위하여)마다 반복하여 실행된다. 이 처리가 수행되어 불연속적인 데이터인 중간 데이터(313')를 설정값(313)으로 수정한다.

감산 오프셋 처리는 현재의 30 프레임/초의 출력 오프셋 값(312)을 중간 데이터(313')로부터 감산함으로써 수행된다.

감산 오프셋 처리는 이하에서 더욱 상세히 설명한다. 전술한 바와 같이, 어떤 경우에도, 중간 데이터(313') 내에는 인접 카운트 영역 [313'(α) 및 313'(α+1)]이 불연속적인 부분이 존재한다. 이것은 프레임 펄스(307)의 하강 타이밍에서 변환용 데이터(311)를 무조건 판독하여, 중간 데이터(313')를 생성하기 때문이다.

상기 특성을 지니는 중간 데이터(313')를 연속적인 데이터인 24 프레임/초의 출력 LTC 설정값(313)으로 수정하기 위하여, 후술할 연속 가산 오프셋 처리를 수행한다. 제1 및 제 2 감산 처리가 1 초 간격으로 리셋되어 반복된다.

제1 감산 오프셋 처리는 시간상 제1 단계(종전 단계)에 위치하는 카운트 영역[]에 대한 감산 처리를 수행하지 않지만, 중간 데이터 내에 있는 불연속적인 인접 카운트 영역(이하, '불연속 카운트 영역')[313'(α_r) 및 313'(α_r+1)]의 제2 단계(이후 단계)에 위치하는 카운트 영역[313'(α_r+1)]에서만 -1을 감산하는 카운트 값에 대한 감산 처리를 수행한다.

제2 감산 오프셋 처리에서, 동일한 감산 오프셋 처리(-1 감산 처리)는 제1감산 오프셋 처리가 수행된 시간상 제2 단계에 위치하는 카운트 영역[313'(α_r+1) ]으로부터 시간상 뒤에 위치하는 모든 카운트 영역[313'(α_r+(2 내지x)][x는 초당 1번씩 리셋될 때까지 증가된다]에 대해 연속적으로 실행된다.

제1 감산 오프셋 처리는 변환용 데이터(311)가 4회 판독되는 1/6초 간격으로 반복 실행된다. 따라서, 제1 감산 오프셋 처리는 초당 총 6회 실행된다. 따라서, 제2 감산 오프셋 처리에서, 각 제1 감산 오프셋 처리에 의해 수행되는 -1 감산 처리는 연속하여 통합 처리(integration processing)된다. 상기 제1 및 제2 감산 오프셋 처리는 전술한 바와 같이 매 초마다 리셋된다.

제1 및 제2 감산 오프셋 처리를 포함하는 연속 가산 오프셋 처리가 실행되는 경우에, 중간 데이터(313')를 24 프레임/초의 출력 LTC 설정값(313)으로 수정할 수 있다.

상기 연속 가산 오프셋 처리가 실행되는 경우에, 이하의 문제가 발생하며, 제2 처리가 수행된다. 제1 처리에서, 상호 인접한 불연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]이 중간 데이터[313'(α_r)]에서 선택적으로 추출된다.

제2 처리에서, 제1 단계에 있는 카운트 영역[313'(α_r)]과 시간상 제2 단계에 있는 카운트 영역[313'(α_r+1)]이 상호 인접한 연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]에서 식별된다.

30 프레임/초의 출력 LTC 설정값(310)과 24 프레임/초의 출력 LTC설정값(313) 간의 상관이 예측되는 경우에, 불연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]이 생성되는 부분을 예측할 수 있다. 예컨대, 도 29에 도시된 시간 영역(T1)를 취하는 경우에, (02) 및 (04)의 값을 취하는 카운트 영역[313'(02) 및 313'(04)]는 불연속적이다.

이것은 변환용 데이터(311)의 타이밍 챠트와 중간 데이터(313')의 타이밍 챠트 사이의 상관을 체크함으로써 예측될 수 있다. 또한, 불연속 카운트 영역이 생성되는 부분에서, 24 프레임/초의 프레임 펄스(307)가 30 프레임/초의 프레임 펄스(301)로 변환되는 경우에, 중복 카운트 영역에서 야기되는 상기 변화는 야기되지 않는다.

따라서, 연속 변환 회로(326A)는 도 30에 도시된 연속 가산 오프셋 테이블 B4를 이용하여 제1 및 제2 감산 오프셋 처리를 수행한다. 연속 가산 오프셋 테이블 B4에서, 제1 내지 제5 지연 패턴으로 변화되는 오프셋 데이터(B4₁내지 B4₅)가 설정된다.

특히, 연속 변환 회로(326A)는 이하의 방식으로 전술한 제1 및 제2 오프셋 처리를 수행한다. 연속 변환 회로(326A)는 중간 데이터 생성 회로(324)로부터 중간 데이터(313')를 판독하고, 패턴 인식 회로(325)로부터 지연 패턴 정보를 판독한다. 그 다음에, 연속 변환 회로(326A)는 판독된 지연 패턴을 연속 가산 오프셋 테이블 B4와 대조하여, 중간 데이터(313')에 인가되는 오프셋 크기를 결정한다. 연속 변환 회로(326A)는 상기 결정된 오프셋 크기에 기초하여 중간 데이터(313')로 감산 오프셋 처리를 실행하여, 24 프레임/초의 출력 LTC 설정값(313)을 생성한다.

연속 변환 회로(326A)는 상기 생성된 설정값(313)을 제2 LTC 신호 출력 회로(328)로 출력한다. 제2 LTC 신호 출력 회로(328)는 24 프레임/초의 프레임 펄스(307)의 상승 타이밍에서 입력 설정값(313)을 판독하여, 24 프레임/초의 LTC 출력 신호(314)를 생성 및 출력한다. 도 31 내지 도 33은 상기 생성된 24 프레임/초의 LTC 출력 신호(314)와 각 신호 사이의 변환 상관도를 도시한다.

제5 실시예

도 34는 본 발명의 제5 실시예에 따른 시간 코드 계산 장치의 구조를 도시하는 블록도이다. 시간 코드 계산 장치는 기본적으로, 제4 실시예에 따른 장치와 동일한 구조를 갖는다. 그러나, 시간 코드 계산 장치는 다음의 특징을 지닌다.

·지연 패턴 정보가 사용되지 않기 때문에, 패턴 지연 회로(325)가 필요없다.

·지연 패턴 정보가 사용되지 않기 때문에, 연속 변환 회로(326B)의 구조 및 동작이 상이하다.

따라서, 본 실시예에서는, 연속 변환 회로(326B)와 이 연속 변환 회로(326B)에서 수행되는 중복 카운트 값 정정 단계에 대해서만 설명하겠다. 기타 구조 및 단계는 제4 실시예와 동일하므로, 그 설명을 생략한다.

제4 실시예에 따른 연속 변환 회로(326A)의 연속 가산 오프셋 테이블 B4는 오프셋 데이터 B4₁내지 B4₅가 제1 내지 제5 지연 패턴으로 각각 설정되는 복잡한데이터 구조를 갖는다.

한편, 본 실시예에 따른 연속 변환 회로(326B)는 다음의 연속 가산 오프셋 테이블 B5를 구비한다. 연속 가산 오프셋 테이블 B5는도 35에 도시된 지연 패턴과 관계없이 1개의 오프셋 데이터 B5₁에 의해 구성된다. 또한, 오프셋 데이터 B5₁은 단일 오프셋 값 그룹 B5_1(M)에 의해 구성된다.

연속 변환 회로(326B)는 상기 구성된 연속 가산 오프셋 테이블 B5에 기초한 중간 데이터(313')로서 연속 가산 오프셋 처리(감산 오프셋 처리)를 수행한다. 따라서, 지연 패턴을 인식하는 패턴 지연 인지 회로가 생략된다.

이하, 본 실시예에 따른 시간 코드 계산 장치에 의해 수행되는 동작을 도 36 내지 도 40의 변환 과정도를 참조하여 설명한다.

30 프레임/초 타입의 시간 코드가 34 프레임/초 타입의 시간 코드로 변환되는 경우에, 제4 실시예에서 설명한 제1 및 제2 감산 오프셋 처리를 포함하는 연속 가산 오프셋 처리가 요구된다.

제1 감산 오프셋 처리에서, 감산 처리는 시간상 제1 단계(종전 단계)에 있는 카운트 영역[313'(α_r)]에 대해서 수행되지 않고, 제2 단계(이후 단계)에 있는 카운트 영역[313'(α_r+1)]에 대하여, 불연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]에서 그 카운트 값으로부터 -1을 감산함으로써 실행된다.

제2 감산 오프셋 처리에서, 제1 감산 오프셋 처리가 실행된 후에, 동일한 감산 오프셋 처리(-1 감산 처리)는 제1 감산 오프셋 처리가 수행된 카운트영역[313'(α_r+1)]으로부터 시간상 뒤에 있는 모든 카운트 영역[313'(α_r+(2 내지 x))]에 대해 실행된다.

제1 감산 오프셋 처리를 수행하기 위하여, 다음의 제1 및 제2 처리가 필요하다. 제1 처리에서, 중간 데이터(313')에서 상호 인접한 불연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]이 선택적으로 추출된다. 제2 처리에서, 제1 단계에 있는 카운트 영역[313'(α_r)]과, 시간 제2 단계에 있는 카운트 영역[313'(α_r+1)]이 상호 인접한 불연속 카운트 영역[313'(α_r) 및 313'(α_r+1)]에서 상호 식별된다.

따라서, 제4 실시예에서, 제1 내지 제5 지연 패턴을 인식하는 패턴 인식 회로(325)와 오프셋 데이터(B4₁내지 B4₅)를 갖는 연속 가산 오프셋 테이블이 필요하다.

본 실시예에서, 상기 구조가 가능한 생략되고, 시간 코드 변환이 구현된다. 따라서, 그 구조가 간소화될 수 있다. 본 실시예에 따른 시간 코드 계산 장치는 이하의 방식으로 구성된다.

연속 변환 회로(326B)는 제1 감산 오프셋 처리를 수행하지 않고, 단지 제2 감산 오프셋 처리를 수행한다. 따라서, 제2 감산 오프셋 처리를 수행하는 연속 가산 오프셋 테이블 B5만이 연속 변환 회로(326B)에 저장된다.

제4 실시예에서, 제1 감산 오프셋 처리 및 제2 감산 오프셋 처리가 동시에 실행된다. 따라서, 오프셋 데이터(B4₁내지 B4₅)를 갖는 연속 가산 오프셋 테이블이연속 변환 회로(326A)에 저장된다.

한편, 본 실시예에서, 제2 감산 오프셋 처리가 수행된다. 따라서, 1개의 패턴을 구비하는 오프셋 데이터(B5₁)와 1개의 패턴을 구비하는 오프셋 값 그룹(B51_(M))을 포함하는 연속 가산 오프셋 테이블 B5이 도 35에 도시된 연속 변환 회로(326B)에 저장된다. 결과적으로, 테이블 데이터량이 감소하며, 동작 처리 속도가 증가한다.

그 다음에, 연속 가산 오프셋 테이블 B5를 이용하는 연속 변환 회로(326B)의 중복 카운트 값 정정 단계(연속 변환 단계)를 도 36 내지 도 40을 참조하여 설명한다. 도 36 내지 도 40은 연속 변환 단계의 변환 과정을 도시하는 도면이다.

중간 데이터(313')에서, 상호 상이한 5개의 기본 출력 패턴 1 내지 5가 전술한 제1 내지 제5 지연 패턴이 전술한 제1 내지 제5 지연 패턴에 제공된다. 한편, 도 36 내지 도 40은 기본 출력 패턴 1 내지 5를 취하는 중간 데이터(313')에 대한 각 변환 과정을 도시한다.

연속 변환 회로(326B)는 오프셋 데이터(B5₁)[특히, 오프셋 값 그룹(B5_1(M))]를 감산하여, 주 변환값(315)를 생성한다. 이 감산 과정은 중간 데이터(313')의 출력 패턴과 관계없이 실행된다.

오프셋 데이터(B51)는 제2 감산 오프셋 처리를 수행하는데 이용되고, 중간 데이터(313')에 연속성을 부가하는 과정에는 적합하지 않다. 따라서, 상기 생성된 주 변환값(315)는 중간 데이터(313')에 부수하는 불연속성이 존재하는 데이터를 구조를 갖는다. 따라서, 연속 변환 회로(326B)는 상기 생성된 주 변환 값(315)으로 다음의 연속 변환 단계(중복 카운트 값 정정 단계)를 수행한다.

먼저, 연속 변환 단계에서는, 제2 실시예에서 설명된 것과 동일한 참조 설정 과정이 수행된다. 이하에서 설명하는 선택 대상 카운트 값, 선택 대상 제1 단계 카운트 값, 변환 정의값, 변환 대상 카운트 값 및 변환 대상 제1 단계 카운트 값은 제2 실시예에서 설명한 것과 동일하다.

다음 조건 1 및 조건 2 중 어느 하나를 만족하는 선택 대상 카운트 값이 참조 카운트 값으로 정의된다.

조건 1 : 선택 대상 카운트 값이 (23)이다.

조건 2 : 선택 대상 카운트 값이 (0)이고, 선택 대상 제1 단계 카운트 값의 변환 정의값은 (0)이 아니다.

참조 카운트 값이 설정된 후에, 제2 실시예에서 설명한 것과 동일한 연속 변환 처리가 상기 설정된 참조 카운트 값에 기초하여 설정된다. 특히, 변환 대상 카운트 값은 변환 대상 카운트 값이 시간상 역행하는 방식으로 변환된다. 이 변환 과정은 변환 대상 제1 단계에서의 카운트 값의 변환 정의값에 기초하여 수행된다.

상기 연속 변환 처리를 수행하여 얻어진 변환 정의값이 상호간에 계속되어 24 프레임/초의 출력 LTC 설정값(313)이 된다.

연속 변환 회로(326B)는 상기 생성된 설정값(313)를 제2 LTC 신호 출력 회로(328)로 출력한다. 제2 LTC 신호 출력 회로(328)는 24 프레임/초의 프레임 펄스(307)의 상승 타이밍에서 입력 설정값(313)을 판독하여, 24 프레임/초의 LTC 출력 신호(314)를 생성 및 출력한다.

제6 실시예

그 다음에, 24 프레임/초 타입(논-드롭 모드)의 이미지 데이터를 30 프레임/초 타입의 이미지 데이터(논-드롭 모드)로 변환하는 데 이용되는 시간 코드 계산 장치에서 수행되는 제6 실시예에 대하여 설명한다. 시간 코드 계산 장치는 동기 포인트가 포지티브 포인트(각 초마다 00 프레임 포인트)에 고정으로 설정되지 않고, 각 포인트(각 초마다)의 임의 프레임 위치로 설정되는 상태에서, 시간 코드를 변환한다.

먼저, 본 실시예에 따른 시간 코드 계산 장치의 개략도를 도 41의 기능 블록도를 참조하여 설명한다. 본 실시예의 기본 구조는 제1 내지 제3 실시예의 각 구조와 동일하다. 동일하거나 유사한 부분을 동일한 참조 부호로 표시하며, 그 설명은 생략한다. 제1 내지 제3 실시예에 따른 연속 변환 회로(226A, 226B 및 226C) 중 어느 하나라도 이용되는 경우에, 본 실시예에 따른 연속 변환 회로는 동일한 구조를 갖는다. 따라서, 이하의 명세서 및 도면(도 41 등)에서, 상기 회로를 연속 변환 회로(226)라 한다. 도 41에서, 패턴 인식 회로(225) 및 1-필드 지연 2-분할 프레임 펄스(208)가 도시되어 있지 않다. 연속 변환 회로(226)가 제1 내지 제3 실시예에 따른 연속 변환 회로(226A, 226B 및 226C)에 의해 구성되는 경우에, 패턴 인식 회로(225) 및 1-필드 지연 2-분할 프레임 펄스(208)이 당연히 필요하다.

본 실시예에 따른 시간 코드 계산 장치는 동기 조절기의 일예에 따른 동기 포인트 참조 변환 회로(231)에 의해 특징된다. 동기 포인트 참조 변환 회로(231)는동기 포인트가 포지티브 포인트로 고정된 상태에서 연속 변환 회로(226)로부터 출력된 30 프레임/초의 출력 LTC 설정값(213)을 임의 동기 포인트(임의 프레임 위치)에 대응하는 동기 조절 설정값(216)으로 변환한다. 임의 동기 포인트는 동기 포인트 참조 변환 회로(231)에 입력된 동기 포인트 시간 정보에 의해 설정된다.

이어서, 동기 포인트 참조 변환 회로(231)에 의해 설정되는 동기 조절 단계에 대해 설명한다.

본 실시예에서, 임의 프레임 위치에 대한 동기 포인트의 설정은 다음과 정의된다. 중간 데이터(213')의 카운트 영역(프레임 위치)는 30 프레임/초의 출력 LTC 설정값(213)의 카운트 영역(프레임 위치)와 비교되고, 오프셋이 상호 동기인 카운트 값(프레임 위치)의 출력 타이밍이 상호간에 확실히 동시에 발생하는 방식으로 상기 설정값(213)에 인가된다. 이것은 임의 프레임 위치에 대한 동기 포인트 설정으로 정의된다. 이하, 오프셋을 동기 조절 오프셋이라 한다.

동기 조절 오프셋 처리를 도 42 내지 도 50을 참조하여 보도 상술한다. 전술한 바와 같이, 패턴 1(a), 패턴 1(b), 패턴 2(a)...패턴 4(b)을 포함하여 총 8개의 패턴이 지연 패턴 등에 기초한 중간 데이터(213') 내에 불연속적으로 존재한다. 상기 불연속 패턴에 대한 동일한 동기 조절 오프셋 처리를 수행함으로써, 동기 포인트를 임의 프레임 위치(카운트 값)에 설정할 수 있다.

따라서, 동기 조절 오프셋 처리는 예컨대, 불연속 패턴 중 하나인 패턴 1(a)의 불연속 패턴(도 10 참조)을 이용하여 이하 설명하겠다. 또한, 도 1(a) 이외의 불연속 패에서도, 동기 조절 오프셋 처리가 유사하게 수행된다.

도 42a 내지 도 42g에 도시된 바와 같이, 8개의 패턴이 중간 데이터(213')의 동기 패턴 및 30 프레임/초의 출력 LTC 설정값(213) 내에 존재한다. 도 42a의 패턴은 00 및 01 프레임과 동기이다. 도 42b의 패턴은 02 및 05 프레임과 동기이다. 도 42c의 패턴은 06 및 09 프레임과 동기이다. 도 42d의 패턴은 10 및 13 프레임과 동기이다. 도 42e의 패턴은 14 및 17 프레임과 동기이다. 도 42f의 패턴은 18 및 21 프레임과 동기이다. 도 42g의 패턴은 22 및 23 프레임과 동기이다.

상기 동기 패턴에서, 설정값(213)은 중간 데이터(213')에 대해 시간상 이전(종전) 단계로 이동된다. 이동량은 도 42a의 패턴에서 0, 도 42b의 패턴에서 -1, 도 42c의 패턴에서 -2, 도 42d의 패턴에서 -3, 도 42e의 패턴에서 -4, 도 42f의 패턴에서 -5, 도 42g의 패턴에서 -6이다.

결과적으로, 설정값(213)의 이동량은 동기 포인트의 프레임 위치 정보에 기초하여 설정되는 경우에, 동기 조절 설정값(216)은 임의 동기 포인트(프레임 위치)에서 거의 프레임 단위로 중간 데이터(213')와 동기화된다.

도 43에 도시된 동기 조절 오프셋 테이블에서, 이동량은 동기 조절 오프셋이 되도록 설정된다. 동기 포인트 시간 정보(233)가 입력되는 경우에, 동기 포인트 참조 변환 회로(231)는 정보(233)의 프레임 위치 정보에 기초한 이하의 동기 변환 오프셋 처리를 수행한다.

프레임 위치 정보가 00 및 01인 경우에, 오프셋량(+0)이 설정되어 도 44에 도시된 동기 조절 오프셋 처리가 수행된다. 이 경우에, 동기 조절 오프셋 처리는 오프셋량(+0) 때문에 거의 실행되지 않는다. 프레임 위치 정보가 02 내지 05인 경우에, 오프셋량(-1)이 설정되어, 도 45에 도시된 동기 조절 오프셋 처리가 수행된다. 프레임 위치 정보가 06 내지 09인 경우에, 오프셋량(-2)이 설정되어 도 46에 도시된 동기 조절 오프셋 처리가 수행된다. 프레임 위치 정보가 10 내지 13인 경우에, 오프셋량(-3)이 설정되어 도 47에 도시된 동기 조절 오프셋 처리가 수행된다. 프레임 위치 정보가 14 내지 17인 경우에, 오프셋량(-4)이 설정되어 도 48에 도시된 동기 조절 오프셋 처리가 수행된다. 프레임 위치 정보가 18 내지 21인 경우에, 오프셋량(-5)이 설정되어 도 49에 도시된 동기 조절 오프셋 처리가 수행된다. 프레임 위치 정보가 22 내지 23인 경우에, 오프셋량(-6)이 설정되어 도 50에 도시된 동기 조절 오프셋 처리가 수행된다.

동기 포인트 참조 변환 회로(231)는 동기 포인트 참조 변환 처리를 수행하여, 동기 조절 설정값(216)을 생성하고 상기 생성된 설정값(216)을 제2 LTC 신호 출력 회로(228)로 출력한다. 제2 LTC 신호 출력 회로(228)는 입력 설정값(216)을 30 프레임/초의 LTC 출력 신호(214)으로서 출력한다.

제7 실시예

본 실시예에서, 본 발명은 30 프레임/초 유형(논-드롭 모드)의 이미지 데이터를 24 프레임/초 유형(논-드롭 모드)의 이미지 데이터로 변환하는데 사용될 시간 코드 계산 장치에서 수행된다. 시간 코드 계산 장치는 동기 포인트이 고정적으로 양의 포인트(각 초의 00 프레임 포인트)으로 설정되어 있지 않고 각 포인트의 선택적인 프레임 위치(각 초)로 설정되어 있는 상태로 시간 코드를 변환시킨다.

우선, 본 실시예에 따른 시간 코드 계산 장치의 개략적인 구조에 대하여 도51의 기능 블록도를 참조하여 설명하겠다. 본 실시예에 따른 시간 코드 계산 장치는 제4 실시예의 구조 및 제5 실시예의 구조와 동일한 구조를 가지고 있으며, 동일하거나 유사한 부분은 동일한 참조 부호를 가지고 있으며, 이에 대한 설명은 생략하겠다. 본 발명에 따른 연속 변환 회로는 제4 실시예에 따른 연속 변환 회로(326A)와 제5 실시예에 따른 연속 변환 회로(326B) 중 어떤 것이 사용되더라도 동일한 구조를 가질 수 있다. 이러한 이유로, 앞으로의 설명과 도면(도 51 등)에서 이들을 개략적으로 연속 변환 회로(326)라고 부르겠다. 도 51에서, 패턴 인식 회로(325)는 도시되어 있지 않다. 연속 변환 회로(326)가 제4 실시예에 의한 연속 변환 회로(326A)로 구성되는 경우에, 패턴 인식 회로(325)가 필요하다.

본 실시예에 따른 시간 코드 계산 장치는 동기 조절기의 예에 따른 동기 포인트 참조 변환 회로(331)를 특징으로 한다. 동기 포인트 참조 변환 회로(331)는 24 프레임/초 출력 LTC 설정 값(313)을 선택적인 동기 포인트(선택적인 프레임 위치)에 대응하는 24 프레임/초 동기 조절 설정 값(316)으로 변환한다.

24 프레임/초 출력 LTC 설정 값(313)은 동기 포인트이 양의 포인트으로 고정되는 상태로 연속 변환 회로(326)에서 생성된다.

동기 포인트은 동기 포인트 시간 정보(333)에 기초하여 동기 포인트 참조 변환 회로(331)에 의해 설정된다.

다음으로, 동기 포인트 참조 변환 회로(331)에 의해 동기 조절 단계가 수행되는 것에 대하여 설명한다.

본 실시예에서, 동기 포인트을 선택적인 프레임 위치로 설정하는 것을 다음과 같이 정의한다. 중간 데이터(313')의 카운트 값(프레임 위치)은 24 프레임/초 출력 LTC 설정 값 (313)과 대조되고, 오프셋(동기 조절 오프셋)은 서로 동기될 카운트 값들(프레임 위치들)의 출력 타이밍이 명백히 서로 일치하는 방식으로 설정 값(313)에 적용된다. 이는 동기 포인트을 선택적인 프레임 위치로 설정하는 것이라고 정의된다.

동기 포인트 참조 변환 회로(331)에 의해 수행될 동기 조절 단계에 대하여는 도 52 내지 도 58을 참조하여 더욱 상세히 설명하겠다. 전술한 바와 같이, 다섯 개의 패턴의 불연속성(도 36 내지 도 40 등)이 지연 패턴 등에 기초하여 중간 데이터(313')에 존재한다. 본 실시예에서, 이러한 임의의 불연속적인 패턴에 대하여 동기 포인트을 선택적인 프레임 위치(카운트 값)로 설정할 수 있다. 또한, 동기 포인트은 동일한 동기 조절 오프셋 처리를 수행함으로써 설정될 수 있다. 이러한 이유로 불연속적인 패턴의 하나로서 패턴 1(도 36)을 예로 들어 동기 조절 단계를 설명하겠다. 또한, 패턴 1이 아닌 다른 불연속적인 패턴에서는 마찬가지로 동일한 동기 조절 단계가 수행된다.

도 52A 내지 도 52E에 도시된 바와 같이, 다섯 개의 패턴이 중간 데이터(313')와 24 프레임/초 출력 LTC 설정 값(313)의 동기 패턴에 존재한다. 도 52A에서의 패턴은 00 내지 02 프레임과 동기한다. 도 52B에서의 패턴은 04 내지 07 프레임과 동기한다. 도 52 C에서의 패턴은 09 내지 12 프레임과 동기한다. 도 52D에서의 패턴은 14 내지 17 프레임과 동기한다. 도 52E에서의 패턴은 19 내지 22 프레임과 동기한다.

이러한 동기 패턴에서 설정 값(313)은 중간 데이터(313')에 관하여 시간 참조으로 후방 쪽(미래 쪽)으로 움직여진다. 움직임의 양은 도 52A의 패턴에서 0이고, 도 52B의 패턴에서 +1이고, 도 52C의 패턴에서 +2이고, 도 52D의 패턴에서 +3이고, 도 52E의 패턴에서 +4이다.

이러한 이유로, 만일 설정 값(313)의 움직임의 양이 동기 포인트의 프레임 위치 정보에 기초하여 설정된다면, 24 프레임/초 동기 조절 설정 값(316)은 선택적인 동기 포인트(프레임 위치)에서 거의 프레임 유닛으로(in an almost frame unit) 중간 데이터(313')와 동기한다.

도 53에 도시된 동기 조절 오프셋 테이블(C2)에서, 움직임의 양은 동기 조절 오프셋으로 설정된다. 동기 포인트 시간 정보(333)가 입력될 때, 동기 포인트 참조 변환 회로(331)는 정보(333)의 프레임 위치 정보에 기초하여 다음의 동기 조절 단계를 수행한다.

프레임 위치 정보가 00 내지 03인 경우에, 오프셋 양(+0)은 도 54에 도시된 동기 조절 단계가 실행되도록 설정된다. 이 경우에, 동기 조절 단계는 오프셋 양(+0) 때문에 실질적으로 수행되지 않는다. 프레임 위치 정보가 04 내지 08인 경우에, 오프셋 양(+1)이 설정되고, 도 55에 도시된 동기 조절 단계가 실행된다. 프레임 위치 정보가 09 내지 13인 경우에, 오프셋 양(+2)은 도 56에 도시된 동기 조절 단계가 실행되도록 설정된다. 프레임 위치 정보가 14 내지 18인 경우에, 오프셋 양(+3)은 도 57에 도시된 동기 조절 단계가 실행되도록 설정된다. 프레임 위치 정보가 19 내지 23인 경우에, 오프셋 양(+4)은 도 58에 도시된 동기 조절 단계가실행되도록 설정된다.

동기 포인트 참조 변환 회로(331)는 동기 조절 단계를 실행함으로써, 24 프레임/초 동기 조절 설정 값(316)을 생성하고, 이렇게 생성된 설정 값(316)을 제2 LTC 신호 출력 회로(328)로 출력한다. 제2 LTC 신호 출력 회로(328)는 입력 설정 값(316)을 24 프레임/초 LTC 출력 신호(314)로서 출력한다.

제8 실시예

본 발명의 제8 실시예는 도 59 내지 도 61을 참조하여 설명하겠다. 제8 실시예는 24 프레임/초 유형(논-드롭 모드)의 시간 코드를 30 프레임/초 유형(드롭 모드)의 시간 코드로 변환하는 시간 코드 계산 장치를 제공한다.

본 실시예에 따른 시간 코드 계산 장치는 제6 실시예에서와 동일한 구조를 가지고, 동일하거나 유사한 부분은 동일한 참조 부호를 가지고 있으며, 이에 대한 설명은 생략하겠다.

본 실시예에 따른 시간 코드 계산 장치는 드롭 모드 변환기의 예로서 드롭 모드 변환 회로(234)를 특징으로 한다. 드롭 모드 변환 회로(234)는 동기 포인트 참조 변환 회로(231)와 제2 LTC 신호 출력 회로(228) 사이에 제공된다. 드롭 모드 변환 회로(234)는 논-드롭 모드 데이터인 동기 조절 설정 값(216)을 드롭 모드 데이터인 드롭 동기 조절 설정 값으로 변환한다.

다음으로, 드롭 모드 변환 회로(234)의 구조와 드롭 모드 변환 회로(234)에 의해 실행될 드롭 모드 변환 단계에 대하여 도 60 및 도 61을 참조하여 설명한다. 드롭 모드 변환 회로(234)는 제1 전체 카운트 영역 수 계산기의 예에 따른 제1 전체 카운트 영역 수 계산 회로(235)와, 제2 전체 카운트 영역 수 장치의 예에 따른 제2 전체 카운트 영역 수 계산 회로(236)와, 차이 계산기의 예에 따른 차이 TC 값 계산 회로(237)와, 계산기의 예에 따른 계산 회로(238)와, 스위칭 회로(239)를 포함한다.

동기 조절 설정 값(216)이 입력될 때, 제1 전체 카운트 영역 수 계산 회로(235)는 설정 값(216)에 의해 정의된 시간 코드 정보의 전체 카운트 영역 수 정보(30 프레임/초 포맷의 전체 프레임 수 정보)를 변환하여, 제1 전체 카운트 영역 수 정보(217)를 생성한다.

동기 포인트 시간 정보(233)가 입력될 때, 제2 전체 카운트 영역 수 계산 회로(236)가 정보(233)에 의해 정의된 시간 코드 정보를 (전체 프레임 수 정보에 대응하는) 24 프레임/초 포맷의 전체 카운트 영역 수 정보로 변환함으로써, 제2 전체 카운트 영역 수 정보(218)를 생성한다.

차이 TC 값 계산 회로(237)는 제1 전체 카운트 영역 수 정보(217)와 제2 전체 카운트 영역 수 정보(218) 간의 차이를 계산한다. 또한, 차이 TC 값 계산 회로(237)는 이렇게 해서 계산된 (차이 프레임 수 정보에 대응하는) 차이 카운트 영역 수를 시간 정보로 변환함으로써, 차이 시간 정보(219)를 생성한다. 더욱이, 차이 TC 값 계산 회로(237)는 그 차이가 동기 포인트에 관하여 시간 참조으로 전방 쪽(과거 쪽)에 위치하였는지 아니면, 후방 쪽(미래 쪽)에 위치하였는지를 나타내는 가산 및 감산 정보(220)를 생성한다.

계산 회로(238)는 잘 알려진 시간 코드 계산 장치를 사용하여 차이 시간 정보(219), 가산 및 감산 정보(220), 및 동기 포인트 시간 정보(233)를 기초로 단순히 계산을 수행함으로써, 동기 조절 설정 값(216)을 드롭 모드 데이터인 드롭 동기 조절 설정 값(221)으로 변환한다. 드롭 동기 조절 설정 값(221)의 시간 참조에서의 위치는 동기 포인트 시간 정보(233)에 의해 정의된 포인트에서 동기 조절 설정 값(216)과 동기가 이루어지는 방식으로 조절된다.

스위칭 회로(239)는 동기 조절 설정 값(216)과 드롭 동기 조절 설정 값(221)을 선택하고, 이들을 출력 LTCDF 정보(222)에 기초하여 제2 LTC 신호 출력 회로(228)로 출력한다.

출력 LTCDF 정보(222)는 제2 LTC 신호 출력 회로(228)로부터 출력된 30 프레임/초 LTC 출력 신호(214)의 출력 구성이 드롭 모드인지 또는 논-드롭 모드인지를 나타낸다.

드롭 모드 변환 회로(234)에 의해 수행될 드롭 모드 변환 단계는 아래에서 도 61의 신호 출력 구성 챠트를 참조하여 설명한다. 도 61은 30 프레임/초 포맷의 동기 포인트이 [10(시) : 09(분) : 00(초) : 02(프레임)]으로 설정되는 경우에, 논-드롭 모드 시간 코드인 t4 [11(시) : 09(분) : 00(초) : 02(프레임)] 또는 t3 [10(시) : 08(분) : 59(초) : 02(프레임)]가 드롭 모드 시간으로 변환되는 구성을 나타내는 챠트이다.

다시 말해서, 드롭 모드 변환 단계에서, 논-드롭 시간이 드롭 시간과 비교되어, 양 시간이 동기 포인트에서 완전히 동기하는 식으로 논-드롭 시간에 관한 드롭 시간을 조절한다.

먼저, 제1 전체 카운트 영역 수 계산 회로(235)에서, 논-드롭 정보인 동기 조절 설정 값(216)(t4 또는 t3)의 전체 카운트 영역 수 (전체 프레임 수)가 계산된다. t4 [11(시) : 09(분) : 00(초) : 02(프레임)]인 경우에, 1204202의 카운트 영역 수가 계산된다. t3 [10(시) : 08(분) : 59(초) : 02(프레임)]의 경우에, 1096172의 카운트 영역 수가 계산된다.

반면, 제2 전체 카운트 영역 수 계산 회로(236)에서, 논-드롭 정보인 동기 포인트 시간 정보(233)의 전체 카운트 영역 수(전체 프레임 수)가 계산된다. 동기 포인트 [10(시) : 09(분) : 00(초) : 02(프레임)]의 경우에, 1096202의 카운트 영역 수(프레임 수)가 계산된다.

차이 TC 값 계산 회로(237)는 동기 조절 설정 값(216)과 동기 포인트 시간 정보(233)간의 카운트 영역 수의 차이(프레임 수의 차이)를 계산한다. 제1 전체 카운트 영역 수 정보(217)와 제2 전체 카운트 영역 수 정보(218)에 기초하여 카운트 영역 수의 차이가 계산된다.

예를 들어, 동기 조절 설정 값(216)이 t4인 경우에, 1204202 - 1096202 = 108000이 계산된다. 반면, 동기 조절 설정 값(216)이 t3인 경우에, 1096202 - 1096172 = 30이 계산된다.

차이 TC 값 계산 회로(237)는 카운트 영역 수의 차이를 계산한 후, 차이 시간 정보(219)를 출력한다. 차이 시간 정보(219)는 카운트 영역 수의 차이를 논-드롭 모드의 30 프레임/초 포맷의 시간 정보로 변환함으로써 계산된다.

t4의 경우(프레임 차가 108000)에, 차이 시간 정보(219)는 01(시) : 00(분): 00(초) : 00(프레임)이다. t3의 경우(프레임 차가 30)에, 차이 시간 정보(219)는 00(시) : 00(분) : 1(초) : 00(프레임)이다.

차이 TC 값 계산 회로(237)는 이렇게 해서 계산된 차이 시간 정보(219)가 + 시간 정보인지 - 시간 정보인지에 기초하여 가산 및 감산 정보(220)를 생성한다. 계산된 시간 정보가 +인 경우(보다 구체적으로, 동기 조절 설정 값(216) > 동기 포인트 시간 정보(233)로 설정된 경우), 가산 및 감산 정보(가산)(220)가 생성된다. 계산된 시간 정보가 -인 경우(보다 구체적으로 동기 조절 설정 값(216) < 동기 포인트 시간 정보(233)로 설정된 경우), 가산 및 감산 정보(감산)(220)가 생성된다.

가산 및 감산 정보(가산)(220)는 동기 조절 설정 값(216)이 동기 포인트에 관하여 시간 참조으로 후방 쪽(미래 쪽)에 위치함을 의미한다. 반대로, 가산 및 감산 정보(감산)(220)는 동기 조절 설정 값(216)이 동기 포인트에 관하여 시간 참조으로 전방 쪽(과거 쪽)에 위치함을 의미한다.

차이 TC 값 계산 회로(237)에 의해 차이 시간 정보(219)와 가산 및 감산 정보(220)를 생성하는 방법은 앞서 개략적으로 설명되었다. 차이 시간 정보(219)와 가산 및 감산 정보(220)를 생성하는 방법에 대하여 이하에서 보다 상세히 설명하겠다.

차이 TC 값 계산 회로(237)에서 차이 시간 정보(219)는 제1 전체 카운트 영역 수 정보(217)(동기 조절 설정 값(216))와 제2 전체 카운트 영역 수 정보(218)(동기 포인트 시간 정보(233)) 간의 상대적인 위치 관계에 기초하여 다음과 같은 방식으로 생성된다.

제1 전체 카운트 영역 수 정보(217) > 제2 전체 카운트 영역 수 정보(218)이고 12 시간 미만의 차인 경우

이 경우, 카운트 영역 수의 차이[제1 전체 카운트 영역 수 정보(217) - 제2 전체 카운트 영역 수 정보(218)]가 계산되고, 카운트 영역 수의 차이는 그 후 논-드롭 모드인 30 프레임/초 포맷의 시간 코드 정보로 변환된다. 결과적으로 차이 시간 정보(219)가 생성된다. 더욱이, 가산 및 감산 정보(가산)(220)가 생성된다.

제1 전체 카운트 영역 수 정보(217) > 제2 전체 카운트 영역 수 정보(218)이고 12 시간 이상의 차인 경우

이 경우, 카운트 영역 수의 차이[(제2 전체 카운트 영역 수 정보(218) + 24 시간에 대응하는 카운트 영역 수) - 제1 전체 카운트 영역 수 정보(217)]가 계산되고, 카운트 영역 수의 차이가 그 후 논-드롭 모드인 30 프레임/초 포맷의 시간 코드 정보로 변환된다. 결과적으로, 차이 시간 정보(219)가 생성된다. 더욱이, 가산 및 감산(감산)(220)이 생성된다. 이 예의 경우에, 24 시간에 대응하는 카운트 영역 수(프레임 수)는 논-드롭 30 프레임/초 포맷의 24 시간에 대응하는 카운트 영역 수(프레임 수)를 나타내고, 보다 구체적으로는 2592000의 카운트 영역 수(프레임 수)가 얻어진다.

제1 전체 카운트 영역 수 정보(217) < 제2 전체 카운트 영역 수 정보(218)이고 12 시간 미만의 차인 경우

이 경우에, 카운트 영역 수의 차이[제2 전체 카운트 영역 수 정보(218) - 제1 전체 카운트 영역 수 정보(217)]가 계산되고, 카운트 영역 수의 차이가 그 후논-드롭 모드인 30 프레임/초 포맷의 시간 코드 정보로 변환된다. 결과적으로, 차이 시간 정보(219)가 생성된다. 더욱이, 가산 및 감산 정보(감산)(220)가 생성된다.

제1 전체 카운트 영역 수 정보(217) < 제2 전체 카운트 영역 수 정보(218)이고 12 시간 이상의 차인 경우

이 경우에, 카운트 영역 수의 차이[(제1 전체 카운트 영역 수 정보(217) + 24 시간에 대응하는 카운트 영역 수) - 제2 전체 카운트 영역 수 정보(218)]가 계산되고, 그 후 카운트 영역 수의 차이가 논-드롭 모드인 30 프레임/초 포맷의 시간 코드 정보로 변환된다. 결과적으로, 차이 시간 정보(219)가 생성된다. 더욱이, 가산 및 감산 정보(가산)(220)가 생성된다.

제1 전체 카운트 영역 수 정보(217) = 제2 전체 카운트 영역 수 정보(218)

이 경우에, 차이 (00 : 00 : 00)를 포함하는 차이 시간 정보(219)와 가산 및 감산 정보(가산)(220)가 생성된다.

상기 처리는 다음과 같은 이유로 수행된다. 동기 조절 설정 값(216)과 동기 포인트 시간 정보(233) 간의 시간 참조의 상대적인 위치 관계는 동일한 날의 상대적인 위치 관계 또는 국제 날짜 라인[24(시) : 00(분) : 00(초) : 00(프레임)]을 개재시키는(interpose) 상대적인 위치 관계이다. 시간 코드는 24 시간의 사이클 내에 되풀이되는 코드 데이터이고, 날짜의 갱신을 기록할 수 없다. 이러한 이유로, 동일한 날의 상대적인 위치 관계의 경우에는, 특별한 문제가 없다. 설정 값(216)과 시간 정보(233)가 그 사이에 개재된 국제 날짜 라인[24(시) : 00(분) :00(초) : 00(프레임)]과 함께 위치한 위치 관계인 경우에, 시간 참조으로 이들의 상대적인 위치 관계가 반전된다. 그러나, 차이 시간 정보(219)는 정확히 생성될 수 없다.

반면에 현재 사용되는 자기 기록 테이프를 주로 포함하는 기록 매체는 12 시간 이상의 기록 용량을 가지고 있지 않다. 이러한 관점에서, 본 실시예에서는, 12 시간 이상의 시간 차이가 동기 조절 설정 값(216)과 동기 포인트 시간 정보(233) 사이에 존재하는 경우에, 이들 모두가 이들 사이에 개재된 국제 날짜 라인[24(시) : 00(분) : 00(초) : 00(프레임)]과 서로 대립되도록 하는 상대적인 위치 관계가 설정되었다고 결정한다. 이 결정에 기초하여, 24 시간에 대응하는 카운트 영역 수(프레임 수)가 제1 전체 카운트 영역 수 정보(217) 또는 제2 전체 카운트 영역 수 정보(218)에 더해지고, 또한, 이렇게 해서 얻어진 가산 값은 카운트 영역 수의 차이를 계산하는 처리를 거치고, 시간 코드 정보로 변환되는 처리를 거친다. 결과적으로, 설정 값(216)과 시간 정보(233) 사이의 시간 참조의 상대적 위치 관계는 차이 시간 정보(219)가 정확히 생성될 수 있도록 보정된다.

계산 회로(238)는 이렇게 해서 계산된 가산 및 감산 정보(220)와 차이 시간 정보(219)에 기초하여 드롭 동기 조절 설정 값(221)을 생성한다. 보다 구체적으로는, 동기 포인트 시간 정보(233)에 의해 정의된 동기 포인트에 관하여 논-드롭 30 프레임/초 포맷으로 정의된 차이 시간 정보(219)에 의해 시간이 지나가거나(미래 쪽으로 움직이거나), 후방 쪽으로 움직이는(과거 쪽으로 움직이는) 경우에, 시간 코드의 값은 계산에 의해 얻어진다.

예를 들어, 시간 t4이 조건을 만족하는 경우에:

동기 조절 설정 값(216)은 [11(시) : 09(분) : 00(초) : 02(프레임)]이다.

차이 시간 정보(219)는 [01(시) : 00(분) : 00(초) : 00(프레임)]이다.

가산 및 감산 정보(가산)(220),

드롭 동기 조절 설정 값(221)은 [11(시) : 09(분) : 03(초) : 20(프레임)]이다.

마찬가지로, 시간 t3이 조건을 만족하는 경우에:

동기 조절 설정 값(216)은 [10(시) : 08(분) : 59(초) : 02(프레임)]이다.

차이 시간 정보(219)는 [00(시) : 01(분) : 01(초) : 00(프레임)]이다.

가산 및 감산 정보(감산)(220),

드롭 동기 조절 설정 값(221)은 [10(시) : 08(분) : 59(초) : 00(프레임)]이다.

계산 회로(238)에서의 계산 방법은 잘 알려져 있기 때문에, 자세한 설명은 생략한다.

스위칭 회로(239)는 출력된 LTCDF 정보(222)에 기초하여 입력 드롭 동기 조절 설정 값(221)과 동기 조절 설정 값(216)을 스위치하고, 출력 LTCDF 정보(222)를 제2 LTC 신호 출력 회로(228)로 출력한다. 더욱 구체적으로는, 출력 LTCDF 정보(222)가 드롭 모드로 설정되는 경우에, 드롭 동기 조절 설정 값(221)이 선택되고, 제2 LTC 신호 출력 회로(228)로 출력된다. 반면에, 출력 LTCDF 정보(222)가 논-드롭 모드로 설정되는 경우에, 동기 조절 설정 값(216)이 선택되고, 제2 LTC 신호 출력 회로(228)로 출력된다.

제9 실시예

본 발명이 제9 실시예는 도 62와 도 63을 참조하여 설명한다. 제9 실시예는 30 프레임/초 유형(드롭 모드)의 시간 코드를 24 프레임/초 유형의 시간 코드로 변환하는 시간 코드 계산 장치를 제공한다.

본 실시예에 따른 기본적인 구조는 제7 실시예에서와 동일하고, 동일하거나 유사한 부분은 동일한 참조 부호를 가지고 있고, 그에 대한 설명은 생략하겠다.

본 실시예에 따른 시간 코드 계산 장치는 논-드롭 모드 변환기의 예에 따른 논-드롭 모드 변환 회로(334)를 특징으로 한다. 논-드롭 모드 변환 회로(334)는 중간 데이터 생성 회로(324)의 입력 측에 제공된다. 드롭 모드 데이터인 30 프레임/초 출력 LTC 설정 값(310')이 입력될 때, 논 드롭 모드 변환 회로(334)는 30 프레임/초 출력 LTC 설정 값(310')을 논-드롭 모드 데이터인 30 프레임/초 동기 조절 값(317)으로 변환하고, 30 프레임/초 동기 조절 값(317)을 중간 데이터 생성 회로(324)로 출력한다. 반면에, 논-드롭 모드 데이터인 30 프레임/초 출력 LTC 설정 값(310)이 입력되는 경우에, 논-드롭 모드 변환 회로(334)는 설정 값(310)을 변환하지 않고, 설정 값(310)을 중간 데이터 생성 회로(324)로 정확히 출력한다.

논-드롭 모드 변환 회로(334)의 구조와 논-드롭 모드 변환 회로(334)에 의해 수행될 논-드롭 모드 변환 단계는 제8 실시예에 따른 드롭 모드 변환 회로(234)와 근본적으로 동일하다. 보다 구체적으로는, 논-드롭 모드 변환 회로(334)는 제1 전체 카운트 영역 수 계산기의 예에 따른 제1 전체 카운트 영역 수 계산 회로(335)와, 제2 전체 카운트 영역 수 계산기의 예에 따른 제2 전체 카운트 영역 수 계산 회로(336)와, 차이 계산기의 예에 따른 차이 TC 값 계산 회로(337)와, 계산기의 예에 따른 계산 회로(338)와, 스위칭 회로(339)를 포함한다.

논-드롭 모드 변환 회로(334)에 의해 수행될 논-드롭 모드 변환 단계에 대하여 이하에서 설명하겠다.

30 프레임/초 출력 LTC 설정 값(310')이 입력될 때, 제1 전체 카운트 영역 수 계산 회로(335)는 설정 값(310')에 의해 정의된 시간 코드 정보의 전체 카운트 영역 수 정보(드롭 모드인 30 프레임/초 포맷)를 변환함으로써 제1 전체 카운트 영역 수 정보(317)를 생성한다.

동기 포인트 시간 정보(333)가 입력될 때, 제2 전체 카운트 영역 수 계산 회로(336)는 정보(333)에 의해 정의된 시간 코드 정보를 (전체 프레임 수 정보에 대응하는) 드롭 모드의 30 프레임/초 포맷인 전체 카운트 영역 수 정보로 변환함으로써 제2 전체 카운트 영역 수 정보(318)를 생성한다.

차이 TC 값 계산 회로(337)는 제1 전체 카운트 영역 수 정보(317)와 제2 전체 카운트 영역 수 정보(318) 간의 차이를 계산한다. 또한, 차이 TC 값 계산 회로(337)는 이렇게 해서 계산된 (차이 프레임 수 정보에 대응하는) 차이 카운트 영역 수를 시간 정보로 변환함으로써, 차이 시간 정보(319)를 생성한다. 더욱이, 차이 TC 값 계산 회로(337)는 그 차이가 동기 포인트에 관하여 시간 참조으로 전방 쪽(과거 쪽)에 위치하였는지 아니면, 후방 쪽(미래 쪽)에 위치하였는지를 나타내는 가산 및 감산 정보(320)를 생성한다.

계산 회로(338)는 차이 시간 정보(논-드롭 시간 정보)(319)와, 가산 및 감산 정보(320)와, 동기 포인트 시간 정보(333)에 기초하여, 드롭 모드인 30 프레임/초 출력 LTC 설정 값(310')을 논-드롭 모드의 데이터인 30 프레임/초 동기 조절 설정 값(321)으로 변환한다. 30 프레임/초 동기 조절 설정 값(321)의 시간 참조에서의 위치는 동기 포인트 시간 정보(333)에 의해 정의된 포인트에서 24 프레임/초 동기 조절 설정 값(316)과 동기가 일어나게 하는 방식으로 조절된다.

스위칭 회로(339)는 30 프레임/초 출력 LTCDF 정보(336)에 기초하여 논-드롭 모드인 30 프레임/초 출력 LTC 설정 값(310)과 입력 30 프레임/초 동기 조절 설정 값(321)을 스위칭하고, 이들을 중간 데이터 생성 회로(324)로 출력한다. 보다 구체적으로는, 30 프레임/초 출력 LTCDF 정보(336)가 드롭 모드로 설정되는 경우에, 30 프레임/초 동기 조절 설정 값(321)이 선택되어, 중간 데이터 생성 회로(324)로 출력된다. 반면에 30 프레임/초 출력 LTCDF 정보(336)가 논-드롭 모드로 설정되는 경우에, 논-드롭 모드인 30 프레임/초 출력 LTC 설정 값(310)이 선택되어, 중간 데이터 생성 회로(324)로 출력된다.

중간 데이터 생성 회로(324)는 입력된 30 프레임/초 동기 조절 설정 값(321) 또는 30 프레임/초 출력 LTC 설정 값(310)에 기초하여 24 프레임/초 변환을 위한 데이터(311)를 생성한다. 이 방법은 전술한 각 실시예에서 상세히 설명하였기 때문에, 여기서 설명은 생략한다.

제10 실시예

본 발명의 제10 실시예는 도 64 내지 도 66을 참조하여 설명한다. 제10 실시예는 24 프레임/초 유형의 시간 코드를 25 프레임/초 유형의 시간 코드로 변환하는 시간 코드 계산 장치를 제공한다.

본 실시예에 따른 시간 코드 계산 장치는 제1 전체 카운트 영역 수 계산기의 예에 따른 제1 전체 카운트 영역 수 계산 회로(435)와, 제2 전체 카운트 영역 수 계산기의 예에 따른 제2 전체 카운트 영역 수 계산 회로(436)와, 차이 계산기의 예에 따른 차이 TC 값 계산 회로(437)와, 계산기의 예에 따른 계산 회로(438)를 포함한다.

24 프레임/초 시간 정보(401)가 입력될 때, 제1 전체 카운트 영역 수 계산 회로(435)는 정보(401)에 의해 정의된 시간 코드 정보의 전체 카운트 영역 수 정보(24 프레임/초 포맷)를 변환함으로써, 제1 전체 카운트 영역 수 정보(417)를 생성한다.

동기 포인트 시간 정보(433)가 입력될 때, 제2 전체 카운트 영역 수 계산 회로(436)는 정보(433)를 24 프레임/코드 포맷으로 간주하고, 정보(433)에 의해 정의된 시간 코드 정보를 24 프레임/초 포맷의 전체 카운트 영역 수 정보(전체 프레임 수 정보)로 변환함으로써, 제2 전체 카운트 영역 수 정보(418)를 생성한다.

차이 TC 값 계산 회로(437)는 제1 전체 카운트 영역 수 정보(417)와 제2 전체 카운트 영역 수 정보(418) 사이의 차이를 계산한다. 또한, 차이 TC 값 계산 회로(437)는 이렇게 계산된 카운트 영역 수의 차이(프레임 수의 차이)를 25 프레임/초 포맷의 시간 코드 정보로 변환함으로써 차이 시간 정보(419)를 생성한다. 또한, 차이 TC 값 계산 회로(437)는 동기 포인트에 관하여 시간 참조으로 차이가 전방 쪽에 위치했는지 또는 후방 쪽에 위치했는지를 나타내는 가산 및 감산 정보(420)를 생성한다.

계산 회로(438)는 차이 시간 정보(419), 가산 및 감산 정보(420), 및 동기 포인트 시간 정보(433)에 기초하여 24 프레임/초 시간 정보(401)를 25 프레임/초 시간 정보(421)로 변환한다. 이러한 변환 과정의 실행에 있어서, 계산 회로(438)는 동기 포인트 시간 정보(433)를 25 프레임/초 포맷으로 간주함으로써 동작을 수행한다.

또한, 25 프레임/초 시간 정보(421)의 시간 참조에서의 위치는 동기 포인트 시간 정보(433)에 의해 정의된 포인트에서 24 프레임/초 시간 정보(401)와 동기가 이루어지는 방식으로 조절된다.

본 실시예에 따른 시간 코드 계산 장치에 의해 실행될 시간 코드를 계산하는 방법은 도 65의 시간 챠트와 도 66의 신호 출력 구성 챠트를 참조하여 설명하겠다. 시간 코드 계산은 24 프레임/초 포맷의 시간 코드를 25 프레임/초 포맷의 시간 코드로 변환하는 계산을 의미한다.

본 실시예에 따른 시간 코드 계산 장치는 단순히 24 프레임/초 포맷의 시간 코드를 25 프레임/초 포맷의 시간 코드로 판독하는 동작을 수행함으로써, 시간 코드를 계산하는 과정을 수행한다.

이 경우에, 두 가지 포맷은 1 프레임/초의 프레임 차이를 가지고 있다. 이러한 이유로, 변환 후에 얻어진 25 프레임/초 포맷의 시간 코드가 변환되지 않은 24 프레임/초 포맷의 시간 코드와 비교되는 경우에, 두 시간 코드의 시간 차이는시간 코드의 시간이 더 갈 때(gain), 증가된다. 24 프레임/초 포맷의 시간 코드와 25 프레임/초 포맷의 시간 코드간의 시간 차이는 매초 동안 매 프레임 증가된다.

도 65에 도시된 예에서, 24 프레임/초 포맷의 시간 코드가 동기 포인트이 [10(시) : 10(분) : 00(초) : 00(프레임)]으로 설정되는 상태로 25 프레임/초 포맷의 시간 코드로 변환될 때, 다음과 같은 시간 차이가 생긴다.

동기 포인트에서 1 초 지나는 24 프레임/초 포맷의 시간 코드의 포인트, 즉, [10(시) : 10(분) : 01(초) : 00(프레임)]이 25 프레임/초 포맷의 시간 코드로 변환된다면, [10(시) : 10(분) : 00(초) : 24(프레임)]이 얻어진다. 변환 전후에, 25 프레임/초 포맷의 1 프레임에 대응하는 시간 차이가 생긴다.

마찬가지로, 동기 포인트에서 2 초 지나는 24 프레임/초 포맷의 시간 코드의 포인트, 즉, [10(시) : 10(분) : 02(초) : 00(프레임)]이 25 프레임/초 포맷의 시간 코드로 변환된다면, [10(시) : 10(분) : 01(초) : 23(프레임)]이 얻어진다. 변환 전후에, 25 프레임/초 포맷의 2 프레임에 대응하는 시간 차이가 생긴다.

이러한 시간 차이는 다음과 같은 처리에 의해 계산될 수 있다. 24 프레임/초 포맷의 각 포인트과 동기 포인트간의 차이 카운트 영역 수가 계산되고, 또한, 차이 카운트 영역 수가 25 프레임/초 포맷으로 변환된다. 이렇게 해서, 시간 차이가 계산될 수 있다.

앞서 말한 것으로부터, 동기 포인트에서 24 프레임/초 포맷의 시간 코드를 25 프레임/초 포맷의 시간 코드와 동기시키기 위하여, 변환에 의해 생성될 25 프레임/초 포맷의 시간 코드는 동기 포인트으로부터 시간 차이에 대응하도록 쉬프트되는 것이 바람직하다.

예를 들어, [10(시) : 10(분) : 02(초) : 00(프레임)]을 나타내는 24 프레임/초 포맷의 시간 코드를 25 프레임/초 포맷의 시간 코드로 변환할 때, 동기 포인트 [10(시) : 10(분) : 00(초) : 00(프레임)]에서 두 시간 코드를 서로 동기시키기 위하여, 생성될 25 프레임/초 포맷의 시간 코드가 [10(시) : 10(분) : 01(초) : 23(프레임)]으로 쉬프트되어 설정되는 것이 바람직하다.

본 실시예에 따른 시간 코드 계산 장치는 다음과 같은 방법으로 시간 코드 변환 처리를 수행한다. 시간 코드 계산 장치는 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433)간의 전체 프레임 차이를 계산하고, 계산 결과에 기초하여 시간 코드 변환 처리를 수행한다.

본 실시예에 따른 시간 코드 계산 장치에 의해 수행될 시간 코드를 계산하는 방법은 이하에서 좀 더 상세히 설명한다. 다음 설명에서 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433) 간의 전체 카운트 영역 수의 차이는 동기 포인트에 대한 차이 카운트 영역 수(간단히 차이 카운트 영역 수라 한다)를 말한다.

도 65에 도시된 바와 같이, 동기 포인트이 [10(시) : 10(분) : 00(초) : 00(프레임)]으로 설정된 경우에, 24 프레임/초 시간 정보(401)가 [10(시) : 10(분) : 02(초) : 00(프레임)]으로 설정될 때 차이 카운트 영역 수는 +48이다. 차이 카운트 영역 수(+48)에 대응하는 25 프레임/초 시간 정보(421)의 시간 코드는 [10(시) : 10(분) : 01(초) : 23(프레임)]이다.

따라서, 동기 포인트이 설정된 24 프레임/초 시간 정보(401)와 25 프레임/초 시간 정보(421)에서, 프레임들은 차이 카운트 영역 수(차이 프레임 수)인 파라미터를 통하여 일대일로 서로 대응한다. 이렇게 해서, 차이 카운트 영역 수가 계산된다. 결과적으로 변환 후에 얻어진 시간 코드인 25 프레임/초 시간 정보(421)를 계산하는 것이 가능하다.

이러한 시간 코드 계산 이론을 고려할 때, 본 실시예에 따른 시간 코드 계산 방법에서 다음 처리가 수행된다. 우선 차이 TC 값 계산 회로(437)에서 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433)간의 전체 카운트 영역 수의 차이(전체 프레임 수의 차이)가 계산된다. 차이 TC 값 계산 회로(437)에서 결과적으로 차이 카운트 영역 수(차이 프레임 수)가 계산된다. 차이 TC 값 계산 회로(437)에서는 이렇게 해서 계산된 차이 카운트 영역 수가 차이 시간 정보(419)로 변환된다. 차이 시간 정보(419)에서, 시간 코드가 차이 카운트 영역 수만큼 진행하는(advance) 포인트은 변환 후에 얻어진 포맷인 25 프레임/초 포맷에 의해 정의된다.

도 65에 도시된 예에서, 차이 시간 정보(419)는 다음과 같다. 24 프레임/초 포맷의 시간 코드의 포인트 [10(시) : 10(분) : 02(초) : 00(프레임)]에 대응하는 차이 시간 정보(419)는 [00(시) : 00(분) : 01(초) : 23(프레임)]이다.

다시 말해서, 24 프레임/초 포맷의 시간 코드의 포인트 [10(시) : 10(분) : 02(초) : 00(프레임)]에서, 25 프레임/초 포맷의 동기 포인트 [10(시) : 10(분) : 00(초) : 00(프레임)]에 대하여 [00(시) : 00(분) : 01(초) : 23(프레임)] 만큼 진행한다.

차이 TC 값 계산 회로(437)에 의하여 차이 시간 정보(419)와 가산 및 감산 정보(420)를 생성하는 방법은 앞에서 개략적으로 설명되었다. 차이 시간 정보(419)와 가산 및 감산 정보(420)를 생성하는 방법에 대하여 이하에서 보다 상세히 설명하겠다.

차이 TC 값 계산 회로(437)에서 차이 시간 정보(419)는 제1 전체 카운트 영역 수 정보(417)(24 프레임/초 시간 정보(401))와 제2 전체 카운트 영역 수 정보(418)(동기 포인트 시간 정보(433)) 간의 상대적 위치 관계에 기초하여 다음과 같은 방식으로 계산된다.

제1 전체 카운트 영역 수 정보(417) > 제2 전체 카운트 영역 수 정보(418)이고 12 시간 미만의 차인 경우

이 경우, 카운트 영역 수의 차이[제1 전체 카운트 영역 수 정보(417) - 제2 전체 카운트 영역 수 정보(418)]가 계산되고, 차이는 그 후 25 프레임/초 포맷의 시간 코드 정보로 변환된다. 결과적으로 차이 시간 정보(419)가 생성된다. 더욱이, 가산 및 감산 정보(가산)(420)이 생성된다.

제1 전체 카운트 영역 수 정보(417) > 제2 전체 카운트 영역 수 정보(418)이고 12 시간 이상의 차인 경우

이 경우, 카운트 영역 수의 차이[(제2 전체 카운트 영역 수 정보(418) + 24 시간에 대응하는 카운트 영역 수) - 제1 전체 카운트 영역 수 정보(417)]가 계산되고, 차이가 그 후 25 프레임/초 포맷의 시간 정보로 변환된다. 결과적으로, 차이시간 정보(419)가 생성된다. 더욱이, 가산 및 감산(감산)(420)이 생성된다. 이 예의 경우에, 24 시간에 대응하는 카운트 영역 수(프레임 수)는 24 프레임/초 포맷의 24 시간에 대응하는 카운트 영역 수(프레임 수)를 나타내고, 보다 구체적으로는 2073600의 카운트(프레임 수)가 얻어진다.

제1 전체 카운트 영역 수 정보(417) < 제2 전체 카운트 영역 수 정보(418)이고 12 시간 미만의 차인 경우

이 경우에, 카운트 영역 수의 차이[제2 전체 카운트 영역 수 정보(418) - 제1 전체 카운트 영역 수 정보(417)]가 계산되고, 차이가 그 후 25 프레임/초 포맷의 시간 정보로 변환된다. 결과적으로, 차이 시간 정보(419)가 생성된다. 더욱이, 가산 및 감산 정보(감산)(420)가 생성된다.

제1 전체 카운트 영역 수 정보(417) < 제2 전체 카운트 영역 수 정보(418)이고 12 시간 이상의 차인 경우

이 경우에, 카운트 영역 수의 차이[(제1 전체 카운트 영역 수 정보(417) + 24 시간에 대응하는 카운트 영역 수) - 제2 전체 카운트 영역 수 정보(418)]가 계산되고, 그 후 차이가 25 프레임/초 포맷의 시간 정보로 변환된다. 결과적으로, 차이 시간 정보(419)가 생성된다. 더욱이, 가산 및 감산 정보(가산)(420)가 생성된다.

제1 전체 카운트 영역 수 정보(417) = 제2 전체 카운트 영역 수 정보(418)

이 경우에, 차이 (00 : 00 : 00)를 포함하는 차이 시간 정보(419)와 가산 및 감산 정보(가산)(420)이 생성된다.

상기 처리는 다음과 같은 이유로 수행된다. 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433) 간의 시간 참조의 상대적인 위치 관계는 동일한 날의 상대적인 위치 관계 또는 국제 날짜 라인[24(시) : 00(분) : 00(초) : 00(프레임)]을 개재시키는 상대적인 위치 관계이다. 반면에, 시간 코드는 24 시간의 사이클 내에 되풀이되는 코드 데이터이고, 날짜의 갱신을 기록할 수 없다. 이러한 이유로, 동일한 날의 상대적인 위치 관계의 경우에, 특별한 문제가 없다. 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433)가 그 사이에 개재된 국제 날짜 라인[24(시) : 00(분) : 00(초) : 00(프레임)]과 함께 위치한 위치 관계인 경우에, 시간 참조으로 이들의 상대적인 위치 관계가 반전된다. 그러나, 차이 시간 정보(419)는 정확히 생성될 수 없다.

반면에 현재 사용되는 자기 기록 테이프를 주로 포함하는 기록 매체는 12 시간 이상의 기록 용량을 가지고 있지 않다. 이러한 관점에서, 본 실시예에서는, 12 시간 이상의 시간 차이가 24 프레임/초 시간 정보(401)와 동기 포인트 시간 정보(433) 사이에 존재하는 경우에, 이들 모두가 이들 사이에 개재된 국제 날짜 라인[24(시) : 00 : 00]과 서로 대립되도록 하는 상대적인 위치 관계가 설정되었다고 결정된다. 이 결정에 기초하여, 24 시간에 대응하는 카운트 영역 수(프레임 수)가 제1 전체 카운트 영역 수 정보(417) 또는 제2 전체 카운트 영역 수 정보(418)에 더해지고, 또한, 카운트 영역 수의 차이(프레임 수의 차이)를 계산하는 처리를 거치고, 시간 코드 정보로 변환되는 처리를 거친다. 결과적으로, 24 프레임/초 시간 정보(401)와 시간 정보(433) 사이의 시간 참조의 상대적 위치 관계는 차이 시간 정보(419)가 정확히 생성되도록 보정된다.

이렇게 해서 생성된 차이 시간 정보(419), 가산 및 감산 정보(420), 및 동기 포인트 시간 정보(433)가 입력되는 계산 회로(438)는 다음 동작을 수행한다. 동기 포인트 시간 정보(433)에 의해 정의된 동기 포인트에 관한 25 프레임/초 포맷에서 정의된 차이 시간 정보(419) 만큼 시간이 지나가거나 거꾸로 가는 경우에, 계산 회로(438)는 시간 코드의 값을 계산한다. 결과적으로, 계산 회로(438)는 25 프레임/초 시간 정보(421)를 생성한다.

차이 시간 정보(419)가 플러스인 경우에(24 프레임/초 시간 정보(401)에 의해 정의된 포인트이 시간 참조으로 동기 포인트보다 늦은 경우에), 가산 및 감산 정보(420)는 (가산)가 이러한 상황을 계산 회로(438)에 알려주는 것을 의미한다. 차이 시간 정보(419)가 마이너스인 경우에(24 프레임/초 시간 정보(401)에 의해 정의된 포인트이 시간 참조으로 동기 포인트보다 빠른 경우에), 마찬가지로 가산 및 감산 정보(420)는 (감산)가 이러한 상황을 계산 회로(438)에 알려주는 것을 의미한다.

계산 회로(438)에서의 특유한 계산 방법은 본 발명의 특징이 아니고, 공지된 임의의 방법으로 수행될 수 있다. 이러한 이유로 이에 대한 상세한 설명은 생략한다.

본 실시예에 따른 시간 코드 변환 동작은 도 66을 참조하여 이하에서 상세히 설명한다. 다음 상태를 예로 들어서 설명한다. 시간 코드의 기록 시작으로부터 12 시간이 막 지난 포인트 [12(시) : 00(분) : 00(초) : 00(프레임)]이 동기 포인트으로 설정되었다고 가정하고, 포인트 t1 [11(시): 59(분) : 57(초) : 22(프레임)]을 나타내는 24 프레임/초 시간 정보(401) 또는 포인트 t2 [13(시): 00(분) : 00(초) : 00(프레임)]을 나타내는 24 프레임/초 시간 정보(401)가 어떻게 25 프레임/초 시간 정보(421)로 변환되는지를 예로 들어서 본 실시예에 따른 시간 코드 변환 동작을 설명하겠다.

먼저, 제1 전체 카운트 영역 수 계산 회로(435)에서는, 24 프레임/초 시간 정보(401)에서의 전체 카운트 영역 수(제1 전체 카운트 영역 수 정보(417))가 계산된다. 여기서, [13(시): 00(분) : 00(초) : 00(프레임)] = 1123200(t2의 경우)와, [11(시): 59(분) : 57(초) : 22(프레임)] = 1036750(t1의 경우)가 제2 전체 카운트 영역 수 정보(418)로서 계산된다.

반면, 제2 전체 카운트 영역 수 계산 회로(436)에서는 동기 포인트 시간 정보(433)에서의 전체 카운트 영역 수(제2 전체 카운트 영역 수 정보(418))가 계산된다. 여기서, [12(시): 00(분) : 00(초) : 00(프레임)] = 1036800가 제1 전체 카운트 영역 수 정보(417)로서 계산된다.

먼저, 차이 TC 값 계산 회로(437)에서는, 먼저 제1 전체 카운트 영역 수 정보(417)와 제2 전체 카운트 영역 수 정보(418) 간의 카운트 영역 수의 차이(프레임 수의 차이)가 계산된다. 여기서, 1123200 - 1036800 = 86400(t2의 경우에)와, 1036800 - 1036750 = 50(t1의 경우에)가 카운트 영역 수의 차이(프레임 수의 차이)로서 계산된다.

차이 TC 값 계산 회로(437)에서는 이렇게 해서 계산된 카운트 영역 수의 차이가 25 프레임/초 포맷의 차이 시간 정보(419)로서 변환된다. t2의 경우에, [00(시): 57(분) : 36(초) : 00(프레임)]이 차이 시간 정보(419)로서 계산된다. 이 경우에, 가산 및 감산 정보(420)는 (가산)을 나타낸다. t1의 경우에, [00(시): 00(분) : 02(초) : 00(프레임)]이 차이 시간 정보(419)로서 계산된다. 이 경우에, 가산 및 감산 정보(420)는 (감산)을 나타낸다.

계산 회로(438)에서 25 프레임/초 시간 정보(421)는 입력되는 차이 시간 정보(419)와 가산 및 감산 정보(420)에 기초하여 생성된다. t2의 경우에, [12(시): 57(분) : 36(초) : 00(프레임)]이 25 프레임/초 시간 정보(421)로서 생성된다. t1의 경우에 [11(시): 59(분) : 58(초) : 00(프레임)]이 25 프레임/초 시간 정보(421)로서 생성된다.

제11 실시예

본 발명에 따른 제11 실시예를 도 67 및 도 68을 참조하여 설명한다. 제11 실시예는 25 프레임/초 타입의 시간 코드를 24 프레임/초 타입의 시간 코드로 변환하기 위한 시간 코드 계산 장치를 제공한다.

본 실시예에 따른 시간 코드 계산 장치는 예컨대 제1 전체 카운트 영역 수 계산기와 같은 제1 전체 카운트 영역 수 계산 회로(535)와, 예컨대 제2 전체 카운트 영역 수 계산기와 같은 제2 전체 카운트 영역 수 계산 회로(536)와, 예컨대 차이 계산기와 같은 차이 TC값 계산 회로(537)와, 예컨대 계산기와 같은 계산 회로(538)을 포함한다.

25 프레임/초 시간 정보(501)가 입력될 때, 제1 전체 카운트 영역 수 계산회로(535)는 정보(501)에 의해서 한정된 시간 코드 정보의 총 카운트 영역 수 정보(25 프레임/초 포맷)를 변환하여, 제1 전체 카운트 영역 수 정보(517)를 발생한다.

동기 포인트 시간 정보(533)가 입력되었을 때, 제2 전체 카운트 영역 수 계산 회로(536)는 정보(533)를 25 프레임/초 포맷으로 생각하고 그 한정된 시간 코드 정보를 25 프레임/초 포맷에서 총 카운트 영역 수(총 프레임 수) 정보로 변환함으로써, 제2 전체 카운트 영역 수 정보(518)를 발생한다.

차이 TC값 계산 회로(537)는 제1 전체 카운트 영역 수 정보(517)와 제2 전체 카운트 영역 수 정보(518) 사이의 차이를 계산한다. 또한, 차이 TC 값 계산 회로(537)는 그렇게 계산된 차이 카운트 영역의 수를 24 프레임/초 정보 내의 시간 코드 정보로 변환하고, 그렇게 해서 차이 시간 정보(519)를 발생한다. 또한, 차이 TC값 계산 회로(537)는 차이가 동기 포인트에 대하여 시간을 기초로 전방에 있는지 또는 후방에 있는지를 알려주는 가산 및 감산 정보(520)를 발생한다.

계산 회로(538)는 25 프레임/초 시간 정보(501)를 차이 시간 정보(519), 가산 및 감산 정보(520) 및 24 프레임/초 시간 정보라고 간주되는 동기 포인트 시간 정보(533)에 기초하여 24 프레임/초 시간 정보(521)로 변환한다. 24 프레임/초 시간 정보(521)의 시간 기초의 위치는 동기 포인트 시간 정보(533)에 의해서 한정되는 포인트 상에서 25 프레임/초 시간 정보(501)에 동기화가 취해지는 방법으로 조절된다.

본 실시예에 따른 시간 코드 계산 장치에 의해 실행되는 시간 코드의 계산방법은 도 68의 시간 챠트와 도 66의 신호 출력 구성 챠트를 참조하여 설명한다.

25 프레임/초 포맷의 시간 코드를 24 프레임/초 시간 포맷의 시간 코드로 변환하는 과정은 도 68에 도시하는 바와 같이, 25 프레임/초 포맷의 시간 코드를 24 프레임/초 시간 포맷의 시간 코드로 판독함으로써 간단하게 실행된다.

이 경우, 2 가지 포맷 모두는 1 프레임/초의 프레임 차이를 지닌다. 이러한 이유로, 변환 후의 24 프레임/초 포맷의 시간 코드가 변환되지 않은 25 프레임/초 포맷의 시간 코드와 비교되는 경우, 동기 포인트에 대하여 시간 코드 이득에서 1 시간일 때, 2 개의 시간 코드 사이의 시간 차이가 증가한다. 25 프레임/초 포맷의 시간 코드와 24 프레임/초 포맷의 시간 코드 사이의 시간 차이가 모든 프레임에 대하여 1 초만큼 감소한다.

도 68에 도시하는 실시예는 동기 포인트가 [10(시) : 10(분) : 00(초) : 00(프레임)]으로 설정되는 것과 같은 상태에서 25 프레임/초 포맷의 시간 코드가 24 프레임/초 시간 코드로 변환되는 때, 아래와 같은 시간 차이가 만들어지는 것을 나타낸다.

25 프레임/초 포맷의 시간 코드의 포인트가 동기 포인트로부터 1 초가 경과한 때, 즉 [10(시) : 10(분) : 01(초) : 01(프레임)]이 24 프레임/초 포맷의 시간 코드로 변환된 때, [10(시) : 10(분) : 01(초) : 01(프레임)]이 얻어진다. 변환의 전후에, 24 프레임/초 포맷의 하나의 프레임에 대응하는 시간 차이가 만들어진다.

마찬가지로, 25 프레임/초 포맷의 시간 코드의 포인트가 동기 포인트로부터 2 초가 경과한 때, 즉 [10(시) : 10(분) : 02(초) : 00(프레임)]이 24 프레임/초포맷의 시간 코드로 변환된 때, [10(시) : 10(분) : 02(초) : 02(프레임)]이 얻어진다. 변환의 전후에, 24 프레임/초 포맷의 두 개의 프레임에 대응하는 시간 차이가 만들어진다.

위와 같은 시간 차이가 아래와 같은 과정을 따라 계산될 수 있다. 25 프레임/초 포맷 상의 각 포인트와 동기 포인트 사이의 차이 카운트 영역 수가 계산되고, 또한 차이 카운트 영역 수가 24 프레임/초 포맷으로 변환된다. 그렇게 해서, 시간 차이가 계산될 수 있다.

앞으로 진행되는 과정에서, 25 프레임/초 포맷의 시간 코드와 24 프레임/초포맷의 시간 코드를 동기 포인트에서 동기시키기 위하여, 변환에 의해서 발생하는 24 프레임/초 포맷의 시간 코드가 동기 포인트로부터의 시간 차이에 대응하여 시프트되는 것이 바람직하다.

예컨대, [10(시) : 10(분) : 02(초) : 00(프레임)]을 나타내는 25 프레임/초 포맷의 시간 코드를 24 프레임/초 포맷의 시간 코드로 변환할 때, 2 개의 시간 코드를 서로 동기 포인트 [10(시) : 10(분) : 00(초) : 00(프레임)]에서 동기시키기 위하여, 발생되는 24 프레임/초 포맷의 시간 코드가 [10(시) : 10(분) : 02(초) : 02(프레임)]의 시프트를 지니도록 설정되는 것이 바람직하다.

본 실시예에 따른 시간 코드 계산 장치는 아래와 같은 방법으로 시간 코드 과정을 실행한다. 시간 코드 계산 장치는 25 프레임/초 시간 정보(501)와 동기 포인트 시간 정보(533) 사이의 총 프레임의 차이를 계산하고, 계산의 결과에 기초하여 시간 코드 변환 과정을 실행한다. 그러한 변환 과정은 제10 실시예에 따른 변환과정와 기본적으로 동일하기 때문에, 그에 대한 보다 상세한 설명은 생략한다.

그러한 시간 코드 계산 이론을 고려할 때, 본 실시예에서는 아래와 같은 과정이 실행된다. 우선, 차이 TC값 계산 회로(537)에서, 25 프레임/초 시간 정보(501)와 동기 포인트 시간 정보(533) 사이의 총 카운트 영역 수의 차이(프레임 수의 차이)가 계산되어서, 차이 카운트 영역 수가 계산된다. 또한, 차이 TC값 계산 회로(537)에서, 그렇게 계산된 차이 카운트 영역 수의 차이가 차이 시간 정보(519)로 변환된다. 차이 시간 정보(519)에서, 차이 카운트 영역 수에 의해서 시간 코드가 진행하는 포인트가 24 프레임/초 포맷에 의해서 변환 후에 얻어지는 포맷으로 한정된다.

도 68에 도시하는 실시예에서, 차이 시간 정보(519)는 아래와 같다. 25 프레임/초 포맷의 시간 코드의 포인트 [10(시) : 10(분) : 00(초) : 02(프레임)]에 대응하는 차이 시간 정보(519)는 [10(시) : 10(분) : 02(초) : 02(프레임)]이다.

다시 말하면, 25 프레임/초 포맷의 시간 코드의 포인트[10(시) : 10(분) : 02(초) : 00(프레임)]에서, 시간 코드는 24 프레임/초 포맷의 [10(시) : 10(분) : 00(초) : 00(프레임)]에 대하여 00(시) : 00(분) : 02(초) : 02(프레임)의 동기 포인트에 의하여 진행한다.

차이 TC값 계산 회로(537)에 의하여 차이 시간 정보(519)와 가산 감산 정보(520)를 발생하는 방법은 위에 개략적으로 설명하였다. 보다 구체적으로 설명하면, 차이 시간 정보(519)와 가산 감산 정보(520)를 발생하는 방법은제 10 실시예에서 설명한 것과 같으므로, 여기서는 설명을 생략한다. 본 실시예에서 24 시간에대응하는 카운트 영역 수(프레임 번호)는 25 프레임/초 포맷에서 24 시간에 대응하는 카운트 영역 수(프레임 수)를 가리키고, 보다 구체적으로 설명하면, 2160000의 카운트(프레임)이 얻어진다.

그렇게 해서 발생된 차이 시간 정보(519)는 가산 감산 정보(520)와 동기 포인트 시간 정보(533)와 함께 계산 회로(538)로 입력된다. 따라서, 24 프레임/초 시간 정보(521)는 계산 회로(538)에서 발생된다. 24 프레임/초 시간 정보(521)의 발생은 아래와 같은 방법으로 실행된다. 동기 포인트 시간 정보(533)에 의하여 한정된 동기 포인트에 대하여 24 프레임/초 포맷에서 한정된 차이 시간 정보(519)에 의하여 시간이 경과하거나 후퇴할 때 계산에 의하여 시간 코드의 값을 얻음으로써, 24 프레임/초 시간 정보(521)가 발생된다.

차이 시간 정보(519)가 플러스되는 경우[25 프레임/초 시간 정보(501)에 의하여 한정된 포인트는 시간 베이스에서 동기 포인트보다 늦음], 가산 감산 정보(520)가 계산 회로(538)에 그러한 상황을 가리키는 (가산)를 나타낸다. 마찬가지로 차이 시간 정보(519)가 마이너스되는 경우[25 프레임/초 시간 정보(501)에 의하여 한정된 포인트는 시간 베이스에서 동기 포인트보다 빠름], 가산 감산 정보(520)가 계산 회로(538)에 그러한 상황을 가리키는 (감산)를 나타낸다.

계산 회로(538)의 구체적인 계산 방법은 본 발명의 특징이 아니고, 임의의 공지의 방법을 사용하여 실행될 수 있다. 이러한 이유로 그에 대한 상세한 설명은 생략한다.

본 실시예에 따른 시간 코드 변환 동작은 도 66을 참조하여 아래에 보다 상세하게 설명한다. 도 66에 도시하는 상태에 대해서 제10 실시예에서 설명하고 있기 때문에 여기서는 그에 대한 상세한 설명을 생략한다.

우선, 제1 전체 카운트 영역 수 계산 회로(535)에서, 25 프레임/초 시간 정보(501)의 총 카운트 영역 수[제1 전체 카운트 영역 수 정보(517)]가 계산된다. 여기에서, [12(시) : 57(분) : 36(초) : 00(프레임)] = 1166400과 [11(시) : 59(분) : 58(초) : 00(프레임)] = 1079950이 제2 전체 카운트 영역 수 정보(518)로 계산된다.

반면, 제2 전체 카운트 영역 수 계산 회로(536)에서, 동기 포인트 시간 정보(533) 총 카운트 영역 수[제2 전체 카운트 영역 수 정보(518)]가 계산된다. 여기에서, [12(시) : 00(분) : 00(초) : 00(프레임)] = 1080000이 제1 전체 카운트 영역 수 정보(517)로 계산된다.

차이 TC값 계산 회로(537)에서, 우선, 제1 전체 카운트 영역 수 정보(517)와 제2 전체 카운트 영역 수 정보(518) 사이의 카운트 영역 수의 차이가 계산된다. 여기에서 1166400 - 1080000 = 86400(t2의 경우)와 1080000 - 1079950 = 50(t1의 경우)가 카운트 영역 수의 차이로서 계산된다.

또한, 차이 TC 값 계산 회로(537)에서, 그렇게 계산된 카운트 영역 수의 차이가 24 프레임/초 포맷의 차이 시간 정보(519)로 변환된다. t2의 경우, [01(시) : 00(분) : 00(초) : 00(프레임)]이 차이 시간 정보(519)로 계산된다. 이 경우, 가산 감산 정보(520)가 (가산)를 나타낸다. t1의 경우, [00(시) : 00(분) : 02(초) : 02(프레임)]이 차이 시간 정보(519)로 계산된다. 이 경우, 가산 감산 정보(520)가(감산)를 나타낸다.

계산 회로(538)에서, 입력된 차이 시간 정보(519)와 가산 감산 정보(520)에 기초하여 24 프레임/초 시간 정보(521)가 발생된다. t2의 경우, [13(시) : 00(분) : 00(초) : 00(프레임)]이 25 프레임/초 시간 정보(521)로 발생된다. t1의 경우, [11(시) : 59(분) : 57(초) : 22(프레임)]이 24 프레임/초 시간 정보(521)로 발생된다.

위에서 설명한 바와 같이, 본 발명에 따르면, 이미지 신호의 표준을 변환할 때 최적으로 사용될 수 있는 시간 코드 계산 방법 및 시간 코드 계산 장치가 제공될 수 있다.

본 발명에 대한 가장 바람직한 실시예에 대하여 상세하게 기재하고 있으나, 바람직한 실시예의 조합 및 배치가 청구항에 기재된 본 발명의 기술적 사상의 범위를 벗어나지 않고 얼마든지 변화시킬 수 있다.

Claims

변환된 후의 시간 코드의 포맷에 대응하여 1 초에 대한 카운트 값을 증가시키거나 감소시킴으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 시간 코드 계산 방법에 있어서,

변환된 후의 시간 코드에 대응하여 프레임 펄스의 변환되지 않은 시간 코드를 판독함으로써 중간 데이터를 발생하는 중간 데이터 발생 단계와,

중간 데이터에 연속성을 부가하여 중간 데이터에서 발생된 중복 카운트 값을 보정하고 그에 따라 변환된 시간 코드를 발생시키기 위한 중복 카운트 값 보정 단계를 포함하는 시간 코드 계산 방법.
제1항에 있어서, 상기 중복 카운트 값 보정 단계에서, 카운트 값에 연속성을 부가하기 위한 연속성 부가 오프셋이 중간 데이터에 가산 처리 또는 감산 처리되는 시간 코드 계산 방법.
제2항에 있어서, 중복 카운트 값의 상대적인 위치 관계를 결정하기 위한 중복 카운트 값 결정 신호가 변환되지 않은 시간 코드에 대응하는 프레임 펄스로부터 발생하고, 연속 부가 오프셋이 중복 카운트 값 결정 신호 및 중간 데이터 사이의 대응 관계에 기초해서 결정되는 시간 코드 계산 방법.
제1항에 있어서, 상기 중복 카운트 값 보정 단계에서, 인접하는 카운트 값의 연속성이 누락되었는지 여부가 결정되어서 연속성에 누락이 있다고 결정된 때, 후방에 위치하는 카운트 값이 시간 베이스에서 전방에 위치하는 카운트 값으로부터 연속하는 방법으로 보정 동작이 실행되는 시간 코드 계산 방법.
제1항에 있어서,

변환된 후의 시간 코드의 동기 카운트 위치를 변환되기 전의 시간 코드의 동기 카운트 위치와 일치시키기 위한 동기 조절 단계를 더 포함하고,

동기 조절 단계에서, 변환되지 않은 시간 코드의 동기 카운트 위치에 대응하여 동기 조절 오프셋이 생성되고, 변환 후의 시간 코드에 그 동기 조절 오프셋이 가산 처리 또는 감산 처리되는 시간 코드 계산 방법.
제1항에 있어서,

변환 후의 시간 코드를 드롭 모드의 시간 코드로 변환시키기 위한 드롭 모드 변환 단계를 더 포함하고,

드롭 모드 변환 단계는,

시간 코드의 변환 후에 얻어지는 시간 코드의 각 카운트 영역에서 전체 카운트 영역 수를 계산하는 단계와,

시간 코드의 변환 후에 얻어지는 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 단계와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 드롭 모드 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 단계와,

차이 시간 정보로부터 드롭 모드 변환 후에 얻어지는 시간 코드의 각 카운트 영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 드롭 모드 변환 후의 시간 코드를 발생하는 단계를 포함하는 시간 코드 계산 방법
제1항에 있어서,

변환되지 않은 드롭 모드의 시간 코드를 시간 코드 변환을 위한 사전 처리 과정으로서 논-드롭 모드의 시간 코드로 변환시키기 위한 논-드롭 모드 변환 단계를 더 포함하고,

논-드롭 모드 변환 단계는,

시간 코드의 변환 전에 얻어지는 시간 코드의 각 카운트 영역에서 전체 카운트 영역 수를 계산하는 단계와,

시간 코드의 변환 전에 얻어지는 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 단계와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 논-드롭 모드 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 단계와,

차이 시간 정보로부터 논-드롭 모드 변환 후에 얻어지는 시간 코드의 각 카운트 영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 논-드롭 모드 변환 후의 시간 코드를 발생하는 단계를 포함하는 시간 코드 계산 방법
변환된 후의 시간 코드의 포맷에 대응하여 변환되지 않은 시간 코드를 연속적으로 판독함으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 시간 코드 계산 방법에 있어서,

변환되지 않은 시간 코드에서 각 카운트 영역의 전체 카운트 영역 수를 계산하는 단계와,

변환되지 않은 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 단계와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 단계와,

차이 시간 정보로부터 변환 후에 얻어지는 시간 코드의 각 카운트 영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 변환 후의 시간 코드를 발생하는 단계를 포함하는 시간 코드 계산 방법
변환된 후의 시간 코드의 포맷에 대응하여 1 초에 대한 카운트 값을 증가시키거나 감소시킴으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 시간 코드 계산 장치에 있어서,

변환된 후의 시간 코드에 대응하여 프레임 펄스의 변환되지 않은 시간 코드를 판독함으로써 중간 데이터를 발생하는 중간 데이터 발생기와,

중간 데이터에 연속성을 부가하여 중간 데이터에서 발생된 중복 카운트 값을 보정하고 그에 따라 변환된 시간 코드를 발생시키기 위한 중복 카운트 값 보정기를 포함하는 시간 코드 계산 장치.
제9항에 있어서, 상기 중복 카운트 값 보정기는, 카운트 값에 연속성을 부가하기 위한 연속성 부가 오프셋이 중간 데이터에 가산 처리 또는 감산 처리되는 동작을 수행하는 시간 코드 계산 장치.
제10항에 있어서, 상기 중복 카운트 값 보정기는, 변환되지 않은 시간 코드에 대응하는 프레임 펄스로부터 중복 카운트 값의 상대적인 위치 관계를 결정하기 위한 중복 카운트 값 결정 신호를 발생하고, 중복 카운트 값 결정 신호 및 중간 데이터 사이의 대응 관계에 기초해서 연속 부가 오프셋을 결정하는 시간 코드 계산 장치.
제9항에 있어서, 상기 중복 카운트 값 보정기는, 인접하는 카운트 값의 연속성이 누락되었는지 여부가 결정되어서 연속성에 누락이 있다고 결정된 때, 후방에 위치하는 카운트 값이 시간 베이스에서 전방에 위치하는 카운트 값으로부터 연속하는 방법으로 보정 동작을 실행하는 시간 코드 계산 장치.
제9항에 있어서,

변환된 후의 시간 코드의 동기 카운트 위치를 변환되기 전의 시간 코드의 동기 카운트 위치와 일치시키는 동작을 실행하는 동기 조절기를 더 포함하고,

동기 조절기는, 변환되지 않은 시간 코드의 동기 카운트 위치에 대응하여 동기 조절 오프셋을 생성하고, 변환 후의 시간 코드에 그 동기 조절 오프셋을 가산 처리 또는 감산 처리되는 시간 코드 계산 장치.
제9항에 있어서,

변환 후의 시간 코드를 드롭 모드의 시간 코드로 변환시키기 위한 드롭 모드 변환기를 더 포함하고,

드롭 모드 변환기는,

시간 코드의 변환 후에 얻어지는 시간 코드의 각 카운트 영역에서 전체 카운트 영역 수를 계산하는 제1 전체 카운트 영역 수 계산기와,

시간 코드의 변환 후에 얻어지는 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 제2 전체 카운트 영역 수 계산기와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 드롭 모드 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 차이 계산기와,

차이 시간 정보로부터 드롭 모드 변환 후에 얻어지는 시간 코드의 각 카운트영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 드롭 모드 변환 후의 시간 코드를 발생하는 계산기를 포함하는 시간 코드 계산 장치.
제9항에 있어서,

변환되지 않은 드롭 모드의 시간 코드를 시간 코드 변환을 위한 사전 처리 과정으로서 논-드롭 모드의 시간 코드로 변환시키기 위한 논-드롭 모드 변환기를 더 포함하고,

논-드롭 모드 변환기는,

시간 코드의 변환 전에 얻어지는 시간 코드의 각 카운트 영역에서 전체 카운트 영역 수를 계산하는 제1 전체 카운트 영역 수 계산기와,

시간 코드의 변환 전에 얻어지는 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 제2 전체 카운트 영역 수 계산기와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 논-드롭 모드 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 차이 계산기와,

차이 시간 정보로부터 논-드롭 모드 변환 후에 얻어지는 시간 코드의 각 카운트 영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 논-드롭 모드 변환 후의 시간 코드를 발생하는 계산기를 포함하는 시간 코드 계산 장치.
변환된 후의 시간 코드의 포맷에 대응하여 변환되지 않은 시간 코드를 연속적으로 판독함으로써, 소정의 시간 코드를 상이한 포맷의 다른 시간 코드로 변환시키기 위한 시간 코드 계산 장치에 있어서,

변환되지 않은 시간 코드에서 각 카운트 영역의 전체 카운트 영역 수를 계산하는 제1 전체 카운트 영역 수 계산기와,

변환되지 않은 시간 코드의 동기 포인트 위치에서 전체 카운트 영역 수를 계산하는 제2 전체 카운트 영역 수 계산기와,

카운트 영역의 전체 카운트 영역 수와 동기 포인트의 전체 카운트 영역 수 사이의 차이를 계산하고, 그 차이를 변환 후에 얻어지는 시간 코드에서 차이 시간 정보로 변환하는 차이 계산기와,

차이 시간 정보로부터 변환 후에 얻어지는 시간 코드의 각 카운트 영역의 시간 정보와 동기 포인트 위치의 시간 정보를 계산하고, 그로부터 변환 후의 시간 코드를 발생하는 계산기를 포함하는 시간 코드 계산 장치.