KR20030020506A - Liquid Crystal Display Device and the method thereof - Google Patents
Liquid Crystal Display Device and the method thereof Download PDFInfo
- Publication number
- KR20030020506A KR20030020506A KR1020010052480A KR20010052480A KR20030020506A KR 20030020506 A KR20030020506 A KR 20030020506A KR 1020010052480 A KR1020010052480 A KR 1020010052480A KR 20010052480 A KR20010052480 A KR 20010052480A KR 20030020506 A KR20030020506 A KR 20030020506A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pixel
- electrode
- gate
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000011159 matrix material Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 15
- 230000007423 decrease Effects 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 32
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 12
- 229910001887 tin oxide Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000005060 rubber Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- ZMANZCXQSJIPKH-UHFFFAOYSA-O triethylammonium ion Chemical compound CC[NH+](CC)CC ZMANZCXQSJIPKH-UHFFFAOYSA-O 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
Description
본 발명은 액정표시소자 제조 방법에 관한 것으로, 구체적으로는 화소전극 형성 시 발생하는 실잔사를 개선하기 위한 마스크에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a mask for improving a real residue generated when forming a pixel electrode.
일반적으로 액정표시소자의 각종 패턴은 포토리소그래피(Photolithography) 기술에 의하여 형성된다는 것으로 널리 알려져 있다. 상기 포토리소그래피 공정은 기판 상에 원하는 패턴을 형성시키기 위한 공정으로서, 먼저 세척 및 건조를 마친 기판의 표면 또는 소정 레이아웃으로 형성된 포토마스크상의 특정 패턴을 형성하여야 할 막 위에 포토레지스트막을 형성하고, X선이나 자외선 등과 같은 광선의 조사에 의해 용해도가 변화하는 상기 포토레지스트막의 소정 부위를 상기 광선에 노출시켜 현상액에 대하여 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성하고, 상기 패턴을 형성하여야 할 막의 노출된 부분을 에칭에 의해 제거하여 배선이나 전극 등 각종 패턴을 형성하고, 잔류하는 현상액을 세정하는 공정을 수행함으로써 요구되는 패턴으로 형성된다.In general, it is widely known that various patterns of the liquid crystal display are formed by photolithography. The photolithography process is a process for forming a desired pattern on a substrate. First, a photoresist film is formed on a film on which a specific pattern on a photomask formed on a surface or a predetermined layout of a washed and dried substrate is formed, and an X-ray A portion of the photoresist film whose solubility changes by irradiation with light such as ultraviolet rays or the like is exposed to the light beam to remove a portion having high solubility with respect to a developer to form a photoresist pattern, and to expose the film to be formed. The formed portions are removed by etching to form various patterns such as wires and electrodes, and the remaining developer is washed to form a desired pattern.
한편, 포토레지스트(Photoresist) 코팅을 하는데, 세척된 기판을 스핀 척(Spin chuck) 위에 올려놓고 기판을 회전 또는 정지시킨 상태에서 포토레지스트를 디스펜스(dispense)한 후 스핀 척(spin chuck)을 고속으로 회전시켜 상기 포토레지스트를 균일한 두께로 코팅한다. 그리고, 패턴을 실제로 기판에 전사시키는 이미징(Imaging)을 하기 위해 얼라인(Align)과 노광(Exposure) 공정을 하여 상기 포토레지스트를 감광시킨다. 상기 노광 공정을 마친 기판 상의 상기 포토레지스트는 현상액에 의해 선택적으로 용해된다. 이때, 포토레지스트의 종류는 두 가지가 있다.On the other hand, a photoresist coating is performed, where the cleaned substrate is placed on a spin chuck, the photoresist is dispensed while the substrate is rotated or stopped, and then the spin chuck is spun at high speed. Rotate to coat the photoresist to a uniform thickness. The photoresist is exposed to light by an alignment process and an exposure process for imaging to actually transfer the pattern onto the substrate. The photoresist on the substrate after the exposure process is selectively dissolved by a developer. At this time, there are two types of photoresist.
도 1a는 포지티브(Positive) 포토레지스트를 이용한 포토마스크 공정도이고, 도 1b는 네거티브(Negative) 포토레지스트를 이용한 포토마스크 공정도이다.FIG. 1A is a photomask process diagram using a positive photoresist, and FIG. 1B is a photomask process diagram using a negative photoresist.
첫째, 도 1a와 같이 포지티브(Positive) 포토레지스트(2)를 이용하여 패턴을 형성한다. 상기 포지티브 포토레지스트(2)는 용매, 감광제(Sensitizer(PAC)), 수지(Novolak resin)로 구성되고, 물에 잘 녹는 수지와 잘 녹지 않은 감광제가 혼합물로서 존재하는 상태에서 빛을 받으면 PAC가 카르복실산(carboxylic acid)으로 바뀌어 알카리 수용액(현상액)에 매우 잘 녹게 되므로 현상 시 수지를 붙들어 두지 못하고 함께 휩쓸려 나간다. 때문에, 시료제작에 용이하고, 선 폭이 0.5㎛ 이하에서도 가능하여 일반적인 액정표시소자 공정에 널리 사용된다.First, as illustrated in FIG. 1A, a pattern is formed using a positive photoresist 2. The positive photoresist 2 is composed of a solvent, a sensitizer (PAC), and a resin (Novolak resin), and the PAC is cured when light is received in a state in which a soluble resin and a soluble photosensitive agent are present as a mixture. It is converted into carboxylic acid, so that it is very soluble in alkaline aqueous solution (development solution). Therefore, it is easy to manufacture a sample, and the line width is possible even at 0.5 micrometer or less, and is widely used for the general liquid crystal display element process.
둘째, 도 1b와 같이 네거티브(Negative) 포토레지스트(3)를 이용하여 패턴을 형성한다. 상기 네거티브 포토레지스트(3)는 용매, 감광제(bis-aryldiazide), 합성고무로 구성되고, 감광제는 광에 의해 노광되면 고무성분을 가교(cross-link)시켜 용매성 현상액에 씻겨 나가지 않도록 하는 물질로 구성되어 있다. 따라서, 단면이 고무처럼 늘어나므로 시료의 제작 시 단면 형상(profile)이 변하여 선 폭이 1㎛ 이하에서는 포토마스크 공정이 불가능하다.Second, as shown in FIG. 1B, a pattern is formed using a negative photoresist 3. The negative photoresist (3) is composed of a solvent, a photoresist (bis-aryldiazide), synthetic rubber, the photoresist is a material that does not wash away in the solvent developer by cross-linking the rubber component when exposed to light Consists of. Therefore, since the cross section is stretched like a rubber, the cross section profile is changed during fabrication of the sample, so that the photomask process is impossible at the line width of 1 μm or less.
따라서, 일반적으로 반도체 제조와 액정표시소자의 제조에서는 섬세한 작업이 필요하므로 포지티브 포토레지스트(2)를 주로 사용한다.Therefore, in general, since the delicate work is required in the manufacture of semiconductors and the manufacture of liquid crystal display devices, the positive photoresist 2 is mainly used.
또한, 포토마스크를 이용한 얼라인(Align)과 노광(Exposure)공정을 마친 기판은 포토레지스트(2)(3)를 선택적으로 용해를 시키기 위한 현상(Develop)공정을 하게 되는데, 포토레지스트를 현상할 때 기판을 배치(batch) 단위로 현상조에 담그거나 기판을 한 장씩 현상조를 통과하게 하는 담금(Immersion) 방식과, 현상액을 기판 위에 계속해서 뿌려주는 방식으로 스프레이(flood spray) 방식과, 상기 담금(immersion) 방식과 상기 스프레이(flood spray) 방식의 단점을 보완하기 위해 병합한 방식의 스프레이 퍼들(spray-puddle) 방식이 사용된다.In addition, the substrate after the alignment and exposure process using the photomask is subjected to a development process for selectively dissolving the photoresist 2 and 3. Immersion method of dipping the substrate into the developer tank in batch unit or passing the substrate through the developer tank one by one, and spray spray method by continuously spraying the developer onto the substrate. In order to make up for the disadvantages of the immersion method and the spray method, the spray-puddle method of the combined method is used.
이와 같은 현상공정에서 다음과 같은 변수들이 영향을 미친다. 현상액의 농도는 현상 시 포토레지스트(2)(3)와 얼마나 잘 반응시킬 수 있는가를 결정하는 반응종(NaOH, KOH, TMAH, TEAH)의 분량과 관계되므로 실제 현상속도에 큰 영향을 주고, 현상시간은 반응시간과 관계 있어서 현상시간이 길수록 동일 패턴의 크기를 재현하는데 낮은 노광량으로 가능하지만, 너무 길어지면 상대적으로 현상액에 오래 노출된 패턴의 윗부분이 침식되어 형상(profile)이 나빠지게 된다. 더욱이, 현상액의 온도는 반응속도와 관계 있으므로 일정 온도 조절이 매우 중요하다.The following variables affect the development process. Since the concentration of the developer is related to the amount of reactive species (NaOH, KOH, TMAH, TEAH) that determines how well it can react with the photoresist (2) (3) during development, it has a great influence on the actual development speed. In relation to the reaction time, the longer the developing time is, the lower the exposure amount is possible to reproduce the size of the same pattern. However, if it is too long, the upper part of the pattern that has been exposed to the developer for a long time is eroded and the profile becomes bad. Moreover, the temperature of the developer is related to the reaction rate, so constant temperature control is very important.
이하, 도면을 참조하여 종래 일반적인 액정표시소자와 그 제조 방법을 상세히 설명한다.Hereinafter, a conventional liquid crystal display device and a manufacturing method thereof will be described in detail with reference to the accompanying drawings.
도 2는 종래 기술에 의한 액정표시소자의 평면도이다.2 is a plan view of a liquid crystal display device according to the prior art.
도 2를 참조하면, 종래의 액정표시소자는 제 1 기판(6) 상에 복수개의 게이트 배선(10)과 복수개의 데이터 배선(12)으로 정의되는 복수의 화소영역과, 상기 각 화소영역에 형성되는 화소전극(8)과, 상기 게이트 배선의 신호에 따라 스위칭 되어 상기 데이터 배선(12)의 신호를 상기 화소전극(8)에 인가하는 복수의 박막 트랜지스터(도시하지 않음)를 구비하여 구성된다. 여기서, 상기 게이트 배선(10)과 데이터 배선(12)에 상응하는 부분이 상기 화소전극(8)과 화소전극(8)간의 경계에해당하는데, 상기 제 1 기판의 가장자리에서 서로 독립되어 있어야할 상기 화소전극(8)들이 서로 연결되는 실잔사(9)가 발생한다. 이와 같은 상기 실잔사의 발생원인을 살펴보기 위해 액정표시소자의 제조과정을 살펴보도록 하자.Referring to FIG. 2, a conventional liquid crystal display device is formed on a plurality of pixel regions defined by a plurality of gate lines 10 and a plurality of data lines 12 on a first substrate 6 and in each of the pixel regions. And a plurality of thin film transistors (not shown) which switch according to the signal of the gate wiring and apply the signal of the data wiring 12 to the pixel electrode 8. Here, a portion corresponding to the gate wiring 10 and the data wiring 12 corresponds to a boundary between the pixel electrode 8 and the pixel electrode 8, which are to be independent of each other at the edge of the first substrate. The real residue 9 in which the pixel electrodes 8 are connected to each other is generated. Let's look at the manufacturing process of the liquid crystal display device to see the cause of the actual residue.
도 3은 종래 기술의 액정표시소자의 Ⅰ∼Ⅰ' 부분의 단면도이다.3 is a cross-sectional view of a portion I to I 'of the liquid crystal display device of the prior art.
상기 도 3과 같이, 종래 기술에 의한 액정표시소자의 단면 구조는 제 1 기판(6) 및 제 2 기판(20)과, 상기 제 1 기판(6) 상의 게이트 배선(도2의 10)에서 돌출된 게이트 전극(11)과, 상기 게이트 전극(11)을 포함한 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 전극(11) 상측의 게이트 절연막(13) 상에 섬 모양으로 형성된 반도체층(14)과, 상기 반도체층(14) 양측에 형성된 오믹콘택층(15), 소오스/드레인 전극(16a)(16b)을 구비하여 박막 트랜지스터(도시하지 않음)(Thin Film Transistor ; TFT)가 형성된다. 그리고, 상기한 박막트랜지스터를 포함한 제 1 기판(6) 전체에 걸쳐 보호막(17)이 형성되고, 상기 보호막(17) 위에서 드레인 전극(16b)과 연결되도록 화소전극(8)이 형성되고, 상기 화소전극(8)을 포함한 기판 전면에 액정의 규칙적인 배열을 위한 상기 배향막(18)이 형성된다.As shown in FIG. 3, the cross-sectional structure of the liquid crystal display according to the related art is protruded from the first substrate 6 and the second substrate 20 and the gate wiring (10 of FIG. 2) on the first substrate 6. The gate electrode 11, the gate insulating film 13 formed on the entire surface of the substrate including the gate electrode 11, and the semiconductor layer 14 formed in an island shape on the gate insulating film 13 above the gate electrode 11. ) And an ohmic contact layer 15 formed on both sides of the semiconductor layer 14, and source / drain electrodes 16a and 16b to form a thin film transistor (Thin Film Transistor; TFT). In addition, a passivation layer 17 is formed over the entire first substrate 6 including the thin film transistor, and a pixel electrode 8 is formed on the passivation layer 17 so as to be connected to the drain electrode 16b. The alignment layer 18 is formed on the front surface of the substrate including the electrode 8 for the regular arrangement of liquid crystals.
그리고, 상기 제 2 기판(20) 위에 상기한 게이트 배선, 데이터 배선(12), 및 박막 트랜지스터에 상응하는 부분의 빛을 차단하는 차광층(21)과, 상기한 차광층(21) 위에 색상을 구현하기 위해 형성된 컬러필터층(22)과, 상기 제 1 기판(6)의 화소 전극(8)으로부터 전위차를 갖기 위해 형성된 공통전극(23)과, 상기 공통전극(23) 위에 액정의 규칙적인 배열을 위해 형성된 상기 배향막(18)이 구비된다. 이와 같은 제 1 기판(6)과 제 2 기판(20)의 일정공간을 유지시키기 위해 상기제 1기판(6)과 상기 제 2 기판(20)의 대향 면에 산포된 스페이서(도시되지 않음)와, 상기 제 1 기판(6)과 제 2 기판(20) 사이에 주입된 액정(19)이 있다.In addition, the light blocking layer 21 for blocking light corresponding to the gate wiring, the data wiring 12 and the thin film transistor on the second substrate 20 and the light blocking layer 21 may be colored. A regular array of liquid crystals is formed on the color filter layer 22 formed to implement the common electrode 23 formed to have a potential difference from the pixel electrode 8 of the first substrate 6, and the common electrode 23. The alignment film 18 formed for this purpose is provided. Spacers (not shown) scattered on opposing surfaces of the first substrate 6 and the second substrate 20 to maintain a predetermined space of the first substrate 6 and the second substrate 20. In addition, there is a liquid crystal 19 injected between the first substrate 6 and the second substrate 20.
이와 같은 구조를 갖는 액정표시장치의 제조 방법을 설명하면, 세정된 석영 또는 유리로 된 투명기판 상에 일정한 간격을 갖고 일 방향으로 게이트 전극(11)을 구비한 게이트 배선을 형성하고, 상기 게이트 배선을 포함한 상기 투명기판 전면에 게이트 절연막(13)을 형성한다. 그리고, 상기 게이트 절연막(13) 위에 다결정실리콘 또는 비정질실리콘의 반도체층(14)과 오믹콘택층(15)을 증착한 후, 상기 게이트 전극(11) 상측에만 섬 모양을 갖도록 상기 반도체층(14) 및 상기 오믹콘택층(15)을 선택적으로 제거한다. 다음, 전면에 금속을 증착하고 선택적으로 제거하여 소오스 전극(16a) 및 드레인 전극(16b)을 구비한 데이터 배선을 형성한다. 상기 소오스 전극(16a) 및 드레인 전극(16b) 형성 후 상기 소오스 전극(16a)와 드레인 전극(16b) 사이의 오믹콘택층(15)을 제거하여 박막트랜지스터를 제조한다. 또한, BCB(benzo cyclobutene)의 유기 절연물질이나 SiNx, SiOx의 무기 절연물질 등의 보호층(17)을 전면에 증착하고 상기 드레인 전극(16b)이 노출되도록 콘택홀을 형성한다.A method of manufacturing a liquid crystal display device having such a structure will be described. A gate wiring including the gate electrode 11 in one direction at regular intervals is formed on a cleaned quartz or glass transparent substrate, and the gate wiring is formed. The gate insulating layer 13 is formed on the entire surface of the transparent substrate. After depositing the semiconductor layer 14 and the ohmic contact layer 15 of polysilicon or amorphous silicon on the gate insulating layer 13, the semiconductor layer 14 may have an island shape only on the gate electrode 11. And selectively removes the ohmic contact layer 15. Next, a metal is deposited on the front surface and selectively removed to form a data line having a source electrode 16a and a drain electrode 16b. After forming the source electrode 16a and the drain electrode 16b, the ohmic contact layer 15 between the source electrode 16a and the drain electrode 16b is removed to manufacture a thin film transistor. In addition, a protective layer 17 such as an organic insulating material of benzocyclobutene (BCB) or an inorganic insulating material of SiN x and SiO x is deposited on the entire surface, and a contact hole is formed to expose the drain electrode 16b.
상기 보호층(17) 상에 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전금속을 스퍼터링 방법으로 증착한다. 이때, 상기 보호층(17)과 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 접착(adhesion)을 위하여 산화 실리콘으로 이루어진 버퍼층을 상기 보호층(17)과 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 도전금속 사이에 형성할 수도 있다.A transparent conductive metal such as indium tin oxide (ITO) or tin oxide (TO) is deposited on the protective layer 17 by a sputtering method. In this case, the protective layer 17 and the indium-tin oxide (ITO) are buffer layers made of silicon oxide for adhesion between the protective layer 17 and indium-tin oxide (ITO) or tin oxide (TO). Alternatively, it may be formed between a conductive metal such as TO (Tin Oxide).
증착된 상기 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전금속은 포토리소그래피 방법으로 패터닝하여 화소전극(8)을 형성한다. 상기 화소전극(8)은 상기 드레인 전극(16b)과 접촉되어 상기 화소영역을 덮도록 형성된다. 상기 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 등의 투명한 도전금속은 입자가 크고 균일하므로 화소전극 형성 시 식각률이 안정하게 된다.The deposited transparent conductive metal such as indium tin oxide (ITO) or tin oxide (TO) is patterned by photolithography to form the pixel electrode 8. The pixel electrode 8 is formed in contact with the drain electrode 16b to cover the pixel region. The transparent conductive metal, such as indium tin oxide (ITO) or tin oxide (TO), has a large and uniform particle, so that the etching rate is stable when the pixel electrode is formed.
그러나, 상술한 종래 기술에 따른 액정표시소자장치의 제조 방법에 있어서 인접하는 상기 화소전극(8)들의 간격이 매우 좁으므로 패터닝 시 투명한 도전금속의 잔사가 발생하므로 전기적으로 이격되지 않아 불량이 발생되어 수율이 저하되는 문제점이 있다. 상기 잔사는 셀(도시하지 않음)의 가장자리에서 더 많이 발견된다.However, in the above-described method of manufacturing a liquid crystal display device according to the related art, since the intervals between the adjacent pixel electrodes 8 are very narrow, residues of transparent conductive metal are generated during patterning, so that the defects are not electrically separated. There is a problem that the yield is lowered. The residue is found more at the edge of the cell (not shown).
그 이유는 그 제품 크기에 관계하지 않고, 표준화된 원판 기판에 복수개의 박막트랜지스터 어레이 즉, 복수개의 셀을 만드는 것에서부터 비롯될 가능성이 크다.Regardless of its product size, the reason is likely to arise from making a plurality of thin film transistor arrays, that is, a plurality of cells, on a standardized disk substrate.
도 4는 종래 기술의 액정표시장치 평면도이다.4 is a plan view of a conventional liquid crystal display device.
도 4와 같이, 제 1 기판은 복수로 형성된 셀(7)과, 상기 셀(7)과 셀(7) 각각의 경계를 갖는 공백(24)과, 상기 셀 내에 종횡으로 형성되어 각각의 화소영역을 정의하는 데이터 배선(12)과 게이트 배선(10)으로 이루어져 있다.As shown in FIG. 4, the first substrate has a plurality of cells 7 formed therein, a space 24 having a boundary between each of the cells 7 and 7, and a pixel area formed vertically and horizontally in the cells. The data wiring 12 and the gate wiring 10 are defined.
여기에서, 화소전극(도3의 8)의 형성과정을 더 자세히 살펴보면 상기 제 1 기판(6) 상의 증착된 상기 ITO(Indium-Tin Oxide) 또는 TO(Tin Oxide) 와 같은 도전성 투명금속 상에 포토레지스트를 고르게 코팅하고, 일정한 크기의 상기 화소영역과, 복수개의 상기 셀로 이루어진 패턴을 갖는 마스크를 상기 제 1 기판(6)에 정확한 위치에 놓이게 하고, 빛을 조사하여 상기 포토레지스트를 노광시킨다. 그리고, 상기 제 1 기판(6)을 현상액에 담근 후, 현상액을 제거하고 세정작업을 한다. 이때, 상기 셀(7)의 외곽 즉, 셀(7)과 셀(7)이 인접한 지역의 상기 공백은 각 셀(7)간을 컷팅해야 할 자리로서, 상기 포지티브 포토레지스트(2)를 사용할 경우에 상기 공백에 입혀진 포지티브 포토레지스트(2)는 제거되어야 한다.Here, the formation process of the pixel electrode (8 in FIG. 3) will be described in more detail. A photo on a conductive transparent metal such as indium tin oxide (ITO) or tin oxide (TO) deposited on the first substrate 6 will be described. The resist is evenly coated, a mask having a predetermined size of the pixel region and a plurality of patterns of the cells is placed on the first substrate 6 at the correct position, and the photoresist is exposed by light irradiation. After the first substrate 6 is immersed in the developer, the developer is removed and washed. In this case, the space outside the cell 7, that is, the area where the cell 7 and the cell 7 are adjacent to each other, is a position to cut between the cells 7, and when the positive photoresist 2 is used. The positive photoresist 2 coated on the blank should be removed.
따라서, 상기 공백(24)은 상기 투명금속이 없어져야 될 부분이기 때문에 화소전극(8)을 형성하기 위한 포토리소그래피 공정에서 코팅된 포토레지스트(2)를 현상액으로 현상할 때, 이 부분의 현상액은 많은 포토레지스트(2) 농도를 가지고 있고, 때문에 각 셀의 외곽 전반에까지 영향을 미칠 수 있다. 따라서, 화소전극(8)의 포토리소그래피 공정 시 상기 셀(7)의 가장자리 부분의 화소전극(8)과 화소전극(8) 사이에 잔사가 발생할 수 있다.Therefore, when developing the coated photoresist 2 with a developer in the photolithography process for forming the pixel electrode 8, since the blank 24 is a portion where the transparent metal should be removed, the developer in this portion is large. The photoresist 2 has a concentration and can therefore affect the entire periphery of each cell. Therefore, residues may occur between the pixel electrode 8 and the pixel electrode 8 at the edge of the cell 7 during the photolithography process of the pixel electrode 8.
즉, 상기 화소전극의 패턴 시에 사용되는 포토레지스트 현상용액이 상기 셀(7)의 가장자리로 갈수록 상기 포토레지스트의 농도가 높아져 현상력이 떨어짐으로 인해 가장자리 주변에서 실잔사(9)가 발생된다.That is, as the photoresist developing solution used in the patterning of the pixel electrode goes to the edge of the cell 7, the concentration of the photoresist increases, resulting in a decrease in developing power, thereby generating a real residue 9 around the edge.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 상기 화소전극을 패터닝하는 마스크에서 화소전극 패턴간의 거리가 가장자리로 갈수록 멀어지도록 즉, 화소전극이 작아지도록 패터닝하여 화소전극의 형성 시 셀의 가장자리에서 많이 발생하는 실잔사를 없앨 수 있는 액정표시소자 및 그 제조방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. In the mask for patterning the pixel electrode, the distance between the pixel electrode patterns becomes farther toward the edge, that is, the pixel electrode is patterned so as to become smaller, thereby forming a pixel electrode. It is an object of the present invention to provide a liquid crystal display device and a method for manufacturing the same, which can eliminate a large amount of real residue occurring at the edge.
도 1a는 포지티브 포토레지스트를 이용한 포토마스크 공정도.1A is a photomask process diagram using positive photoresist.
도 1b는 네거티브 포토레지스트를 이용한 포토마스크 공정도.1B is a photomask process diagram using negative photoresist.
도 2는 종래 기술에 의한 액정표시소자의 평면도2 is a plan view of a liquid crystal display device according to the prior art
도 3은 도 1의 Ⅰ∼Ⅰ'의 단면도3 is a cross-sectional view taken along line II ′ of FIG. 1.
도 4는 여러 개의 액정표시소자 패널을 갖는 제 1 기판의 평면도4 is a plan view of a first substrate having a plurality of liquid crystal display panel;
도 5는 본 발명에 의한 액정표시소자의 평면도.5 is a plan view of a liquid crystal display device according to the present invention;
도 6은 도 5의 Ⅱ∼Ⅱ'의 단면도FIG. 6 is a cross-sectional view taken along line II ′ of FIG. 5.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
1 : 마스크 2 : 포지티브 포토레지스트1: mask 2: positive photoresist
3 : 네거티브 포토레지스트 4 : 마스크 글라스3: negative photoresist 4: mask glass
5 : 기판 6 : 제 1 기판5 substrate 6 first substrate
7 : 셀 8 : 화소전극7 cell 8 pixel electrode
9 : 실잔사 10 : 게이트 배선9: thread residue 10: gate wiring
11 : 게이트 전극 12 : 데이터 배선11 gate electrode 12 data wiring
13 : 게이트 절연막 14 : 반도체층13 gate insulating film 14 semiconductor layer
15 : 오믹콘택층 16a :소오스 전극15: ohmic contact layer 16a: source electrode
16b : 드레인 전극 17 : 보호층16b: drain electrode 17: protective layer
18 : 배향막 19 : 액정18: alignment film 19: liquid crystal
20 : 제 2 기판 21 : 차광층20: second substrate 21: light shielding layer
22 : 컬러필터층 23 : 공통전극22: color filter layer 23: common electrode
24 : 공백24: blank
30 : 제 1 기판 31 : 게이트 배선30: first substrate 31: gate wiring
32 : 데이터 배선 33 : 게이트 전극32: data wiring 33: gate electrode
34a : 소오스 전극 34b : 드레인 전극34a: source electrode 34b: drain electrode
36 : 박막 트랜지스터 37 : 화소전극36 thin film transistor 37 pixel electrode
38 :게이트 절연막 39 : 반도체층38 gate insulating film 39 semiconductor layer
40 : 오믹콘택층 41 : 보호층40: ohmic contact layer 41: protective layer
42 : 콘택홀 43 : 배향막42 contact hole 43 alignment layer
44 : 제 2 기판 45 : 차광층44: second substrate 45: light shielding layer
46 : 컬러필터층 47 : 공통전극46 color filter layer 47 common electrode
48 : 스페이서 49 : 액정48: spacer 49: liquid crystal
50 : 셀50: cell
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자는, 제 1 기판 상에 형성되어 매트릭스 형태의 화소영역들을 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선과 데이터 배선의 교차점에 형성된 스위칭 소자와, 상기 스위칭 소자 상에 형성된 보호층과, 상기 보호층 상에 형성되어 상기 매트릭스 형태의 화소영역들 중심에서 멀어질수록 크기가 감소되는 화소전극을 포함하여 구성됨에 그 특징이 있다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes: a gate line and a data line formed on a first substrate to define pixel regions in a matrix form, and a switching element formed at an intersection of the gate line and the data line; And a protective layer formed on the switching element and a pixel electrode formed on the protective layer and decreasing in size as it moves away from the center of the pixel areas in the matrix form.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은, 제 1 기판 상에 게이트 전극을 구비한 게이트 배선을 형성하고 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 반도체층 상의 양측에 소오스 전극 및 드레인 전극이 위치되도록 상기 게이트 배선에 수직한 방향으로 데이터 배선을 형성하는 단계와, 상기 기판 전면에 보호층을 형성하고 상기 게이트 배선 및 상기 데이터 배선으로 정의되는 매트릭스 형태의 화소영역들 중심에서 멀어질수록 크기가 감소되는 복수개의 화소전극을 매트릭스 형태로 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.In addition, the manufacturing method of the liquid crystal display device of the present invention for achieving the above object comprises the steps of forming a gate wiring with a gate electrode on the first substrate and forming a gate insulating film on the front surface, Forming a semiconductor layer on the semiconductor layer, forming a data wiring in a direction perpendicular to the gate wiring so that source and drain electrodes are positioned on both sides of the semiconductor layer, and forming a protective layer on the entire surface of the substrate and forming the gate Another aspect is that the method includes forming a plurality of pixel electrodes in a matrix form, the size of which decreases as the distance from the center of the pixel regions of the matrix form defined by the wiring and the data line.
본 발명은 화소전극 형성 과정의 포토리소그래피 공정 시 매트릭스 형태의 화소영역들 중심에서 멀어질수록 거리에 비례하여 상기 화소전극 간의 공간간격이 넓어지는 포토마스크를 사용하여 실잔사를 없애기 위한 것이다.In the photolithography process of the pixel electrode forming process, a real mask is removed by using a photomask in which the space interval between the pixel electrodes increases in proportion to the distance as the distance from the center of the pixel region in the matrix form increases.
이하, 도면을 참조하여 본 발명에 따른 액정표시소자 및 그 제조방법을 상세히 설명한다.Hereinafter, a liquid crystal display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings.
도 5는 본 발명의 액정표시소자의 구조 평면도이다.5 is a plan view of the structure of the liquid crystal display device of the present invention.
본 발명의 액정표시소자는 제 1 기판(30) 상에 복수개의 게이트 배선(31) 및 데이터 배선(32)에 의해 정의되는 화소영역들이 구비되어 있으며, 상기 각 화소영역 에는 화소전극(37)이 매트릭스 형태로 배열되고, 또한 상기 게이트 배선(31)의 구동신호에 따라 스위칭되어 상기 데이터 배선(32)의 데이터 신호를 상기 각 화소전극(37)에 인가하는 박막트랜지스터(36)가 배열된다. 이때, 상기 화소영역들의 중심에서 멀어질수록 상기 화소전극(37)의 크기가 감소된다. 즉, 각각의 상기 화소전극(37)간에 거리가 멀어진다.In the liquid crystal display of the present invention, pixel areas defined by a plurality of gate lines 31 and data lines 32 are provided on the first substrate 30, and pixel electrodes 37 are formed in each pixel area. The thin film transistors 36 arranged in a matrix form and switched according to the driving signals of the gate lines 31 to apply the data signals of the data lines 32 to the pixel electrodes 37 are arranged. In this case, the size of the pixel electrode 37 decreases as the distance from the center of the pixel areas increases. That is, the distance between each pixel electrode 37 is increased.
또한, 도 6은 도5의 Ⅱ∼Ⅱ'부분의 단면도이다.6 is a sectional view taken along the line II-II 'of FIG.
도 6에 도시된 바와 같이, 유리로 된 제 1 기판(30)과, 상기 제 1 기판(30) 상에 형성된 게이트 전극(33)과, 상기 게이트 전극(33)을 포함한 상기 제 1 기판(30) 전면에 형성된 게이트 절연막(38)과, 상기 게이트 전극(33) 상측의 상기 게이트 절연막(38) 상에 섬 모양으로 형성된 반도체층(39)과, 상기 반도체층의 접촉저항을 줄이기 위해 상기 반도체층(39) 양측에 형성된 오믹콘택층(40)과, 상기 오믹콘택층(40) 상에 형성된 소오스 전극(34a) 및 드레인 전극(34b)과, 상기 소오스 전극(34a) 및 드레인 전극(34b)의 보호를 위해 상기 소오스 전극(34a) 및 드레인 전극(34b)을 포함한 상기 제 1 기판(30) 전면에 형성된 보호층(41)과, 상기 드레인 전극(34b)의 전기적인 접촉을 위해 상기 보호층(41)의 내부에 형성된 콘택홀(42)과, 상기 콘택홀(42)을 비롯한 상기 보호층(41) 상에 형성된 화소전극(37)과, 상기 화소전극(37)을 포함하는 상기 제 1 기판(30) 전면에 형성된배향막(43)이 있다.As shown in FIG. 6, the first substrate 30 includes a first substrate 30 made of glass, a gate electrode 33 formed on the first substrate 30, and the gate electrode 33. The gate insulating layer 38 formed on the entire surface, the semiconductor layer 39 formed in an island shape on the gate insulating layer 38 above the gate electrode 33, and the semiconductor layer to reduce the contact resistance of the semiconductor layer. (39) an ohmic contact layer 40 formed on both sides, a source electrode 34a and a drain electrode 34b formed on the ohmic contact layer 40, and a source electrode 34a and a drain electrode 34b. The protective layer 41 formed on the entire surface of the first substrate 30 including the source electrode 34a and the drain electrode 34b and the drain electrode 34b for electrical contact. A pixel formed on the protective layer 41 including the contact hole 42 formed inside the 41 and the contact hole 42. There is electrode 37 and the alignment film 43 formed on the entire surface of the first substrate 30 including the pixel electrode 37.
그리고, 상기 제 1 기판(30)에 대응하는 제 2 기판(44)과 상기 제 2 기판(44) 상에 상기 게이트 배선(31), 데이터 배선(32), 및 박막 트랜지스터(36)에 상응하는 부분의 빛을 차단하는 차광층(45)과, 상기 차광층(45) 상에 R. G. B 각각의 색상을 구현하기 위해 상기 차광층(45)과 겹쳐지도록 형성된 컬러필터층(46)과, 상기 제 1 기판(30)의 화소 전극(37)으로부터 전위차를 갖기 위해 상기 컬러필터층(46) 상에 형성된 공통전극(47)과, 상기 공통전극(47) 상에 형성된 상기 배향막(43)이 있다. 또한, 상기 제 1 기판(30)과 제 2 기판(44)의 사이를 일정공간 유지시키기 위해 상기 제 1 기판(30)과 상기 제 2 기판(44)의 대향 면에 산포된 스페이서(48)와, 상기 제 1 기판(30)과 제 2 기판(44) 사이에 주입된 액정(49)이 있다. 이때, 상기 컬러필터층(46)과 상기 공통전극(47) 사이에 상기 컬러필터층(46)과 상기 차광층(45)을 평탄화 하기 위해 오버코트층(도시되지 않음)을 형성하기도 한다.In addition, the second substrate 44 corresponding to the first substrate 30 and the gate wiring 31, the data wiring 32, and the thin film transistor 36 may be formed on the second substrate 44. A light blocking layer 45 to block light of a portion, a color filter layer 46 formed to overlap the light blocking layer 45 to implement RG B colors on the light blocking layer 45, and the first The common electrode 47 formed on the color filter layer 46 and the alignment layer 43 formed on the common electrode 47 are provided to have a potential difference from the pixel electrode 37 of the substrate 30. In addition, in order to maintain a predetermined space between the first substrate 30 and the second substrate 44 and the spacer 48 dispersed on the opposite surface of the first substrate 30 and the second substrate 44 and The liquid crystal 49 is injected between the first substrate 30 and the second substrate 44. In this case, an overcoat layer (not shown) may be formed between the color filter layer 46 and the common electrode 47 to planarize the color filter layer 46 and the light blocking layer 45.
상기 액정표시소자의 제조공정을 살펴보면 다음과 같다.Looking at the manufacturing process of the liquid crystal display device as follows.
먼저, 제 1 기판(30)은 세정된 유리 기판 위에 스퍼터링 방법을 이용하여 금속을 증착하고 포토리소그래피 공정으로 상기 금속을 선택적으로 제거하여 게이트 배선(31)과 게이트 전극(33)을 형성하고, 상기 게이트 배선(31) 및 게이트 전극(33)을 절연시키는 절연막을 상기 제 1 기판(30) 전면에 증착하여 게이트 절연막(38)을 형성하고, 상기 게이트 절연막 위에 다결정 실리콘 또는 비정질 실리콘의 반도체층(39)과 오믹콘택층(40)(Ohmic contact layer)을 증착한 후, 상기 게이트전극 상측에만 섬 모양을 갖도록 반도체층(39) 및 오믹콘택층(40)을 선택적으로 제거한다. 그리고 전면에 금속을 증착하여 상기 반도체층(39) 상의 양측을 남기고 선택적으로 제거시켜 소오스/드레인 전극(34a)(34b)을 구비한 데이터 배선(32)을 형성한다. 다시, 상기 소오스/드레인 전극(34a)(34b) 사이의 오믹콘택층(40)을 제거하여 박막 트랜지스터(36)를 제조한다.First, the first substrate 30 is formed by depositing a metal on the cleaned glass substrate using a sputtering method and selectively removing the metal by a photolithography process to form a gate wiring 31 and a gate electrode 33. An insulating film insulating the gate wiring 31 and the gate electrode 33 is deposited on the entire surface of the first substrate 30 to form a gate insulating film 38, and the semiconductor layer 39 of polycrystalline silicon or amorphous silicon is formed on the gate insulating film. ) And the ohmic contact layer 40, and then selectively remove the semiconductor layer 39 and the ohmic contact layer 40 to have an island shape only on the gate electrode. A metal is deposited on the entire surface, and then selectively removed while leaving both sides on the semiconductor layer 39 to form a data line 32 having source / drain electrodes 34a and 34b. In addition, the ohmic contact layer 40 between the source / drain electrodes 34a and 34b is removed to manufacture the thin film transistor 36.
또한, 상기 데이터 배선(32)의 절연과 평탄화를 위하여 상기 소오스/드레인 전극(34a)(34b)을 포함하는 제 1 기판(30) 전면에 걸쳐 보호층(41)을 형성하고, 상기 드레인 전극(34b)의 노출을 위해 상기 보호층(41)을 뚫어 콘택홀(42)을 형성하고, 상기 제 1 기판 전면에 투명전극(ITO)을 증착하여 상기 콘택홀(42)을 통하여 상기 드레인 전극(34b)과 연결되도록 복수개의 화소전극(37)(ITO)을 패터닝하여 형성하고, 상기 화소전극(37)을 포함하는 상기 제 1 기판(30) 전면에 액정의 규칙적인 배열을 위해 배향막(43)을 형성한다. 여기서, 상기 화소전극(37)의 형성 시 포토레지스트 공정 후 상기 매트릭스 형태의 화소영역들 중심으로부터 멀어질수록 거리에 비례하여 상기 화소전극(37)의 간격이 넓어지는 마스크를 사용하여 상기 포토리소그래피 공정을 한다. 즉, 상기 제 1 기판(30) 상의 복수개의 각 박막트랜지스터 어레이의 중심에서 가장자리 부분으로 갈수록 화소전극(37)의 면적을 작게 형성한다.In addition, a protective layer 41 is formed over the entire surface of the first substrate 30 including the source / drain electrodes 34a and 34b to insulate and planarize the data line 32. To expose the 34b), the protective layer 41 is formed to form a contact hole 42, and a transparent electrode ITO is deposited on the entire surface of the first substrate to form the contact electrode 42. The drain electrode 34b is formed through the contact hole 42. And a plurality of pixel electrodes 37 (ITO) to be connected to each other, and an alignment layer 43 is formed on the entire surface of the first substrate 30 including the pixel electrodes 37 for regular arrangement of liquid crystals. Form. Here, the photolithography process is performed by using a mask in which the distance between the pixel electrodes 37 increases in proportion to the distance as the distance from the center of the pixel regions in the matrix form after the photoresist process during the formation of the pixel electrode 37. Do it. That is, the area of the pixel electrode 37 is made smaller from the center of each of the plurality of thin film transistor arrays on the first substrate 30 toward the edge portion.
따라서, 상기 제 2 기판(44)은 상기 제 1 기판(30)에 형성된 게이트 배선(31) 및 데이터 배선(32)과 박막 트랜지스터(36)의 상응하는 부분뿐만 아니라 상기 박막트랜지스터 어레이 중심으로부터 가장자리로 갈수록 줄어드는 상기 화소전극(37)의 크기에 따라 누설되는 빛을 차단하기 위한 차광층(45)을 형성하고, 상기 차광층(45)사이의 상기 화소 전극(37)에 상응하는 부분에 R. G. B 색으로 구성되는 컬러필터층(46)을 형성하고, 상기 컬러필터층(46) 위에 상기 제 1 기판(30)의 박막 트랜지스터(36)에 의해 구동되는 상기 화소전극(37)의 전압차를 유도하기 위해 공통전극(47)(ITO)을 형성하고, 상기 액정(49)의 배향을 위해 배향막(43)을 형성한다. 마찬가지로, 상기 차광층(45)과 상기 컬러필터층(46)의 형성 시 상기 화소전극(37)의 크기 변화에 따라서 상기 매트릭스 형태의 화소영역들 가장자리로 갈수록 상기 차광층(45)은 폭이 넓어지게 된다. 따라서, 상대적으로 컬러필터층(46)은 면적이 작게 형성된다.Accordingly, the second substrate 44 is not only corresponding portions of the gate wiring 31 and the data wiring 32 and the thin film transistor 36 formed on the first substrate 30, but also from the center to the edge of the thin film transistor array. A light shielding layer 45 is formed to block light leaking according to the size of the pixel electrode 37 which is gradually reduced, and RG B color is formed at a portion corresponding to the pixel electrode 37 between the light shielding layers 45. The color filter layer 46 is formed to be formed, and common to induce a voltage difference between the pixel electrode 37 driven by the thin film transistor 36 of the first substrate 30 on the color filter layer 46. An electrode 47 (ITO) is formed, and an alignment layer 43 is formed to align the liquid crystal 49. Similarly, when the light blocking layer 45 and the color filter layer 46 are formed, the light blocking layer 45 becomes wider toward the edges of the pixel areas in the matrix form according to the size change of the pixel electrode 37. do. Therefore, the color filter layer 46 has a relatively small area.
결국, 상기 화소전극(37) 공정 시 상기 매트릭스 형태의 화소영역들 중심으로부터 멀어질수록 거리에 비례하여 상기 각 화소전극(37)의 간격이 넓어지는 상기 마스크를 사용하는 것은 상기 매트릭스 형태의 화소영역들 가장자리로 갈수록 상기 화소전극(37)의 간격을 넓힘으로서 현상액(developer)의 침투를 용이하게 하여 실잔사의 발생을 줄일 수 있기 때문이다. 실잔사는 사각의 촘촘한 격자 배열을 하고 있는 픽셀(Pixel) 패턴(pattern)에서 발생하는 패턴(pattern)간 얇은 잔사(scum)가 남아 발생하는 현상으로 상기 실잔사 발생 부위는 주로 화소배열인 픽셀 모자이크 배열 가장자리이므로 상기 화소배열인 픽셀모자이크 배열 가장자리 중심에서 거리가 멀어질수록 상기 화소전극(37)에 상응하는 패턴을 작게 하는 마스크를 사용함으로써, 실잔사가 남을 수 있는 소지를 줄여 실잔사 발생을 방지할 수 있다.As a result, when the pixel electrode 37 is processed, using the mask in which the distance between the pixel electrodes 37 increases in proportion to the distance from the center of the pixel regions in the matrix form is the pixel region in the matrix form. This is because the gap between the pixel electrodes 37 is increased toward the edges, thereby facilitating the penetration of the developer, thereby reducing the occurrence of the actual residue. The real residue is a phenomenon in which thin residues remain between the patterns generated in the pixel pattern having a square lattice arrangement. The real residue is mainly a pixel array pixel mosaic. Since an array edge is used, a mask that reduces the pattern corresponding to the pixel electrode 37 as the distance from the center of the pixel mosaic array edge, which is the pixel array, is reduced, thereby preventing the occurrence of real residue. can do.
이상 상술한 바와 같이, 본 발명의 액정표시장치는 다음과 같은 효과가 있다.As described above, the liquid crystal display of the present invention has the following effects.
화소전극 형성 시 상기 화소전극과 화소전극의 사이 간격이 매트릭스 형태의 화소영역들 중심에서 가장자리로 갈수록 거리에 비례하여 넓어지는 포토마스크를 사용할 경우, 상기 매트릭스 형태의 화소영역들 가장자리로 갈수록 상기 화소전극 간의 공간 크기를 넓힘으로써 현상액의 침투를 용이하게 하고, 실잔사 발생을 줄일 수 있다.In the case of forming a pixel electrode, when using a photomask in which the distance between the pixel electrode and the pixel electrode is increased in proportion to the distance from the center of the pixel regions of the matrix type to the edge, the pixel electrode toward the edge of the pixel regions of the matrix type By increasing the size of the liver, the penetration of the developer can be facilitated, and the occurrence of real residue can be reduced.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010052480A KR100806809B1 (en) | 2001-08-29 | 2001-08-29 | Liquid Crystal Display Device and the method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010052480A KR100806809B1 (en) | 2001-08-29 | 2001-08-29 | Liquid Crystal Display Device and the method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030020506A true KR20030020506A (en) | 2003-03-10 |
KR100806809B1 KR100806809B1 (en) | 2008-02-22 |
Family
ID=27721389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010052480A KR100806809B1 (en) | 2001-08-29 | 2001-08-29 | Liquid Crystal Display Device and the method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100806809B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101107677B1 (en) * | 2004-12-02 | 2012-01-25 | 엘지디스플레이 주식회사 | Method For Fabricating Liquid Crystal Display Device |
US20150177610A1 (en) * | 2013-12-25 | 2015-06-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate, exposure method thereof and liquid crystal display panel including the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0182877B1 (en) * | 1995-11-25 | 1999-05-01 | 구자홍 | Structure of liquid crystal display device and its manufacturing method |
KR100244449B1 (en) * | 1997-02-11 | 2000-02-01 | 구본준 | Liquid crystal display having shorting bar for testing thin-film transistor and manufacturing method thereof |
JP3544489B2 (en) * | 1999-04-20 | 2004-07-21 | Nec液晶テクノロジー株式会社 | Manufacturing method of liquid crystal display device |
-
2001
- 2001-08-29 KR KR1020010052480A patent/KR100806809B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101107677B1 (en) * | 2004-12-02 | 2012-01-25 | 엘지디스플레이 주식회사 | Method For Fabricating Liquid Crystal Display Device |
US20150177610A1 (en) * | 2013-12-25 | 2015-06-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate, exposure method thereof and liquid crystal display panel including the same |
US9298082B2 (en) * | 2013-12-25 | 2016-03-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate, exposure method thereof and liquid crystal display panel including the same |
Also Published As
Publication number | Publication date |
---|---|
KR100806809B1 (en) | 2008-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100269669B1 (en) | Active matrix substrate and display device using the same | |
US7615336B2 (en) | Method of fabricating a display device by using a stepped halftone mask to form a three-step photoresist pattern on a material layer for etching and ashing | |
US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
US7499118B2 (en) | Structure of switching device for liquid crystal display device and fabrication method thereof | |
KR100480333B1 (en) | Array substrate for a liquid crystal display device and Method for fabricating of the same | |
KR101198218B1 (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
KR20080000751A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR20040016489A (en) | Liquid Crystal Display Device and Fabricating Method Thereof | |
KR101026982B1 (en) | An array substrate for a liquid crystal display device and method for fabricating of the same | |
KR100345959B1 (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same | |
KR100806809B1 (en) | Liquid Crystal Display Device and the method thereof | |
KR101041890B1 (en) | Method for fabricating of an array substrate for a liquid crystal display device | |
KR100650400B1 (en) | array panel of liquid crystal display device and manufacturing method thereof | |
KR20050113491A (en) | Liquid crystal display device and method of fabricating the same | |
KR101177117B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR101006474B1 (en) | array substrate for liquid crystal display device and manufacturing method of the same | |
KR101022806B1 (en) | Method of fabricating array substrate having high aperture ratio for Liquid Crystal Display Device | |
KR101006475B1 (en) | array substrate for liquid crystal display device and manufacturing method of the same | |
KR20080053701A (en) | An array substrate for liquid crystal display device and method for fabrication thereof | |
KR100631372B1 (en) | method for fabricating array substrate for liquid crystal display | |
KR101028940B1 (en) | A array substrate for LCD and the fabrication method thereof | |
KR20020056111A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20020058269A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR20020058369A (en) | array panel of liquid crystal display and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 13 |