KR20030016530A - 반도체 메모리 장치의 리프레쉬 회로 - Google Patents

반도체 메모리 장치의 리프레쉬 회로 Download PDF

Info

Publication number
KR20030016530A
KR20030016530A KR1020010050161A KR20010050161A KR20030016530A KR 20030016530 A KR20030016530 A KR 20030016530A KR 1020010050161 A KR1020010050161 A KR 1020010050161A KR 20010050161 A KR20010050161 A KR 20010050161A KR 20030016530 A KR20030016530 A KR 20030016530A
Authority
KR
South Korea
Prior art keywords
signal
refresh
unit
accessed
block
Prior art date
Application number
KR1020010050161A
Other languages
English (en)
Inventor
권재현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010050161A priority Critical patent/KR20030016530A/ko
Publication of KR20030016530A publication Critical patent/KR20030016530A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 리프레쉬 회로에 관한 것으로, 리프레쉬 동작 이전에 정상 동작시 액세스된 블록 어드레스들을 저장하고 리프레쉬 동작을 하면 저장된 블록 어드레스와 내부 카운터가 동기하여 액세스된 블록들만 리프레쉬 동작을 하게 함으로써, 불필요한 전류소모를 줄일 수 있는 반도체 메모리 장치의 리프레쉬 회로에 관한 것이다.
이를 위한 본 발명의 반도체 메모리 장치의 리프레쉬 회로는 외부에서 리프레쉬 동작을 알리는 신호가 입력되면 리프레쉬 인에이블 신호를 출력하는 리프레쉬 논리부와, 어드레스 신호와 상기 리프레쉬 인에이블 신호 및 초기 리셋신호를 입력으로 하여 노멀(Normal) 동작시 액세스된 블록의 정보를 저장하고 있다가 리프레쉬 동작시 상기 액세스된 블록의 워드라인을 순차적으로 리프레쉬 할 수 있도록 하는 리프레쉬신호발생부와, 상기 어드레스 신호와, 로오 액티브 신호 및 상기 리프레쉬신호발생부의 출력신호를 동시에 수신하여 뱅크내의 블록 중 액세스된 블록만을 선택하도록 하는 로오프리디코더부를 포함하는 것을 특징으로 한다.

Description

반도체 메모리 장치의 리프레쉬 회로{REFRESH CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치의 리프레쉬 회로에 관한 것으로, 보다 구체적으로는 리프레쉬 동작 이전에 정상 동작시 액세스된 메모리 블록 어드레스를 저장하고, 리프레쉬 동작시 저장된 메모리 블록만을 리프레쉬 하도록 제어하여, 불필요한 전류 소모를 줄일 수 있는 반도체 메모리 장치의 리프레쉬 회로에 관한 것이다.
일반적으로, 디램(DRAM) 셀은 스위치 역할을 하는 1개의 NMOS형 트랜지스터와 전하(데이타)를 저장하는 1개의 커패시터로 구성된다. 메모리 셀 내의 커패시터에 전하의 유무에 따라, 즉 셀 커패시터의 단자 전압이 높은가 낮은가에 따라 2진 정보 "1" 또는 "0"이 대응된다. 2진 정보에 대응하는 전압을 메모리 셀에 인가하여 주면 라이트(write)가 진행되며, 커패시터의 전하의 유무가 전압의 고저로 변화되어 메모리 셀 외부로 검출하는 동작이 리드(read)이다. 데이타의 보관은 커패시터에 전하가 축적되어있는 것이므로 원리적으로는 전력의 소비가 없다.
그러나, MOS 트랜지스터의 PN 접합 등에 누설전류가 있어서 저장된 초기의 전하량이 소멸되게 되므로 데이타가 소실된다. 따라서 데이타를 잃어버리기 전에 메모리 셀의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 초기의 전하량으로 재충전해 주어야 한다. 이 동작을 주기적으로 반복해야 데이타의 기억이 유지된다.
이 주기는 커패시터의 공정과 구조에 밀접한 관련이 있다. 이러한 셀 전하의 재충전되는 과정을 리프레시 동작이라 부르며, 데이타의 보관이 리프레시 동작의 반복이라는 다이나믹(dynamic)한 과정을 통해 이루어지므로 다이나믹 램(RAM)이라 불리운다.
도 1은 종래 기술에 따른 리프레쉬 동작을 설명하기 위한 블록도이다.
도시된 바와같이, 외부에서 리프레쉬 동작요구, 즉 리프레쉬 인에이블 신호가 리프레쉬 논리부(5)에 입력되면 리프레쉬 동작을 알리는 req 신호가 내부로오카운터부(10)에 입력되어 외부 어드레스에 관계없이 카운트 동작을 수행하게 된다. 이때 이러한 동작은 노멀(normal) 카운트 동작이므로 순차적으로 어드레스의 증가에 따라 카운트되고 이러한 카운트 동작에 맞추어 로오 활성화 신호와 어드레스 버퍼 신호를 입력으로 하는 로오 프리차아지부(20)에 입력된다. 상기 로오 프리차아지부(20)는 X 디코더(50)로 디코딩된 신호를 전송하여 순차적으로 뱅크(30)내의 첫번째 블록(블록 0)의 워드라인부터 띄워 전 셀에 관해서 리프레쉬 동작을 하게 된다.
여기서 미설명 부호(40)은 어드레스 버퍼부를 나타낸다.
그러나, 만약 리프레쉬 동작요구 이전 앞단에서 노멀동작(읽기 또는 쓰기)을 수행할 때 한번도 액세스되지 않는 블록이 있어도 순차적으로 카운트 동작에 의한 기존의 순차적인 어드레스 증가방식 때문에 한번도 액세스되지 않은 각각의 블록 내의 워드라인들까지 띄우게 되어 불필요한 전류 소모를 가져오게 된다.
또한 시스템에서 요구하는 리프레시 타이머 15.6usec주기는 불변인 반면 메모리 소자 밀도(density)가 높아짐에 따른 리프레쉬해야 할 셀의 갯수가 증가하게 되어, 어느 선에 이르면 메모리 소자가 리프레쉬 동작에 대해서 보증할 수 없게 된다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명의 목적은 노멀 동작시 액세스된 정보들을 레지스터에 저장하고 있다가 리프레쉬 동작시 레지스터에 저장된 블록만을 리프레쉬할 수 있는 반도체 메모리 장치의 리프레쉬 회로를 제공하는 데 있다.
도 1은 종래 기술에 따른 반도체 메모리 장치의 리프레쉬 회로에 대한 블록도.
도 2는 본 발명에 의한 반도체 메모리 장치의 리프레쉬 회로에 대한 블록도.
도 3은 도 2에 도시된 리프레쉬 신호 발생부의 블록 구성도.
도 4는 도 3에 도시된 리프레쉬 컨트롤부의 블록 구성도.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 리프레쉬 논리부200 : 리프레쉬신호발생부
210 : 카운터 셋팅 레지스터부220 : 내부 로오 카운터부
230 : 리프레쉬 컨트롤러부240 : 판별회로부
250 : 제어부300 : 어드레스 버퍼부
400 : 로오 프리디코더부500 : 뱅크
상기 목적 달성을 위한 본 발명의 반도체 메모리 장치의 리프레쉬 회로는, 외부에서 리프레쉬 동작을 알리는 신호가 입력되면 리프레쉬 인에이블 신호를 출력하는 리프레쉬 논리부와, 어드레스 신호와 상기 리프레쉬 인에이블 신호 및 초기 리셋신호를 입력으로 하여 노멀(Normal) 동작시 액세스된 블록의 정보를 저장하고 있다가 리프레쉬 동작시 상기 액세스된 블록의 워드라인을 순차적으로 리프레쉬 할 수 있도록 하는 리프레쉬신호발생부와, 상기 어드레스 신호와, 로오 액티브 신호 및 상기 리프레쉬신호발생부의 출력신호를 동시에 수신하여 뱅크내의 블록 중 액세스된 블록만을 선택하도록 하는 로오프리디코더부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따르면, 리프레쉬 인에이블 신호를 출력하는 리프레쉬 논리부와, 어드레스 입력신호를 버퍼링하는 어드레스 버퍼부와, 상기 어드레스 버퍼부로부터의 어드레스 신호와 로오 활성화 신호를 입력으로 하여 X 디코더로 디코딩된 어드레스 값을 출력하는 로오프리디코더부를 포함하는 반도체 메모리 장치의 리프레쉬 장치에 있어서, 어드레스 신호와 리프레쉬 인에이블 신호 및 초기 리셋신호를 수신하여 노멀 동작시 액세스된 메모리 셀 블록의 정보 신호를 저장하는 카운트 셋팅 레지스터부와, 상기 액세스된 메모리 셀 블록의 정보를 수신하여 순차적으로 카운팅한 신호를 발생하는 내부로오카운터부와, 상기 내부로오카운터부의 출력신호와상기 액세스된 블록의 정보 신호를 수신하여, 리프레쉬 동작시 상기 카운트 셋팅 레지스터부에 저장된 정보 신호에 해당하는 메모리 셀 블록만을 순차적으로 리프레쉬 시키는 리프레쉬 컨트롤러부를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 메모리의 리프레쉬 장치의 블록도이다.
먼저, 도 2에 도시된 바와같이 외부에서 리프레쉬 동작을 알리는 신호가 입력되면 리프레쉬 인에이블 신호인 req 신호를 출력하는 리프레쉬 논리부(100)와, 어드레스 신호와 상기 req 신호 및 초기 리셋신호(int)를 입력으로 하여 노멀(Normal) 동작시 액세스된 블록의 정보를 저장하고 있다가 리프레쉬 동작시 상기 액세스된 블록의 워드라인을 순차적으로 리프레쉬 할 수 있도록 하는 리프레쉬신호발생부(200)와, 어드레스 입력신호를 버퍼링하는 어드레스 버퍼부(300)와, 어드레스 버퍼부(300)로부터의 어드레스 신호 및 로오 액티브 신호와 상기 리프레쉬신호발생부(200)의 출력신호(bs)를 동시에 수신하는 로오프리디코더부(400)를 포함하여 뱅크(500)내의 블록<0 : n>중 액세스된 블록만을 선택하여 리프레쉬 동작을 수행한다.
여기서, 리프레쉬신호발생부(200)는 상기 어드레스 신호와 리프레쉬 논리부(100)의 출력 신호 및 초기 리셋신호(int)를 입력으로 하여 노멀 동작시 액세스된 블록의 정보를 저장하는 카운트 셋팅 레지스터부(210)와, 액세스된 블록의정보를 순차적으로 카운트하는 내부로오카운터부(220)와, 내부로오카운터부(220)의 출력신호와 액세스된 블록의 정보 신호를 수신하여 리프레쉬 동작시 카운트 셋팅 레지스터부(210)에 저장된 정보 신호에 해당하는 메모리 셀 블록만을 순차적으로 리프레쉬 시키는 리프레쉬 컨트롤러부를 포함한다.
상기 구성을 갖는 리프레쉬 동작 설명은 다음과 같다.
시스템에서 리프레쉬를 요구하기 전, 노멀(normal) 동작을 수행할 때 메모리 소자가 어떠한 동작을 해야 한다는 것을 알리는 명령(command)신호와 어드레스 신호 및 데이타가 메모리 소자의 핀들을 통해 입력된다. 그러면, 메모리 소자의 핀들을 통해 입력되는 어드레스 신호에 따라 먼저 메모리 소자의 뱅크들중 어느 하나의 뱅크를 선택하고, 그 다음 또 다른 어드레스 신호에 따라 블록을 지정하며, 그 나머지 어드레스 신호에 따라 블록내의 워드라인을 지정하게 된다.
예를들어 4개의 뱅크가 배치되면, 두 개의 어드레스가 필요하고, 로오(Row) 어드레스 중에서 블록이 16개인 경우 4개의 어드레스만 있으면 어느 블록이든지 디코딩이 가능하다. 그 다음 블록 어드레스가 결정되면 나머지 주소에 의해 워드라인 주소가 결정된다.
이때, 본 발명의 실시예에서는 상기 어드레스 신호들 중 블록을 나타내는 주소군만을 가지고 노멀(쓰기 및 읽기) 동작시 어느 블록이 사용되었는지 메모리 소자가 기억할 목적으로 도 3에 도시된 바와같이 카운터 셋팅 레지스터부(210)를 배치한다. 카운터 셋팅 레지스터부(210)는 상술한 바와같이 어드레스 신호와 리프레쉬 논리부의 출력 신호 및 초기 리셋신호를 수신하여 노멀 동작시 액세스된 블록의정보를 저장한다.
카운터 셋팅 레지스터부(210)는 정상 동작시 메모리 셀 블록이 한번이라도 엑세스되면 그 액세스된 블록의 어드레스 값를 저장하고, 한번 이상 액세스 되어 있어도 1 회만 저장을 하게 된다. 이러한 카운터 셋팅 레지스터부(210)는 메모리 소자에 파워가 있는 경우만 저장하며 일단 메모리 소자에서 파워 공급이 중단되었다가 다시 파워 공급이 될 경우만(시스템이 재 부팅 될 경우) 메모리 소자의 초기를 잡아주는 int 신호에 의해 리셋이 되게 된다. 이에따라, 다시 초기 부터 노멀 동작시 액세스된 블록 어드레스를 새로 저장할 수 있다.
일단 카운터 셋팅 레지스터부(210)에 액세스된 블록의 정보가 저장된 상태에서 리프레쉬 동작을 수행하게 되면 카운터 셋팅 레지스터부(210)는 노멀 동작시 어느 블록이 액세스 가능한 데이타인지 확인하고 그 블록만 리프레쉬하라고 알리는 역할을 하게 된다.
예를들어 블록의 갯수가 4개인 경우, 그 중 노멀 동작중 액세스된 블록이 블록 2 이면, 블록 코딩 어드레스 00, 01, 10, 11 중 10만이 레지스터에 '하이'로 저장되어있고, 나머지 레지스터 3개는 '로우' 값이 저장된다. 상기 정보는 어느 블록이 리프레쉬할 필요가 있는지를 알려준다.
이러한 정보와 더불어 도 3에 도시된 바와같이 en 정보, 즉 액세스된 블록 정보가 내부로오카운터부(220)에 입력되어, 그 블록에 해당하는 카운트 신호를 순차적으로 내보내게 된다.
도 4는 도 3에 도시된 리프레쉬 컨트롤러부(230)의 내부블록도로서, 도시된바와같이 카운터 셋팅 레지스터부(210)에 저장된 블록의 정보(en 0 ~ #)와 내부로오카운터부(220)의 출력신호(co)를 입력으로 하여 그에 해당하는 카운터 신호만을 순차적으로 출력하는 판별회로부(240)와, 판별회로부(240)에서 출력되는 카운트된 정보만 로오프리디코더부(400)에 전송하는 제어부(250)을 구비한다.
내부로오카운터부(220)에서 어드레스000000 ~111111 이 카운트 동작하는 경우 앞 밑줄 친 2 비트가 블록 어드레스를 나타낸다고 하면, 상술한 바와같이 블록이 4개가 있는 경우에 상기 블록 2만이 액세스 되면 상기 제어부(250)의 출력신호 bs는100000 에서101111까지만 카운트 동작한 정보만 로우 프리디코더부(400)에 전달한다. 그런다음 리프레쉬 동작이후 액세스된 블록이 블록 0 이면, 카운터 셋팅 레지스터부(210)에는 en0와 en2의 상태가 '하이'가 되고 나머지 en1과 en3는 '로우'가 저장된다. 이러한 저장된 정보는 리프레쉬 동작시 리프레쉬 컨트롤러부(230)가 동작하여 카운터 동작은000000 ~001111을 한 후010000 ~010000은 en1이 '로우'이므로 생략되고, 100000 ~ 101111까지 순차적으로 bs 신호를 출력한다.
따라서, 본 발명의 실시예에서는 기존의 노멀 카운트 동작에 의한 경우 한 뱅크에 블록이 4개가 있을 때 리프레쉬 동작보다 크게 1/4 줄게 되어 전류 소모를 줄일 수 있으며 또한 모든 셀에 대해 카운트 동작을 않하고 유효한 데이타 정보가 있는 블록들만 리프레쉬 동작을 수행하므로 데이타 리텐션 타임에 대해서 타이밍 마진을 확보할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 본 발명의 반도체 메모리의 리프레쉬 장치에 의하면, 노멀(쓰기 및 읽기) 동작시 액세스 된 블록의 정보를 리프레쉬신호발생부(200)에 저장하여 그 액세스된 블록의 워드라인만을 리프레쉬한다.
따라서, 기존의 노멀 카운트 동작에 의한 경우 한 뱅크에 4개의 블록이 있을때에 대한 리프레쉬 동작보다 크게 1/4 까지 줄게되어 전류 소모를 줄일수 있다.
또한, 메모리 소자의 밀도가 높아지더라도 카운트 동작시 불필요한 블록을 생략함으로써 시스템에서 요구하는 데이타 리텐션 시간(Data retention time)의 마진을 확보할 수 있다.

Claims (5)

  1. 외부에서 리프레쉬 동작을 알리는 신호가 입력되면 리프레쉬 인에이블 신호를 출력하는 리프레쉬 논리부와,
    어드레스 신호와 상기 리프레쉬 인에이블 신호 및 초기 리셋신호를 입력으로 하여 노멀(Normal) 동작시 액세스된 블록의 정보를 저장하고 있다가 리프레쉬 동작시 상기 액세스된 블록의 워드라인을 순차적으로 리프레쉬 할 수 있도록 하는 리프레쉬신호발생부와,
    상기 어드레스 신호와, 로오 액티브 신호 및 상기 리프레쉬신호발생부의 출력신호를 동시에 수신하여 뱅크내의 블록 중 액세스된 블록만을 선택하도록 하는 로오프리디코더부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  2. 제 1항에 있어서,
    상기 리프레쉬 신호 발생부는,
    상기 어드레스 신호와 상기 리프레쉬 인에이블 신호 및 상기 초기 리셋신호를 수신하여 노멀 동작시 액세스된 메모리 셀 블록의 정보 신호를 저장하는 카운트 셋팅 레지스터부와,
    상기 액세스된 메모리 셀 블록의 정보를 수신하여 순차적으로 카운팅한 신호를 발생하는 내부로오카운터부와,
    상기 내부로오카운터부의 출력신호와 상기 액세스된 블록의 정보 신호를 수신하여, 리프레쉬 동작시 상기 카운트 셋팅 레지스터부에 저장된 정보 신호에 해당하는 메모리 셀 블록만을 순차적으로 리프레쉬 시키는 리프레쉬 컨트롤러부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  3. 리프레쉬 인에이블 신호를 출력하는 리프레쉬 논리부와, 어드레스 입력신호를 버퍼링하는 어드레스 버퍼부와, 상기 어드레스 버퍼부로부터의 어드레스 신호와 로오 활성화 신호를 입력으로 하여 X 디코더로 디코딩된 어드레스 값을 출력하는 로오프리디코더부를 포함하는 반도체 메모리 장치의 리프레쉬 회로에 있어서,
    어드레스 신호와 리프레쉬 인에이블 신호 및 초기 리셋신호를 수신하여 노멀 동작시 액세스된 메모리 셀 블록의 정보 신호를 저장하는 카운트 셋팅 레지스터부와,
    상기 액세스된 메모리 셀 블록의 정보를 수신하여 순차적으로 카운팅한 신호를 발생하는 내부로오카운터부와,
    상기 내부로오카운터부의 출력신호와 상기 액세스된 블록의 정보 신호를 수신하여, 리프레쉬 동작시 상기 카운트 셋팅 레지스터부에 저장된 정보 신호에 해당하는 메모리 셀 블록만을 순차적으로 리프레쉬 시키는 리프레쉬 컨트롤러부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  4. 제 1항 또는 제 3항에 있어서,
    상기 리프레쉬 컨트롤러부는 상기 카운터 셋팅 레지스터부에 저장된 메모리 셀 블록의 정보 신호와, 상기 내부로오카운터부의 출력신호를 수신하여 해당하는 카운터 신호만을 순차적으로 출력하는 판별회로부과,
    상기 판별회로부로부터 신호를 수신하여 상기 로오프리디코더부의 동작을 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
  5. 제 1항 또는 제 3항에 있어서,
    상기 카운터 셋팅 레지스터부는 정상 동작시 메모리 셀 블록이 한 번 이상 액세스될 경우, 액세스된 메모리 셀 블록의 정보 신호를 1 회만 저장하는 것을 특징으로 하는 반도체 메모리 장치의 리프레쉬 회로.
KR1020010050161A 2001-08-21 2001-08-21 반도체 메모리 장치의 리프레쉬 회로 KR20030016530A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010050161A KR20030016530A (ko) 2001-08-21 2001-08-21 반도체 메모리 장치의 리프레쉬 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010050161A KR20030016530A (ko) 2001-08-21 2001-08-21 반도체 메모리 장치의 리프레쉬 회로

Publications (1)

Publication Number Publication Date
KR20030016530A true KR20030016530A (ko) 2003-03-03

Family

ID=27719924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010050161A KR20030016530A (ko) 2001-08-21 2001-08-21 반도체 메모리 장치의 리프레쉬 회로

Country Status (1)

Country Link
KR (1) KR20030016530A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481923B1 (ko) * 2002-07-15 2005-04-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US9401193B2 (en) 2014-12-19 2016-07-26 SK Hynix Inc. Memory device refreshing word line accessed in previous write operation
KR20240009041A (ko) 2022-07-13 2024-01-22 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481923B1 (ko) * 2002-07-15 2005-04-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US7440352B2 (en) 2005-01-28 2008-10-21 Samsung Electronics Co., Ltd. Semiconductor memory device capable of selectively refreshing word lines
US9401193B2 (en) 2014-12-19 2016-07-26 SK Hynix Inc. Memory device refreshing word line accessed in previous write operation
KR20240009041A (ko) 2022-07-13 2024-01-22 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 장치

Similar Documents

Publication Publication Date Title
US7145827B2 (en) Refresh control circuit and method for multi-bank structure DRAM
US6618314B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
US8116161B2 (en) System and method for refreshing a DRAM device
KR20020050086A (ko) 클록 동기형 다이나믹 메모리 및 클록 동기형 집적 회로
KR20070008250A (ko) 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
KR0142795B1 (ko) 디램 리프레쉬 회로
JP2002358780A (ja) ダイナミックメモリにおけるリフレッシュ方法
JP2004259343A (ja) 半導体記憶装置
KR100535071B1 (ko) 셀프 리프레쉬 장치
US20020001894A1 (en) Semiconductor memory device for reducing power consumption during refresh
KR102403340B1 (ko) 리프레쉬 제어 장치
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
KR100642759B1 (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US20040080993A1 (en) Semiconductor memory and method for entering its operation mode
US11783884B2 (en) Semiconductor memory device and memory system including the same
US6930943B2 (en) Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods
KR20030016530A (ko) 반도체 메모리 장치의 리프레쉬 회로
CN107799137B (zh) 存储器存储装置及其操作方法
JPH0689571A (ja) ダイナミック型メモリ装置
KR20050069453A (ko) 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법
US20020048208A1 (en) Semiconductor device, refreshing method thereof, memory system, and electronic instrument
US6721224B2 (en) Memory refresh methods and circuits
KR20210002945A (ko) 반도체 메모리 장치 및 메모리 시스템
JP2006099877A (ja) 同期型半導体記憶装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination