KR20030011827A - 캐스캐이드형 ｍｏｓｆｅｔ 고주파 장치의 최적의바이어싱을 위한 방법 및 장치 - Google Patents

캐스캐이드형 ｍｏｓｆｅｔ 고주파 장치의 최적의바이어싱을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20030011827A
KR20030011827A KR1020027013951A KR20027013951A KR20030011827A KR 20030011827 A KR20030011827 A KR 20030011827A KR 1020027013951 A KR1020027013951 A KR 1020027013951A KR 20027013951 A KR20027013951 A KR 20027013951A KR 20030011827 A KR20030011827 A KR 20030011827A
Authority
KR
South Korea
Prior art keywords
stage
amplifier
power amplifier
power
gain
Prior art date
Application number
KR1020027013951A
Other languages
English (en)
Inventor
남키와이.
도씬닷
Original Assignee
패러다임 와이어리스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 패러다임 와이어리스 시스템즈, 인코포레이티드 filed Critical 패러다임 와이어리스 시스템즈, 인코포레이티드
Publication of KR20030011827A publication Critical patent/KR20030011827A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers

Abstract

본 발명은 멀티-스테이지 고주파 선형 전력 증폭기의 성능을 개선하기 위한 방법 및 장치에 관한 것이다. 특히, 본 발명은 하나의 스테이지 단독일 때보다 우수한 선형성 및 보다 낮은 상호변조 왜곡 및 인접 채널 전력을 갖는 증폭기를 생성하기 위해 바이어스 레벨이 다른 캐스캐이드형 이득 확장 스테이지 및 이득 축소 스테이지를 제공한다.

Description

캐스캐이드형 ＭＯＳＦＥＴ 고주파 장치의 최적의 바이어싱을 위한 방법 및 장치{METHOD AND APPARATUS FOR OPTIMUM BIASING OF CASCADED MOSFET RADIO-FREQUENCY DEVICES}
셀룰러 시스템 오퍼레이터와 같은 통신 서비스 공급자는 FCC(Federal Communications Commission)에 의해 부과된 매우 엄격한 대역폭 사용 스펙트럼의 제약을 받는다. FCC는 무선 주파수 스펙트럼에서의 송신 채널을 허가하고, 인접한 송신 채널로 빗나가는 신호에 의해 야기되는 간섭을 방지하기 위해, 신호를 임의의 방출 제한 마스크내에서 제한하도록 요구된다. "방출 마스크(emission mask)"는 전력 스펙트럼 밀도 엔벨로프(envelope)이다. 허가된 최대 방출 전력은 할당 센터 주파수로부터의 주파수 오프셋의 함수로서 변화한다. 다시 말하면, 방출 마스크는 채널 할당치내의 각 주파수에 대해 특정 주파수로 방출될 수 있는 최대 전력을 결정한다. 이것은 허가된 채널 외부의 에너지의 양인 측파대 스필오버(sideband spillover)가 급격히 감쇠되도록 요구된다.
이러한 마스크 요건을 만족시키는 것은 CDMA(Code Division Multiple Access) 또는 TDMA(Time Division Multiple Access)와 같은 현대의 디지털-기반의 변조 형식을 구현할 때에 특히 어렵다. 이러한 변조를 이용하여 FCC 요건을 만족시키기 위한 측파대 감쇠는 매우 선형적인 신호 처리 시스템 및 구성요소를 필요로 한다. 또한, 이러한 디지털 변조 형식은 일반적으로 평균 전력 레벨에 대해 매우 높은 피크 전력을 필요로 한다. 대부분의 전력 증폭기 설계에서는, 몇몇 종류의 선형성 증가물이 사용된다. 이에 따라, 선형 구성요소, 특히 고주파로 전력 증폭기를 설계하는 것은 달성하는데 비용이 많이 들지만 시도해볼만 한 것이다.
다수의 RF 전력 트랜지스터를 포함하는 고주파(RF) 선형 전력 증폭기(LPA)는 통상적으로 송신된 신호의 전력을 승압(boost)하기 위해 디지털 셀룰러 기지국에서 사용된다. 셀룰러 통신을 위한 RF 전력 증폭기는 통상적으로 메가헤르츠(MHz) 및 기가헤르츠(GHz) 주파수 영역에서 동작한다. 송신된 신호의 승압은 대개, 통상적으로 최소한 10 dB인 높은 피크-대-평균 전력 출력비(다이내믹 헤드룸(dynamic headroom))를 갖는 LPA를 필요로 한다. 문제는 승압된 신호를 왜곡하지 않고, 측파대 스필오버를 최소화하면서 이러한 다이내믹 헤드룸을 제공할 수 있는 LPA를 설계하는 것이다.
통상적인 셀룰러 기지국은 LPA 의 전체 이득이 45 내지 60 dB 범위가 되도록 요구된다. 이 이득의 일부는 "이득 스테이지(gain stage)"로 알려진 일련의 트랜지스터를 이용하여 캐스캐이드형 RF 전력 트랜지스터를 설계함으로써 달성된다. 선형 RF 전력 증폭기를 설계할 때의 기본적인 문제는 전력 증폭기가 본질적으로 비-선형 장치이고, 원치 않는 상호변조 왜곡(intermodulation distortion: IMD)을 생성한다는 점이다.
선형성(linearity)은 입력 신호와 출력 신호 사이에 실질적으로 일정한 (선형적) 이득이 있는 경우의 전력 증폭기의 특성을 말한다. 통상적으로, 전력 증폭기는 입력 신호 전력 레벨 범위내에서 선형 이득만을 나타낸다. 이 범위를 종종 전력 증폭기의 선형 영역이라고 부른다. 입력 신호 전압이 선형 영역에 대해 최대 전압을 초과하거나 선형 영역에 대해 최소 전압 미만인 경우에, 신호의 왜곡이 발생한다.
상호변조 왜곡(intermodulation distortion)으로 알려진 다른 형태의 신호 왜곡은 증폭된 RF 출력 신호에서 슈퓨리어스 신호(spurious signals)로서 나타나고, RF 입력 신호로부터 분리 및 구별된다. IMD는 입력 신호와 상이한 주파수가 입력 신호에 존재하지 않는 합 및 차 주파수를 생성하기 위해 혼합될 때에 발생한다. 이것은 선형 영역 밖에서 동작할 때의 증폭기 구성요소 동작의 결과이다.
고주파 LPA가 MOSFET(metal oxide semiconductor field effect transistors)으로 구성되는 경우에, 이 장치들의 트랜스컨덕턴스(transconductance)는 일반적으로, 고전력 스위칭 및 보다 낮은 주파수 애플리케이션을 위해 설계된 MOSFET 장치와 대조적으로 적당한 드레인 전류에서 효과를 제한하거나 핀치오프를 나타내는 것으로 알려져 있다. 이것은 RF 애플리케이션에서 필요한 고주파 성능을 달성하기 위해, MOSFET 내의 각 셀의 채널 폭이 실질적으로 감소되어야 한다는 사실에 기인한다. 장치의 게이트 전위가 증가함에 따라, 이 채널 폭 감소는 핀치오프 효과를 야기한다. 이러한 이른 전류 제한 동작은 MOSFET-기반 LPA의 전력 출력 선형성을 제한하는 약한 축소(soft compression)를 생성한다. 또한, 제한 전의 트랜스컨덕턴스는 비-선형적 함수이고, 따라서, 장치의 작은 신호 이득이 바이어스 전류에 의해 강하게 영향받는다.
이에 따라, 실질적으로 선형적 특성을 갖고, 측파대 스필오버 및 상호변조 왜곡 모두를 최소화하며, 종래의 LPA에 비해 DC 전류 소모를 증가시키지 않는 RF 선형 전력 증폭기가 요구된다.
본 발명은 일반적으로 전력 증폭기 시스템에 관한 것으로, 특히, 고주파(radio frequency: RF) 전력 증폭기의 선형 성능을 개선하기 위한 방법 및 장치에 관한 것이다.
도1은 입력 전력과 게이트 전압의 함수로서 이득을 나타낸 전력 증폭기의 시뮬레이팅된 비-선형적 모델을 도시한 도면.
도2는 도1에 도시된 4개의 게이트 전압 중 3개의 함수로서 영 전압 전류를 나타낸 테이블.
도3은 본 발명의 제1 실시예의 구성요소를 도시한 도면.
도4는 본 발명의 제2 실시예의 구성요소를 도시한 도면.
도5는 본 발명의 제3 실시예의 구성요소를 도시한 도면.
도6은 멀티-스테이지 RF 전력 증폭기의 출력 신호 전력 스펙트럼을 도시한 도면.
도7은 본 발명에 의해 보완된 멀티-스테이지 RF 전력 증폭기의 출력 신호 전력 스펙트럼을 도시한 도면.
도8은 본 발명을 실시하기 위한 단계를 도시한 도면.
본 발명은 최적화 기술에 따라 각 스테이지를 튜닝함으로써 멀티-스테이지 RF 전력 증폭기의 선형성을 개선하기 위한 방법 및 장치를 제공하며, 이러한 방식으로 캐스캐이드형 스테이지의 선형성은 하나의 스테이지 단독일 때보다 우수해진다.
도1은 입력 전력과 게이트 전압의 함수로서 이득(평균 전력 출력) 대 3차 IMD를 나타낸 전력 증폭기의 시뮬레이팅된 비-선형적 모델을 도시한 도면이다. 도2에서, 테이블은 게이트 전압의 함수로서 예측된 영 입력 전류(quiescent current)를 보여준다. 도2에서의 값들 중 3개가 도1에 도시된 그래프에 대응된다. 도1 및 도2에서는 본 발명을 설명하기 위해 값들을 기재하였지만, 본 발명은 이 값들로 제한되지 않는다. 본 발명은 이 기술분야에서 통상의 지식을 가진 자에 의해 획득될 수 있는 다른 여러 값들을 갖는 방법 및 장치로 실시될 수 있다.
도1에 도시된 바와 같이, 바이어스 설정에 따라, 저전력에서의 증폭기 이득은 영 입력 전류 레벨(도1에 도시됨)에 많이 영향을 받지만, 고전력 레벨에서의 이득은 보다 적은 정도로 영향을 받는다. 보다 가까이 관찰하면, 특히 영 입력 전류(도2에 도시됨)에서, 증폭기는 이득이 입력 전력과 거의 일정한(선형적인)영역(102)을 나타낸다는 것을 알 수 있다. 이것은 최적의 선형성에 대해 이론적으로 최상의 동작점일 것이다.
그러나, 일정한 이득에 대한 최적 영역(102)이 최대 출력 전력 영역(104)이 아니라는 것을 명확히 볼 수 있다. 종래의 전력 증폭기 구현예에서, 최고 출력 전력과 최상의 선형성 사이에 타협이 이루어져야 했다.
도3은 RF 전력 증폭기가 제2 스테이지(출력 스테이지) 증폭기(308)에 연결된 제1 스테이지(드라이버 또는 입력 스테이지) 증폭기(304)를 포함하는 본 발명의 일실시예를 도시하고 있다. 본 발명의 제1 실시예에 따라, 컨트롤러(312)는 최상의 선형성을 위해 제1 스테이지 증폭기(304)에 대한 바이어스 전압(306)을 조정하고, 최대 피크 전력을 위해 제2 스테이지 증폭기(308)에 대한 바이어스 전압(310)을 조정한다. 도1에 도시된 바와 같이, 최상의 선형성은 증폭기가 선형 영역(102)(도1)내에서 동작하도록 하는 바이어스 전압을 증폭기에 제공함으로써 달성될 수 있다. 유사하게, 최대 피크 전력은 증폭기가 최고 전력 레벨(104)내에서 동작하도록 하는 바이어스 전압을 증폭기에 제공함으로써 달성될 수 있다.
이 기술은 증폭기의 하나의 스테이지에서 나타나는 것보다 개선된 선형성 및 더 낮은 IMD를 달성한다. 이러한 개선은 제1 스테이지에 의해 제공된 왜곡이 제2 스테이지에서 더이상 실질적으로 증폭되지 않기 때문에 일어난다. 오히려, 스테이지마다 일반적으로 발생되는 위상 및 진폭 왜곡의 결과로서 생성되는 교차 상쇄 효과를 통해 실질적인 정도로 상쇄된다. 즉, 확장(expansion) 스테이지와 축소(compression) 스테이지에서의 왜곡 성분이 180°떨어지기 때문에, 하나의 신호내의 왜곡 성분은 확장 및 축소 스테이지를 포함하는 캐스캐이드형 스테이지에서 실질적으로 상쇄될 것이다.
전력 출력이 증가함에 따라 이득이 증가하는 확장에 비해, 축소는 증가하는 출력 전력에 대해 감소하는 이득으로 정의된다. "약한 축소(soft compression)"는 증가하는 출력 전력에 대해 천천히 감소하는 이득으로 정의된다. "강한 축소(hard compression)"는 포화상태에 다다를 때까지 실질적으로 일정한 이득으로 정의된다.
따라서, 하나의 구성에서, 제1 스테이지의 이득 확장은 왜곡 성분의 실질적인 상쇄를 초래하는 제2 스테이지의 이득 축소를 보상한다. 제1 스테이지(드라이버 스테이지) 증폭기는 최저 또는 두 번째 최저 레벨, 즉, 도2에서 3.0 VDC와 3.2 VDC 사이의 바이어스 전압으로 동작한다. 이것은 제1 스테이지가 이득 확장 영역에서 동작하도록 야기한다. 제2 스테이지 증폭기는 최고 또는 두 번째 최고 레벨, 즉, 도2에서 3.6 VDC와 3.4 VDC 사이의 바이어스 전압으로 동작한다. 결과로서 생성되는 제2 증폭기의 전력 전달 함수는 약한 축소를 포함할 것이다.
다른 구성에서, 제1 스테이지의 이득 축소는 제2 스테이지의 이득 확장을 보상한다.
본 발명의 일실시예에 따르면, 전력 증폭기는 유사하거나 동일한 다이 형태를 갖는 RF MOSFET 장치를 포함한다. 예를 들면, 도3에서, 제1 스테이지(204) 및 제2 스테이지(208)는 유사한 다이 형태의 RF MOSFET 장치를 포함할 수 있다. 다른 실시예에서, 전력 증폭기는 하나 또는 그 이상의 RF LDMOS(lateral diffusion metal oxide semiconductor) 파워 트랜지스터로 구성될 수 있다.
본 발명의 다른 실시예에서는, 도4에 도시된 바와 같이, 바이어스 레벨을 조정하는 것에 추가하여, 제1 스테이지 증폭기(404)의 RF 동작점이 최적의 전체 선형성 개선을 위해 설정되도록 하기 위해, 제1 스테이지(404)와 제2 스테이지(408) 사이에 감쇠기(416)가 설치될 수 있다. 제2 스테이지 증폭기(408)는 최상의 효율성 및 최고의 피크 전력 출력에 대해 비교적 낮은 영 입력 전류에서 바이어싱될 수 있다. 결과로서 생성되는 전력 전달 함수는 낮은 신호 레벨에서 이득 확장을 포함하고 높은 전력 레벨에서 약간의 축소를 포함할 것이다.
일반적으로, 드라이버 스테이지는 상당한 동적 범위 이상의 이득 축소 효과를 생성하는 비교적 높은 바이어스 전류로 바이어싱될 수 있다. 이러한 바이어싱 선형화 기술을 이용한 전체적인 개선은 종래 바이어싱 기술에 비해 8 내지 10 dB 만큼의 인접 채널 전력에서의 감소가 이루어질 수 있다. 이러한 개선 모두는 증폭기의 피크 또는 평균 출력 전력을 희생하지 않고 얻어진다.
본 발명의 일실시예에 따르면, 하나의 스테이지는 다수의 출력 장치를 포함할 수 있다. 도5는 제1 스테이지(504) 다음에 다수의 출력 장치(522, 524, 526, 528)를 포함하는 제2 스테이지(508)가 뒤따르도록 도시하고 있다.
성능을 보다 개선하기 위해, 출력 장치(522, 524, 526, 528)의 스태거 바이어싱(stagger biasing)은 인접 채널 전력을 더욱 개선할 수 있다. 각 출력 장치(522, 524, 526, 528)는 약간 상이한 동작점 또는 영 입력점에서 바이어싱될 수 있다. 각 출력 장치는 적어도 하나의 트랜지스터를 포함할 수 있는 적어도 하나의 증폭기를 포함할 수 있다. 이러한 동작 형태는 출력 장치(522, 524, 526, 528)가 모두 동일한 전력 레벨에서 축소하지 않기 때문에 출력 스테이지(508)의 이득을 선형화하기 쉽다. 출력 장치 바이어스의 스태거 튜닝은 인접 대역의 전력 감소에 부가적으로 1 내지 3 dB를 추가할 수 있다.
도6 및 도7은 본 발명에 의해 달성되는 성능에서의 개선을 도시하고 있다. 도6은 본 발명을 적용하지 않은 종래의 멀티-스테이지 RF 전력 증폭기의 출력 신호 전력 스펙트럼을 도시한 도면이다. 중앙 주파수(604)로부터 제1 측파대(602) 사이에 측정된 상호변조 왜곡은 -41.34 dB 라는 것을 주목하자. 도7은 확장 및 축소 스테이지를 포함하는 캐스캐이드형 스테이지를 적용한 멀티-스테이지 RF 전력 증폭기의 출력 신호 전력 스펙트럼을 도시하고 있다. 중앙 주파수(704)로부터 제1 측파대(702) 사이에 측정된 상호변조 왜곡은 -56.27 dB 라는 것을 알 수 있다. 이것은 출력 신호의 상호변조 왜곡에서 거의 15 dB의 개선을 나타낸다.
도8은 본 발명이 실시될 수 있는 프로세스를 도시하고 있다. 제1 스테이지 장치(드라이버 또는 입력 스테이지)는 이득 확장 영역에서 동작하도록 구성될 수 있다(802). 제1 스테이지 장치에 연결된 제2 스테이지 장치(출력 스테이지)는 이득 축소 영역에서 동작하도록 구성될 수 있다(804). 이 장치들이 구성될 수 있는 하나의 방법은 제1 스테이지 장치의 영 입력 전류를 이득 확장을 얻을 수 있는 낮은 레벨로 설정하고, 제2 스테이지 장치의 영 입력 전류를 인접 채널 전력에서 축소를 얻을 수 있도록 비교적 높은 레벨로 설정하는 것이다.
이 프로세스의 다른 실시예는 이 바이어싱 기술을 반대로 함으로써 실현될 수 있다. 즉, 제1 스테이지의 영 입력 전류를 이득 축소를 얻기 위한 비교적 높은레벨로 설정하는 것이다. 그리고, 제2 스테이지의 영 입력 전류는 비교적 낮은 레벨로 설정될 것이다.
다른 실시예에서, 제2 스테이지 장치가 다수의 출력 장치를 병렬로 포함하는 경우에, 출력 장치는 스태거 바이어싱될 수 있다(806).
MOSFET의 VTO(턴온 임계값)가 온도에 따라 변화한다는 사실이 성립되고, 상기의 기술들은 영 입력 전류에 크게 의존하기 때문에, 100℃ 정도로 높은 온도 변화에 걸쳐 최적의 선형성을 유지하도록 바이어스를 조정하기 위한 디지털 룩업 테이블을 이용하고, 증폭기의 기판 온도를 모니터링함으로써 최적의 성능을 유지하는데 매우 유리하다.
디지털 전력 증폭기 요건은 대개 최소한 10 dB 범위에 걸쳐 전력 레벨의 동적 제어의 사용을 지시한다. 전력 출력이 넓은 동적 범위에 걸쳐 변화됨에 따라 약간의 바이어스 조정을 수행하는 것은 이러한 선형화 기술을 더욱 최적화할 수 있다는 것이 경험적으로 밝혀졌다.
온도 변화(808) 및 전력 변화(810)에 대해 동작 바이어스를 최적화하기 위한 필요성을 수용하기 위해, 룩업 테이블(메모리)과 함께 작은 마이크로프로세서가 증폭기의 적응 제어를 쉽게 달성할 수 있다. 동일한 프로세서가 장애 보고, 상태 보고 및 모듈 인터페이스 통신과 같은 그 밖의 기능들을 수행할 수 있다.
다른 실시예에서, 바이어스 튜닝 프로세스는 디지털 방식으로 튜닝되는 수신기를 이용하여 적응적으로 제어될 수 있다. 이 수신기는 하나 또는 그 이상의 반송파 주파수를 찾기 위해 동작 대역에서 스캔된다. 반송파 주파수가 식별되면, 수신기는 반송파의 인접 채널 전력을 측정하고, 가장 높은 인접 채널 전력을 선택하도록 프로그램될 수 있다. 인접 채널 전력을 허용가능한 레벨로 감소시키도록 바이어스 레벨을 조정하기 위해 소프트웨어-최소화(software-minimizing) 알고리즘이 사용될 수 있다(812).
본 발명의 일실시예에서, 제1 스테이지와 제2 스테이지의 바이어스 레벨 사이에 일정한 관계를 유지함으로써, 튜닝 프로세스가 달성될 수 있다. 예를 들면, 제1 스테이지의 바이어스 레벨은 제2 스테이지의 바이어스 레벨의 약 1/2로 유지될 수 있다. 다른 실시예에서, 제2 스테이지의 바이어스 레벨은 제1 스테이지의 바이어스 레벨의 약 60%로 유지될 수 있다. 이러한 관계는 본 발명을 제한하는 것이 아니라 단지 예시적인 방법으로 제공되며, 본 발명은 전력 증폭기의 제1 스테이지와 제2 스테이지 사이에 다른 바이어스 레벨 비율로 실시될 수 있다.
이상에서, 본 발명이 상세하게 설명 및 예시되었지만, 이것은 단지 예시를 위한 것이며 제한하기 위한 것이 아니라는 것이 명백히 이해되어야 하고, 본 발명의 사상 및 범위는 다음의 청구범위에 의해서만 제한된다.

Claims (23)

  1. 캐스캐이드형 멀티-스테이지 전력 증폭기에 있어서,
    이득 확장(gain expansion) 영역에서 동작하도록 구성되는 제1 스테이지 증폭기; 및
    상기 제1 스테이지 증폭기에 연결되고, 이득 축소(gain compression) 영역에서 동작하도록 구성되는 제2 스테이지 증폭기
    를 포함하는 전력 증폭기.
  2. 제1항에 있어서,
    상기 제1 스테이지 및 제2 스테이지 증폭기를 구성하는 것은 그것들의 바이어스 전압을 설정하는 것을 포함하는
    전력 증폭기.
  3. 제1항에 있어서,
    상기 전력 증폭기는 고주파(radio frequency: RF) 증폭기인
    전력 증폭기.
  4. 제1항에 있어서,
    상기 전력 증폭기는 적어도 하나의 수평 확산 금속 산화막 반도체(lateral diffusion metal oxide semiconductor: LDMOS) 파워 트랜지스터를 포함하는
    전력 증폭기.
  5. 제1항에 있어서,
    상기 캐스캐이드형 제1 및 제2 스테이지 증폭기는 둘 중 하나의 스테이지 단독일 때 보다 더 큰 선형 이득을 나타내는
    전력 증폭기.
  6. 제1항에 있어서,
    상기 캐스캐이드형 제1 및 제2 스테이지 증폭기의 상호변조 왜곡은 둘 중 하나의 스테이지 단독의 상호변조 왜곡보다 더 적은
    전력 증폭기.
  7. 제1항에 있어서,
    상기 제2 스테이지는 병렬로 구성된 다수의 증폭기를 포함하는
    전력 증폭기.
  8. 제7항에 있어서,
    상기 다수의 증폭기는 상이한 동작점에서 독립적으로 구성되는
    전력 증폭기.
  9. 제1항에 있어서,
    상기 제1 스테이지 및 제2 스테이지 증폭기를 바이어싱하기 위한 적어도 하나의 컨트롤러 회로
    를 더 포함하는 전력 증폭기.
  10. 제9항에 있어서,
    메모리 장치
    를 더 포함하고,
    여기서, 상기 적어도 하나의 컨트롤러는 상기 메모리 장치에서 획득된 값에 따라 상기 제1 스테이지에 대한 바이어스를 설정하는
    전력 증폭기.
  11. 제1항에 있어서,
    상기 제1 스테이지 증폭기는 상기 전력 증폭기의 출력이 변화됨에 따라 적응적으로 구성되는
    전력 증폭기.
  12. 제1항에 있어서,
    상기 제1 스테이지 증폭기는 상기 전력 증폭기의 온도 변화를 보상하도록 적응적으로 구성되는
    전력 증폭기.
  13. 멀티-스테이지 전력 증폭기의 상호변조 왜곡을 최소화하기 위한 방법에 있어서,
    이득 확장 영역에서 동작하도록 제1 스테이지 증폭기를 구성하는 단계; 및
    이득 축소 영역에서 동작하도록 상기 제1 스테이지 증폭기에 연결된 제2 스테이지 증폭기를 구성하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서,
    상기 제1 및 제2 스테이지 증폭기를 구성하는 단계는 둘 중 하나의 스테이지 단독일 때 보다 더 큰 선형 이득을 초래하는
    방법.
  15. 제13항에 있어서,
    상기 캐스캐이드형 제1 및 제2 스테이지 증폭기의 상호변조 왜곡은 둘 중 하나의 스테이지 단독의 상호변조 왜곡보다 더 적은
    방법.
  16. 제13항에 있어서,
    상기 증폭기는 고주파 증폭기인
    방법.
  17. 제13항에 있어서,
    상기 전력 증폭기는 적어도 하나의 LDMOS 파워 트랜지스터를 포함하는
    방법.
  18. 제13항에 있어서,
    상기 제1 및 제2 스테이지 증폭기는 둘 중 하나의 스테이지 단독일 때 보다 더 큰 선형 이득을 나타내는
    방법.
  19. 제13항에 있어서,
    상기 제2 스테이지는 병렬로 구성된 다수의 증폭기를 포함하는
    방법.
  20. 제13항에 있어서,
    상기 제1 컨트롤러를 구성하는 단계는 상기 메모리 장치에서 획득된 값에 따라 달성되는
    방법.
  21. 제13항에 있어서,
    상기 전력 증폭기의 출력이 변화됨에 따라 상기 제1 스테이지 증폭기를 적응적으로 구성하는 단계
    를 더 포함하는 방법.
  22. 멀티-스테이지 전력 증폭기의 상호변조 왜곡을 최소화하기 위한 적어도 하나의 명령어를 포함하는 머신-판독가능 매체에 있어서,
    상기 명령어는, 상기 프로세서에 의해 실행되는 경우, 상기 프로세서로 하여금 다음의 단계, 즉,
    이득 확장 영역에서 동작하도록 제1 스테이지 증폭기를 구성하는 단계; 및
    이득 축소 영역에서 동작하도록 상기 제1 스테이지 증폭기에 연결된 제2 스테이지 증폭기를 구성하는 단계를 수행하도록 야기시키는
    머신-판독가능 매체.
  23. 제22항에 있어서,
    상기 전력 증폭기의 출력이 변화됨에 따라 상기 제1 스테이지 증폭기를 적응적으로 구성하는 단계를 수행하도록 하는 적어도 하나의 명령어
    를 더 포함하는 머신-판독가능 매체.
KR1020027013951A 2000-04-21 2001-04-06 캐스캐이드형 ｍｏｓｆｅｔ 고주파 장치의 최적의바이어싱을 위한 방법 및 장치 KR20030011827A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US19937200P 2000-04-21 2000-04-21
US60/199,372 2000-04-21
US09/746,440 2000-12-21
US09/746,440 US6522197B2 (en) 2000-04-21 2000-12-21 Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices

Publications (1)

Publication Number Publication Date
KR20030011827A true KR20030011827A (ko) 2003-02-11

Family

ID=26894697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013951A KR20030011827A (ko) 2000-04-21 2001-04-06 캐스캐이드형 ｍｏｓｆｅｔ 고주파 장치의 최적의바이어싱을 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US6522197B2 (ko)
KR (1) KR20030011827A (ko)
CN (1) CN1436397A (ko)
AU (1) AU2001251450A1 (ko)
DE (1) DE10196108T1 (ko)
GB (1) GB2377569A (ko)
WO (1) WO2001082469A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187764A1 (en) * 2000-10-10 2002-12-12 Nicolas Constantinidis Amplification circuit with improved linearity
US6646505B2 (en) * 2002-03-26 2003-11-11 Motorola, Inc. Power amplifier array with same type predistortion amplifier
KR20050083712A (ko) * 2002-10-03 2005-08-26 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 무선 통신 시스템용 전력 증폭기, 이를 포함한 ｕｍｔｓ핸드셋 및 그 전력 증폭기의 전력 소비 감소 방법
EP1601096A1 (en) * 2004-05-27 2005-11-30 Alcatel Bias voltage adjusting method and electronic loop circuit
US7760024B2 (en) * 2005-10-07 2010-07-20 Cisco Technology, Inc System and method for increasing accuracy of transmitter power detection over a larger range of output power levels
CN101401300B (zh) * 2006-03-09 2012-03-21 Nxp股份有限公司 放大级
US7583150B2 (en) * 2007-03-20 2009-09-01 Viasat, Inc. Power efficient multistage amplifier and design method
US8035443B2 (en) * 2008-06-20 2011-10-11 Qualcomm, Incorporated Amplifier with gain expansion stage
CN201528316U (zh) * 2009-08-31 2010-07-14 华为终端有限公司 一种功放装置及用户设备的接收装置
GB2477915B (en) * 2010-02-12 2014-06-04 Ubiquisys Ltd Basestation carrier frequency selection
US9584085B2 (en) * 2013-11-26 2017-02-28 Qorvo Us, Inc. Amplifying system
CN104980114B (zh) * 2014-04-10 2020-09-15 香港城市大学 用于通信系统的功率放大器电路
US20170141734A1 (en) * 2015-11-16 2017-05-18 Skyworks Solutions, Inc. Circuits and methods for controlling power amplifiers

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1320744A (en) 1970-05-08 1973-06-20 Sits Soc It Telecom Siemens Frequency selective circuit
US3789309A (en) 1973-03-07 1974-01-29 Electronic Associates Digital coefficient attenuator
US4081757A (en) 1976-11-19 1978-03-28 Altec Corporation Parallel power amplifier circuits
JPS58147215A (ja) 1982-02-26 1983-09-02 Nec Corp 自動利得制御装置
JPS59140727A (ja) 1983-01-31 1984-08-13 Fujitsu Ltd 周波数変換方式
JPS60106209A (ja) 1983-11-15 1985-06-11 Kokusai Denshin Denwa Co Ltd <Kdd> マイクロ波電力増幅装置
US4598252A (en) 1984-07-06 1986-07-01 Itt Corporation Variable gain power amplifier
US5027410A (en) * 1988-11-10 1991-06-25 Wisconsin Alumni Research Foundation Adaptive, programmable signal processing and filtering for hearing aids
TW198152B (ko) 1990-10-18 1993-01-11 Hitachi Seisakusyo Kk
US5105167A (en) 1991-03-28 1992-04-14 Honeywell Inc. Harmonic injection amplifier
IT1256225B (it) * 1992-12-23 1995-11-29 Sits Soc It Telecom Siemens Procedimento e circuito per la compensazione adattativa delle distorsioni di guadagno di un amplificatore alle microonde con linearizzatore
JP2511630B2 (ja) 1993-04-22 1996-07-03 日本電気株式会社 高周波増幅回路及びその制御方法
JP3158776B2 (ja) 1993-04-28 2001-04-23 ソニー株式会社 通信機
JPH07154169A (ja) 1993-11-30 1995-06-16 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US5451907A (en) 1994-05-16 1995-09-19 Eni, Div. Of Astec America, Inc. Active bias for a pulsed power amplifier
KR0129844B1 (ko) 1994-12-21 1998-10-01 양승택 아날로그 및 디지털 휴대용 전화기 겸용 전력증폭기
US5793253A (en) 1995-04-28 1998-08-11 Unisys Corporation High power solid state microwave transmitter
US5872481A (en) 1995-12-27 1999-02-16 Qualcomm Incorporated Efficient parallel-stage power amplifier
US5794187A (en) * 1996-07-16 1998-08-11 Audiological Engineering Corporation Method and apparatus for improving effective signal to noise ratios in hearing aids and other communication systems used in noisy environments without loss of spectral information
GB2317289B (en) 1996-09-12 2001-03-14 Nokia Mobile Phones Ltd Amplifier system
JPH10135750A (ja) 1996-11-01 1998-05-22 Mitsubishi Electric Corp マイクロ波帯アンプ
US5982236A (en) 1997-01-21 1999-11-09 Matsushita Electric Industrial Co., Ltd. High-frequency power amplifier
JPH10322144A (ja) 1997-05-16 1998-12-04 Matsushita Electric Ind Co Ltd 電力増幅器及びその調整方法
US6072364A (en) * 1997-06-17 2000-06-06 Amplix Adaptive digital predistortion for power amplifiers with real time modeling of memoryless complex gains
US6054895A (en) * 1997-08-27 2000-04-25 Harris Corporation Apparatus and method for pre-distortion correction of a power amplifier stage
US6064253A (en) 1998-04-20 2000-05-16 Endgate Corporation Multiple stage self-biasing RF transistor circuit
US6418304B1 (en) 1998-09-16 2002-07-09 Lucent Technologies Inc. Method and apparatus for improving efficiency of high-power linear amplifier
JP2000183663A (ja) * 1998-12-18 2000-06-30 Nec Corp 多段増幅器

Also Published As

Publication number Publication date
US6522197B2 (en) 2003-02-18
US20020005755A1 (en) 2002-01-17
GB2377569A (en) 2003-01-15
WO2001082469A2 (en) 2001-11-01
GB0225803D0 (en) 2002-12-11
CN1436397A (zh) 2003-08-13
DE10196108T1 (de) 2003-06-05
GB2377569A8 (en) 2004-07-05
WO2001082469A3 (en) 2002-07-25
AU2001251450A1 (en) 2001-11-07

Similar Documents

Publication Publication Date Title
US7259621B2 (en) Distortion compensating device and power amplifying device with distortion compensating function
US7440733B2 (en) Constant gain nonlinear envelope tracking high efficiency linear amplifier
EP1041712B1 (en) Feedforward amplifier
US6392483B2 (en) Feed-forward amplifier
US8736379B1 (en) Input match network for a power circuit
CA2324846C (en) System and method for producing an amplified signal
Kim et al. Fully-integrated two-stage GaN MMIC Doherty power amplifier for LTE small cells
US6522197B2 (en) Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices
US8952758B2 (en) Amplifier using nonlinear drivers
EP1254509B1 (en) Lineariser
KR100594556B1 (ko) 다단 증폭기
US6396350B2 (en) Power booster method and apparatus for improving the performance of radio frequency linear power amplifiers
US9019015B2 (en) Wideband and reconfigurable Doherty based amplifier
US11606066B2 (en) Power amplifier circuit
US6785324B1 (en) Transceiver including reactive termination for enhanced cross-modulation performance and related methods
KR100370545B1 (ko) 고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치
Matsubara et al. Hybrid predistortion to compensate third-and fifth-order intermodulation of a 2 GHz power amplifier using cuber predistortion and second harmonics injection
Rao et al. Multi band Multi standard 50W high efficiency and highly linear Power Amplifier for Macro Base Stations
Vassilakis et al. High Efficiency Base Station Amplifier Architectures Utilizing LDMOS and GaN High Power Transistors
JPH1174743A (ja) 高周波増幅器
Iizuka et al. High-efficiency Doherty linear amplifier with backoff control for mobile communications
KR20060035345A (ko) 리미터를 구비한 피드포워드 선형화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application