KR20030010312A - Method for preparing multilayer package substrate using the rivet - Google Patents

Method for preparing multilayer package substrate using the rivet Download PDF

Info

Publication number
KR20030010312A
KR20030010312A KR1020010045212A KR20010045212A KR20030010312A KR 20030010312 A KR20030010312 A KR 20030010312A KR 1020010045212 A KR1020010045212 A KR 1020010045212A KR 20010045212 A KR20010045212 A KR 20010045212A KR 20030010312 A KR20030010312 A KR 20030010312A
Authority
KR
South Korea
Prior art keywords
substrate
rivet
substrates
laminated
ccl
Prior art date
Application number
KR1020010045212A
Other languages
Korean (ko)
Inventor
강명삼
박건양
강장규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020010045212A priority Critical patent/KR20030010312A/en
Publication of KR20030010312A publication Critical patent/KR20030010312A/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A method for manufacturing a multiple layer package is provided to precisely set locations of substrates, miniature equipment, and simplify a process using a rivet. CONSTITUTION: A CCL substrate and a substrate are prepared. A dry film is laminated at the CCL substrate as a start material. Copper are laminated on both surfaces of the CCL substrate. A circuit is formed at the substrate through an exposure, developing, and etching. The CCL substrate and the substrate are laminated using adhesives. In order to prepare the CCL substrate and the substrate, rivet holes are drilled and formed at up and down, and left and right of the CCL substrate. The laminated substrates are fixed using a rivet(8). When rivet holes more than two are formed on one surface of each substrate, the rivet holes are located away from each other by an interval of 100-150 mm.

Description

리벳을 이용한 고다층 패키지 기판의 제조방법 {Method for preparing multilayer package substrate using the rivet}Method for preparing a multilayer package substrate using rivets {Method for preparing multilayer package substrate using the rivet}

본 발명은 리벳을 이용한 고다층 패키지 기판의 제조방법에 관한 것으로, 좀 더 상세하게는 기판의 제조시에 리벳 홀(rivet hole)을 형성하여 리벳(rivet)으로 복수장의 기판들을 고정시키는 리벳을 이용한 고다층 패키지 기판의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a multi-layer package substrate using rivets, and more particularly, to use a rivet to form a rivet hole in the manufacture of the substrate to fix a plurality of substrates with rivets. It relates to a method for producing a high-layer package substrate.

전자산업의 지속적인 발전으로 인하여 이에 귀속되어 있는 전자부품 산업도 발전하게 되고 이에 따라 전자부품이 상당히 조밀한 응집도를 갖게 됨으로써 고밀화된 기판이 요구되고 있다. 이와 같이, 전자부품의 소형화, 고성능화를 추구하는데 있어서 한 몫을 담당하는 것이 다층 인쇄회로의 패키지 기판이다.Due to the continuous development of the electronic industry, the electronic component industry, which is attributable to it, is also developed. Accordingly, a denser substrate is required because the electronic component has a very dense cohesion. Thus, the package board of a multilayer printed circuit plays a part in miniaturization and high performance of an electronic component.

상기 다층 인쇄 회로기판은 이를 구성하는 복수의 기판에 미리 도체 회로를 형성해 두고, 상기 기판을 서로 접합시킴으로써 고집적 전자부품의 실장에 대응할 수 있도록 한 것이다. 이와 같은 다층 인쇄회로기판은 다양한 형태를 가지며 다양한 방법에 의해 제조되고 있다.In the multilayer printed circuit board, a conductor circuit is formed on a plurality of substrates constituting the substrate in advance, and the substrates are bonded to each other to cope with mounting of highly integrated electronic components. Such multilayer printed circuit boards have various forms and are manufactured by various methods.

도 5는 통상적인 4층 구조의 다층 패키기 기판의 제조 원리를 개략적으로 도시하고 있다. 도 5에 도시된 바와 같이, 일반적으로 4층 구조의 다층 기판을 형성하기 위해서는 에폭시 수지의 양면에 구리가 적층되어 있는 CCL에 드라이 필름을 라미네이션시키고 노광, 현상 및 에칭을 통하여 내층 회로를 형성한 후에 그 양쪽에 프리프레그와 구리 포일(copper foil)을 가부착시켜 고온고압을 가하여 접착시키며, 이 때 내층 코어는 흑화처리를 미리시켜 놓아 접착시 접착강도를 높여주기도 한다. 또한 접착후에 프리프레그가 실제 필요한 영역 밖으로 흘러나온 것을 없애주기 위하여 기계적 가공(트리밍, trimming)을 통하여 실제 필요한 크기로 얻게 된다.5 schematically illustrates the manufacturing principle of a conventional four layer multilayer package substrate. As shown in FIG. 5, in general, in order to form a multilayer substrate having a four-layer structure, a dry film is laminated on a CCL having copper laminated on both surfaces of an epoxy resin, and an inner layer circuit is formed through exposure, development, and etching. Prepreg and copper foil are attached to both sides to attach them at high temperature and high pressure. At this time, the inner layer core may be blackened in advance to increase the adhesive strength during the adhesion. Also, after bonding, the prepreg is obtained to the required size through mechanical processing (trimming) to eliminate the flow out of the required area.

그러나, 전자부품이 고성능화됨에 따라 4층 이상의 고다층 기판이 요구되고 있고 이러한 고다층 인쇄회로기판의 제조방법을 예시하면, 예를 들어 일본국 특개평 5-183272호에는 전자부품 탑재용 요부와 도체 패턴을 형성시킨 최하단 기판과 접착층, 개구부를 둔 상층용 기판을 접합시켜서 다층판을 준비하고 이 다층판에 관통홀을 뚫은 후 최상층에 상기 개구부를 덮을 수 있는 시트상 마스크를 열압착하고 이 다층판의 전면에 동도금을 실시하며, 계속하여 상하부 판에 에칭공정을 실시하여 상하부에 도체패턴을 형성시킨 후 마스크를 제거하여 다층전자부품 탑재용 기판의 제조방법이 기재되어 있다. 또한, 일본국 특개평 10-116933호에는 방열판을 납땜에 의해 적층체에 강하게 고정시킬 수 있고, 또한 IC가 수지접착제를 이용하여 방열판에 강하게 고정되도록 제조된 IC 탑재용 다층 인쇄배선판이 기재되어 있다. 또한 일본국 특개평 10-116932호에는 적층체를 200℃에서 1시간 가열시켜 휨현상을 발생시키고 나서 리플로우 로(furnace)에서 적층체를 4 내지 5분간 150∼180℃에서 가열하고 열경화성 수지제 접착제를 경화시켜 도체회로상에 방열판을 고착시키고 마지막으로 5∼10초간에 걸쳐서 240∼250℃에서 가열하고 땜납을 용융시켜서 칩콘덴서와 도체회로를 접속시킨다. 미리 휨현상을 발생시켜 두었기 때문에 240℃ 이상의 고온에서 가열하여도 휨현상을 최대한 억제할 수 있도록 한 IC 탑재용 다층 인쇄회로기판을 제조하는 방법이 기재되어 있다. 또한, 일본국 특개평 7-22756호에는 인쇄회로기판의 제조시에, 최외층이 되는 최외층 기판에 미리 전자부품 탑재부에 대향하는 부분에 박판상의 개구용 요부를 형성시켜 두고, 이 개구용 요부는 최외층 기판의 두께보다도 얇은 두께를 갖는 돌기부에 의해 형성된다. 아래쪽 기판은 탑재부 및 개구부를 갖는다. 이 복수장의 기판상에 상기 최외층 기판을 적층하고 관통홀을 형성하며 관통홀 금속도금을 실시한다. 또한 최외층 기판의 표면에 에칭에 의해 도체회로를 형성시키고 상기 돌기부를 제거하여 개구부를 형성하는 다층 인쇄회로 기판의 제조방법이 기재되어 있다.However, as high-performance electronic components are required, four or more high-layer boards are required. For example, Japanese Patent Laid-Open No. 5-183272 describes the main parts and conductors for mounting electronic parts. A multilayer board is prepared by joining a lowermost substrate having a pattern formed thereon, an adhesive layer, and an upper layer substrate having an opening therein, through-holes are formed in the multilayer board, and then a sheet-like mask capable of covering the openings is thermally compressed on the uppermost layer. A method of manufacturing a substrate for mounting a multilayer electronic component is described by performing copper plating on the entire surface of the substrate, followed by etching the upper and lower plates to form a conductive pattern on the upper and lower plates, and then removing the mask. In addition, Japanese Patent Application Laid-open No. Hei 10-116933 discloses a multilayer printed wiring board for IC mounting in which a heat sink can be strongly fixed to a laminate by soldering, and the IC is strongly fixed to a heat sink using a resin adhesive. . In addition, Japanese Patent Application Laid-Open No. 10-116932 discloses warpage by heating the laminate at 200 ° C. for 1 hour, and then heating the laminate at 150 to 180 ° C. for 4 to 5 minutes in a reflow furnace, and using a thermosetting adhesive. After curing, the heat sink is fixed on the conductor circuit, and finally, it is heated at 240 to 250 ° C. for 5 to 10 seconds, and the solder is melted to connect the chip capacitor and the conductor circuit. Since the warpage phenomenon has been generated in advance, a method of manufacturing a multi-layer printed circuit board for mounting an IC which can suppress the warpage phenomenon even when heated at a high temperature of 240 ° C. or higher is described. In Japanese Patent Laid-Open No. 7-22756, when manufacturing a printed circuit board, a thin plate-opening recess is formed in a portion of the outermost substrate that becomes the outermost layer in advance facing the electronic component mounting portion. Is formed by a projection having a thickness thinner than that of the outermost layer substrate. The lower substrate has a mount and an opening. The outermost substrate is laminated on the plurality of substrates, through-holes are formed, and through-hole metal plating is performed. Also described is a method of manufacturing a multilayer printed circuit board in which a conductor circuit is formed on the surface of an outermost layer substrate by etching and the protrusion is removed to form an opening.

상기 종래기술에서 알 수 있는 바와 같이 복수장의 기판들을 정밀하게 적층시키기 위해서 공통적으로 핀을 사용하고 있다. 도 6은 종래방법에 따라 핀을 이용하여 복수장의 기판을 고정시켜 적층시킨 다층 패키지의 측단면도를 나타내며, 각각 준비된 기판을 유동이 적은 프리프레그를 사용하여 한번에 적층할 때 복수장의 기판위치를 정밀하게 맞추기 위해 핀을 사용하게 된다. 그러나, 상기 핀을 사용할 경우에는 기판에 있어서 4개 정도의 핀홀을 이용하여 고정 및 해체를 시키는데, 상기 고정시에는 거대한 고정장비가 사용되고, 해체시에는 다른 해체장비가 사용되기 때문에 작업 공정이 더욱 복잡해진다.As can be seen from the prior art, pins are commonly used to precisely stack a plurality of substrates. FIG. 6 is a cross-sectional side view of a multilayer package in which a plurality of substrates are fixed and stacked using pins according to a conventional method, and each of the substrates is precisely positioned when the prepared substrates are stacked at a time using a prepreg having a low flow rate. You will use pins to match them. However, when the pin is used, the fixing and dismantling is performed by using about 4 pinholes on the substrate. In the case of fixing, a huge fixing device is used and another dismantling device is used for dismantling. Become.

따라서, 본 발명의 목적은, 상기 종래의 문제점을 해결하고 고성능의 고다층 패키지 기판을 제조함에 있어서 제조된 각 기판들의 위치를 정밀하게 맞추는 것이가능하면서도 장비가 소형화되고 공정을 간소화시킬 수 있는 다층 패키지 기판의 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above-mentioned problems and to manufacture the high-performance high-layer package substrate, and to precisely position each of the substrates manufactured, while minimizing the equipment and simplifying the process. It is to provide a method of manufacturing a substrate.

상기 목적을 달성하기 위한 본 발명의 다층 패키지 기판의 제조방법은, 양면에 구리가 적층되어 있는 CCL 기판을 출발재료로 하고 드라이 필름을 라미네이션시킨 후 노광, 현상 및 에칭을 통해 회로를 형성시킨 기판을 각각 준비하고, 제조된 각각의 기판들을 접착제를 이용하여 적층시키는 다층 패키지 기판의 제조방법에 있어서, 상기 각각의 기판을 준비할 때 재료가 되는 CCL 기판의 상하좌우에 리벳 홀을 각각 드릴가공하여 형성시키고, 적층하는 기판들을 리벳을 이용하여 고정시키는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a multilayer package substrate of the present invention includes a substrate having a circuit formed through exposure, development and etching after laminating a dry film using a CCL substrate having copper laminated on both surfaces as a starting material. In the method of manufacturing a multi-layer package substrate in which each of the prepared substrates is prepared and laminated by using an adhesive, each of the substrates is formed by drilling a rivet hole in each of the top, bottom, left and right sides of the CCL substrate, which is a material when preparing the substrate. And, it is characterized in that the substrate to be laminated by using a rivet.

도 1은 본 발명에 따른 리벳방식을 도시한 측단면도이며,1 is a side cross-sectional view showing a riveting method according to the present invention,

도 2는 본 발명에 따른 리벳으로 고정되어 있는 다층 패키지 기판을 도시한 측단면도이고,Figure 2 is a side cross-sectional view showing a multi-layer package substrate fixed with rivets according to the present invention,

도 3은 본 발명에 따른 리벳을 고정시키기 위한 리벳 홀을 기판에 천공시키는 위치를 도시한 평면도이며,Figure 3 is a plan view showing a position for drilling a rivet hole in the substrate for fixing the rivet according to the present invention,

도 4a 및 도 4b는 본 발명의 일실시예에 따른 각각의 기판의 제조단게를 개략적으로 도시한 개략도이고,4A and 4B are schematic diagrams schematically showing manufacturing steps of respective substrates according to an embodiment of the present invention.

도 5는 통상적인 4층구조의 다층 패키기 기판의 제조단계를 도시한 구성도이며,5 is a configuration diagram showing a manufacturing step of a conventional multi-layer package substrate of a four-layer structure,

도 6은 종래방법에 따라 핀을 이용하여 복수장의 기판을 고정시켜 적층시킨 다층 패키기의 측단면도이다.6 is a side cross-sectional view of a multilayer packager in which a plurality of substrates are fixed and stacked by using a pin according to a conventional method.

< 도면부호의 간단한 설명 ><Brief Description of Drawings>

1, 2, 3, 4, 5, 6 : 기판7, 11: 프리프레그1, 2, 3, 4, 5, 6: Substrate 7, 11: Prepreg

8: 리벳9: 리벳 홀8: rivet 9: rivet hole

10: 방열판12: 칩10: heat sink 12: chip

13: 금속와이어14: 고정핀13: metal wire 14: fixing pin

이하, 본 발명을 첨부된 도면을 참조하면서 좀 더 구체적으로 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 리벳에 의해 기판을 적층시키는 방식을 도시한 측단면도이며, 도시된 바와 같이 준비된 각 기판은 프리프레그를 사용하여 한번에 적층된다. 이 때, 기판의 제작시에 드릴 가공되어 형성해 둔 리벳 홀에 도시되지 않은 자동 리벳팅 장비를 이용하여 리벳을 부착하여 기판의 위치를 정밀하게 맞출 수 있다.1 is a side cross-sectional view illustrating a method of stacking substrates by rivets according to the present invention, wherein each substrate prepared as shown is stacked at one time using a prepreg. At this time, a rivet can be attached to the rivet hole which is drilled and formed at the time of manufacture of a board | substrate, and can position a board | substrate precisely by attaching a rivet.

본 발명에 따른 방법에 의해 사용하기 위한 각 기판의 제조단계의 일예를 도 4a 및 도 4b에 도시하였다. 도 4a는 도 2에 있어서 상층으로부터 제1층, 제2층 및 제6층의 기판을 제조하는 단계를 도시한 도이며, 도 4b는 도 2에 있어서 상층으로부터 제3층, 제4층 및 제5층의 기판을 제조하는 단계를 도시한 도이다.One example of the manufacturing steps of each substrate for use by the method according to the invention is shown in FIGS. 4A and 4B. FIG. 4A is a diagram illustrating a step of manufacturing the substrate of the first layer, the second layer, and the sixth layer from the upper layer in FIG. 2, and FIG. 4B is the third layer, the fourth layer, and the third layer from the upper layer in FIG. 2. 5 shows a step of manufacturing a five-layer substrate.

도 4a의 방법으로 제조된 기판들은 기판의 내부 캐비티를 보호하고 상하부층 기판에 인쇄되어 있는 도체회로들을 보호하기 위해 회로를 형성시키지 않은 기판으로 준비된다. 도 4a에 나타난 바와 같이, 양면에 구리(copper)가 적층되어 있는 CCL 기판을 출발재료로 하고, 전면에서 구리를 에칭하고 나서 라우터(router)를 이용하여 내부 캐비티를 적정한 크기로 형성시킨다.The substrates manufactured by the method of FIG. 4A are prepared as substrates without circuits to protect the internal cavity of the substrate and to protect the conductor circuits printed on the upper and lower layer substrates. As shown in FIG. 4A, a CCL substrate having copper laminated on both surfaces is used as a starting material, and copper is etched from the front surface, and then an internal cavity is formed to an appropriate size using a router.

본 발명에서 사용가능한 기판은 유리에폭시 수지, 유리비스 머레이미드 트리아진 수지, 유리 폴리이미드 수지, 폴리에킬렌테레프탈레이트, 폴리페닐술폰, 폴리이미드 등을 사용할 수 있으며, 특히 유리 에폭시수지가 바람직하지만, 이에 한정되는 것은 아니다. 도 4b에 나타난 바와 같이, 양면에 구리를 라미네이트한 CCL 기판에 노광, 현상 및 에칭을 포함하는 통상적인 표면처리를 실시하여 각 층들의 상단부 및 하단부에 도체 인쇄회로를 형성시킨다. 그 후, 라우터를 이용하여 내부 캐비티를 적정한 크기로 형성시키고 적층을 용이하게 하기 위해 표면을 흑화시킨다. 또한, 도체회로 형성방법으로서는, 텐팅법, 납땜 박리법, 플루오디티브법 등의 통상적인 방법이나, 미리 전해 동도금 등으로 도체회로를 형성하고, 프리프레그 등의 접착제로 전사시키는 전사법 등이 이용될 수 있으며, 이에 한정되는 것은 아니다. 상기 방법에 의해 제조된 기판들의 내부 캐비티 크기는 제1층의 기판이 가장 크고 제6층의 기판이 가장 작다. 상기 기판의 제조방법은 예시를 위해 구체적으로 명시하였지만 이에 한정되는 것은 아니다.As the substrate usable in the present invention, glass epoxy resin, glass bis merimide triazine resin, glass polyimide resin, polyethylene terephthalate, polyphenylsulfone, polyimide and the like can be used, and in particular, glass epoxy resin is preferred. It is not limited to this. As shown in FIG. 4B, a conventional surface treatment including exposure, development, and etching is performed on a CCL substrate laminated with copper on both sides to form a conductor printed circuit at upper and lower ends of each layer. Thereafter, routers are used to form internal cavities to a suitable size and to blacken the surface to facilitate lamination. As the method of forming a conductor circuit, a conventional method such as a tenting method, a soldering peeling method, a fluoride method, or the like, or a transfer method in which the conductor circuit is formed by electrolytic copper plating or the like beforehand and transferred by an adhesive such as prepreg is used. It may be, but is not limited to such. The internal cavity size of the substrates produced by the method is the largest in the first layer and the smallest in the sixth layer. The method of manufacturing the substrate has been specifically described for the purpose of illustration, but is not limited thereto.

도 2에는 전술한 방법에 의해 제조된 기판들에 본 발명에 따른 리벳을 설치한 형태가 도시되어 있다. 도 2에서와 같은 최종 생산물을 얻기 위해, 도 4a 및 도 4b와 같은 기판의 제조단계시에 드라이 필름을 라미네이트하기 전에 홀가공을 실시한다. 이러한 홀가공은 도 3에 도시한 바와 같다.Figure 2 shows a form in which the rivet according to the present invention is installed on the substrates produced by the method described above. In order to obtain the final product as in FIG. 2, hole processing is performed before laminating the dry film in the manufacturing step of the substrate as in FIGS. 4A and 4B. Such hole processing is as shown in FIG.

도 3은 본 발명에 따른 리벳을 고정시키기 위한 리벳 홀을 기판에 천공시키는 위치를 도시한 평면도로서, CCL 기판의 상하좌우에 리벳 홀을 각각 드릴 가공하여 형성시키는데, 이 때 상하좌우 2개씩 또는 그 이상의 홀가공이 가능하며, 가장 바람직하게는 2개씩 하여 총 8개의 홀로 천공한다. 또한 상기 리벳 홀이 각 기판의 한면에 2개 이상 놓일 때 100∼150mm의 간격으로 이격되어 드릴 가공되는 것이 바람직하다.Figure 3 is a plan view showing a position for drilling a rivet hole for fixing the rivet according to the present invention, which is formed by drilling a rivet hole in each of the top, bottom, left and right of the CCL substrate, each of the top, bottom, left and right or the The above hole processing is possible, and most preferably, two holes are drilled into a total of eight holes. In addition, when two or more rivet holes are placed on one surface of each substrate, it is preferable to be drilled at intervals of 100 to 150 mm.

따라서 기판의 제조시에 홀가공이 형성되기 때문에 이미 각각 회로가 형성되어 있는 상태에서 종합적으로 서로 정밀한 위치에 맞추어 층이 형성가능하다. 또한 통상적인 방법과 같이 라미네이션후에 외형을 기계적으로 가공하여 원하는 크기로 제작할 필요도 없어진다.Therefore, since the hole processing is formed at the time of manufacture of the substrate, the layers can be formed to be precisely aligned with each other comprehensively in the state where the circuits are already formed. It also eliminates the need to produce the desired size by mechanically processing the contour after lamination as in the conventional method.

또한 종래의 핀 방식은 기판에 있어서 4개 정도의 핀홀을 이용하여 거대 고정장비를 사용하여 고정하고 별도의 해체장비를 사용하여 해체하여야 하는 반면, 리벳은 사용후 해체할 필요가 없이 그대로 사용할 수 있다. 또한 리벳은 기판두께에 따라 원하는 크기로 자유롭게 제작하여 사용할 수 있으며, 바람직하게는 기판두께에 비해 1/3∼1/4의 두께로 제작할 수 있고 예를 들어 1.5mm일 경우 0.3∼0.4mm로 제작하여 사용할 수 있다.In addition, while the conventional pin method should be fixed by using a huge fixing device using about 4 pinholes on the board and dismantled using a separate dismantling device, the rivet can be used as it is without dismantling after use. . In addition, the rivet can be freely manufactured to a desired size according to the substrate thickness, preferably can be produced in a thickness of 1/3 to 1/4 of the substrate thickness, for example, if the 1.5mm produced 0.3 ~ 0.4mm Can be used.

전술한 바와 같이, 본 발명에 따른 방법에 의해 다층 패키지 기판을 제조하는 방법은, 적은 양의 프리프레그로 적층하더라도 우수한 위치 맞춤성을 얻을 수 있을 뿐만 아니라, 복수장의 기판의 위치 맞춤성이 절대적으로 우수해지며 또한 리벳팅 장치의 소형화로 인해 장비가 간소화되고 실시하는 공정 또한 간략화될 수 있다.As described above, the method for manufacturing a multilayer package substrate by the method according to the present invention not only obtains excellent position alignment even when laminated with a small amount of prepreg, but also position alignment of a plurality of substrates is absolutely Excellent and also the miniaturization of the riveting device can simplify the equipment and simplify the implementation process.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of the present invention will be apparent from the appended claims.

Claims (3)

양면에 구리가 적층되어 있는 CCL 기판을 출발재료로 하고 드라이 필름을 라미네이션시킨 후 노광, 현상 및 에칭을 통해 회로를 형성시킨 기판을 각각 준비하고, 제조된 각각의 기판들을 접착제를 이용하여 적층시키는 다층 패키지 기판의 제조방법에 있어서,Multi-layers in which CCL substrates on which copper is laminated on both sides are used as starting materials, and dry films are laminated, and substrates each having a circuit formed through exposure, development and etching are prepared, and the respective substrates are laminated using an adhesive. In the manufacturing method of the package substrate, 상기 각각의 기판을 준비할 때 재료가 되는 CCL 기판의 상하좌우에 리벳 홀을 각각 드릴가공하여 형성시키고, 적층하는 기판들을 리벳을 이용하여 고정시키는 것을 특징으로 하는 리벳을 이용한 고다층 패키지 기판의 제조방법.When preparing the respective substrates, rivet holes are formed in each of the upper, lower, left, and right sides of the CCL substrate, which is a material, and the laminated substrates are fixed by rivets. Way. 제1항에 있어서, 상기 리벳 홀은 CCL 기판 상하좌우에 각각 2개씩 드릴가공되어 형성되어 있는 것을 특징으로 하는 리벳을 이용한 고다층 패키지 기판의 제조방법.The method of claim 1, wherein two rivet holes are drilled on the upper, lower, left, and right sides of the CCL substrate. 제1항에 있어서, 상기 리벳 홀이 각 기판의 한면에 2개 이상 놓일 때 100∼150mm의 간격으로 이격되어 드릴가공되는 것을 특징으로 하는 리벳을 이용한 고다층 패키지 기판의 제조방법.The method of manufacturing a multi-layer package substrate using rivet according to claim 1, wherein the rivet holes are drilled at intervals of 100 to 150 mm when two or more rivet holes are placed on one surface of each substrate.
KR1020010045212A 2001-07-26 2001-07-26 Method for preparing multilayer package substrate using the rivet KR20030010312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010045212A KR20030010312A (en) 2001-07-26 2001-07-26 Method for preparing multilayer package substrate using the rivet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010045212A KR20030010312A (en) 2001-07-26 2001-07-26 Method for preparing multilayer package substrate using the rivet

Publications (1)

Publication Number Publication Date
KR20030010312A true KR20030010312A (en) 2003-02-05

Family

ID=27716823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045212A KR20030010312A (en) 2001-07-26 2001-07-26 Method for preparing multilayer package substrate using the rivet

Country Status (1)

Country Link
KR (1) KR20030010312A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107995804A (en) * 2017-08-30 2018-05-04 奥士康精密电路(惠州)有限公司 A kind of method of reduction PCB pressings foreign matter
CN113056120A (en) * 2021-02-06 2021-06-29 深圳市昶东鑫线路板有限公司 Lamination method for preventing high-rise board from layer deviation
CN115315063A (en) * 2022-06-30 2022-11-08 深圳市力子光电科技有限公司 Multilayer PCB and production process thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210888A (en) * 1988-06-29 1990-01-16 Toshiba Chem Corp Manufacture of multilayer circuit board
KR980007901A (en) * 1996-06-27 1998-03-30 이형도 Lamination method of multilayer printed circuit board capable of shortening process
KR20000058333A (en) * 2000-04-21 2000-10-05 박상복 A fixture and laminating method of multi- layer printed circuit board
KR20010005137A (en) * 1999-06-30 2001-01-15 이형도 Method of manufacturing multi-layer printed circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210888A (en) * 1988-06-29 1990-01-16 Toshiba Chem Corp Manufacture of multilayer circuit board
KR980007901A (en) * 1996-06-27 1998-03-30 이형도 Lamination method of multilayer printed circuit board capable of shortening process
KR20010005137A (en) * 1999-06-30 2001-01-15 이형도 Method of manufacturing multi-layer printed circuit board
KR20000058333A (en) * 2000-04-21 2000-10-05 박상복 A fixture and laminating method of multi- layer printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107995804A (en) * 2017-08-30 2018-05-04 奥士康精密电路(惠州)有限公司 A kind of method of reduction PCB pressings foreign matter
CN113056120A (en) * 2021-02-06 2021-06-29 深圳市昶东鑫线路板有限公司 Lamination method for preventing high-rise board from layer deviation
CN115315063A (en) * 2022-06-30 2022-11-08 深圳市力子光电科技有限公司 Multilayer PCB and production process thereof

Similar Documents

Publication Publication Date Title
JP4061318B2 (en) Chip-embedded printed circuit board by plating and manufacturing method thereof
JPH0575269A (en) Manufacture of multilayer printed-wiring board
JP2001308548A (en) Multilayer printed circuit board, manufacturing method thereof and bga semiconductor package formed utilizing the same
JP2011159855A (en) Partially multilayer printed circuit board, and method of manufacturing the same
JP2015035496A (en) Method of manufacturing electronic component built-in wiring board
JP2000101248A (en) Multiple multilayer printed wiring board
KR101044105B1 (en) A method of manufacturing printed circuit board
KR101694575B1 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
TWI393497B (en) Printed wiring board, manufacturing method for printed wiring board and electronic device
US6582616B2 (en) Method for preparing ball grid array board
JPH1154926A (en) One-sided circuit board and its manufacture
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
KR20030010312A (en) Method for preparing multilayer package substrate using the rivet
JPH01282892A (en) Manufacture of multilayer printed wiring board
KR20120028566A (en) Carrier member and method of manufacturing pcb using the same
KR100693146B1 (en) Multi-layer printed circuit board making method
KR100699237B1 (en) Manufacturing Method for Embedded Printed Circuit Board
JP4199957B2 (en) Manufacturing method of multilayer wiring board
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
JP2005064357A (en) Multilayer wiring board and method for manufacturing the same
JPH11284342A (en) Package and manufacture thereof
KR100388564B1 (en) High performance ball grid array substrate and method for preparing the same
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
KR101156924B1 (en) Method of manufacturing printed curcuit board
JP2563815B2 (en) Printed wiring board with blind through holes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application