KR100388564B1 - High performance ball grid array substrate and method for preparing the same - Google Patents

High performance ball grid array substrate and method for preparing the same Download PDF

Info

Publication number
KR100388564B1
KR100388564B1 KR10-2001-0045211A KR20010045211A KR100388564B1 KR 100388564 B1 KR100388564 B1 KR 100388564B1 KR 20010045211 A KR20010045211 A KR 20010045211A KR 100388564 B1 KR100388564 B1 KR 100388564B1
Authority
KR
South Korea
Prior art keywords
substrate
thickness
layer
high performance
substrates
Prior art date
Application number
KR10-2001-0045211A
Other languages
Korean (ko)
Other versions
KR20030010311A (en
Inventor
강명삼
박건양
강장규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2001-0045211A priority Critical patent/KR100388564B1/en
Publication of KR20030010311A publication Critical patent/KR20030010311A/en
Application granted granted Critical
Publication of KR100388564B1 publication Critical patent/KR100388564B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 고성능 비지에이 기판 및 이의 제조방법에 관한 것으로, 각종 모든 반도체 칩 또는 이외의 칩 부품을 포함한 전자부품을 탑재하기 위해 이용되는 다층 인쇄회로기판으로 이루어진 비지에이 기판을 제조함에 있어서 상층으로부터 제2층 기판의 두께 및 각 기판들을 적층시키는 접착제의 두께를 조정하여 제조된 고성능 비지에이(high-performance ball grid array, 이하 HP-BGA라 칭함) 기판 및 이의 제조방법에 관한 것이다. 본 발명에 따라 제조된 비지에이 기판은 내부 캐비티를 보호하기 위해 최후에 제거되는 최외각 층의 캐비티 형성을 위해 사용하는 라우터에 의한 스크래치를 방지할 수 있어 본딩 패드의 불량 발생율을 저감시키고 전체 기판에 발생되는 전체 두께편차에 대한 허용오차를 여유있게 두어 HP-BGA의 제작을 용이하게 할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high performance business substrate and a method for manufacturing the same. The present invention relates to a high performance business substrate and a method of manufacturing the same. The present invention relates to a high-performance ball grid array (hereinafter referred to as HP-BGA) substrate manufactured by adjusting the thickness of a two-layer substrate and the thickness of an adhesive for laminating each substrate, and a method of manufacturing the same. The substrates manufactured according to the present invention can prevent scratches caused by routers used to form the cavity of the outermost layer that is finally removed to protect the internal cavity, thereby reducing the incidence of failure of the bonding pads and Tolerance of the total thickness deviation generated can be made easy to manufacture HP-BGA.

Description

고성능 비지에이 기판 및 이의 제조방법 {High performance ball grid array substrate and method for preparing the same}High performance ball grid substrate and its manufacturing method {High performance ball grid array substrate and method for preparing the same}

본 발명은 고성능 비지에이 기판 및 이의 제조방법에 관한 것으로, 각종 모든 반도체 칩 또는 이외의 칩 부품을 포함한 전자부품을 탑재하기 위해 이용되는 다층 인쇄회로기판으로 이루어진 비지에이 기판을 제조함에 있어서 상층으로부터 제2층 기판의 두께 및 각 기판들을 적층시키는 접착제의 두께를 조정하여 제조된 고성능 비지에이(high-performance ball grid array, 이하 HP-BGA라 칭함) 기판 및 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high performance business substrate and a method for manufacturing the same. The present invention relates to a high performance business substrate and a method of manufacturing the same. The present invention relates to a high-performance ball grid array (hereinafter referred to as HP-BGA) substrate manufactured by adjusting the thickness of a two-layer substrate and the thickness of an adhesive for laminating each substrate, and a method of manufacturing the same.

전자산업의 지속적인 발전으로 인하여 이에 귀속되어 있는 전자부품 산업도 발전하게 되고 이에 따라 전자부품이 상당히 조밀한 응집도를 갖게 됨으로써 고밀화된 기판이 요구되고 있다. 이와 같이, 전자부품의 소형화, 고성능화를 추구하는데 있어서 한 몫을 담당하는 것이 다층 인쇄회로의 기판이다.Due to the continuous development of the electronic industry, the electronic component industry, which is attributable to it, is also developed. Accordingly, a denser substrate is required because the electronic component has a very dense cohesion. As described above, the board of a multilayer printed circuit is responsible for miniaturization and high performance of electronic components.

상기 다층 인쇄 회로기판은 이를 구성하는 복수의 기판에 미리 도체 회로를 형성해 두고, 상기 기판을 서로 접합시킴으로써 고집적 전자부품의 실장에 대응할 수 있도록 한 것이다. 이와 같은 다층 인쇄회로기판은 다양한 형태를 가지며 또한 다양한 방법에 의해 제조되고 있다.In the multilayer printed circuit board, a conductor circuit is formed on a plurality of substrates constituting the substrate in advance, and the substrates are bonded to each other to cope with mounting of highly integrated electronic components. Such multilayer printed circuit boards have various forms and are manufactured by various methods.

예를 들어 일본국 특개평 5-183272호에는 전자부품 탑재용 요부와 도체 패턴을 형성시킨 최하단 기판과 접착층, 개구부를 둔 상층용 기판을 접합시켜서 다층판을 준비하고 이 다층판에 관통홀을 뚫은 후 최상층에 상기 개구부를 덮을 수 있는 시트상 마스크를 열압착하고 이 다층판의 전면에 동도금을 실시하며, 계속하여 상하부 판에 에칭공정을 실시하여 상하부에 도체패턴을 형성시킨 후 마스크를 제거하여 다층전자부품 탑재용 기판의 제조방법이 기재되어 있다.For example, Japanese Patent Laid-Open No. 5-183272 prepares a multilayer board by joining the lowermost substrate on which an electronic component mounting portion and a conductor pattern are formed, and an upper layer substrate having an adhesive layer and an opening to prepare a multilayer board, and through-holes are punched through the multilayer board. After that, the sheet-like mask that can cover the openings is thermally compressed on the uppermost layer, and copper plating is applied to the entire surface of the multilayer plate. Subsequently, the upper and lower plates are subjected to an etching process to form a conductor pattern on the upper and lower plates, and then the mask is removed and the multilayer is removed. The manufacturing method of the board | substrate for electronic component mounting is described.

또한, 일본국 특개평 7-106769호에는 전자부품 탑재용 다층기판의 제조방법으로서, 복수의 절연기판에 배선패턴과 전자부품 탑재용 탑재홀을 형성하고 본딩패드 등의 표면에 무전해 도금법에 의해 Ni/Au 도금막을 입히고 상기 복수의 절연기판을 적층하여 적층체를 얻은 후 적층체에 관통홀을 뚫고 나서 모든 표면에 동도금을 실시하고 동도금부의 불필요한 부분을 에칭하고 Ni/Au 도금막과 동도금막의 노출표면에 다시 무전해도금법으로 Ni/Au 도금막을 입히는 방법이 기재되어 있다.In addition, Japanese Patent Application Laid-open No. Hei 7-106769 describes a method for manufacturing a multilayer board for mounting electronic components, wherein wiring patterns and mounting holes for mounting electronic components are formed on a plurality of insulating substrates, and electroless plating is performed on surfaces such as bonding pads. Applying Ni / Au plating film and laminating the plurality of insulating substrates to obtain a laminate, then through-holes in the laminate, copper plating on all surfaces, etching unnecessary portions of the copper plating portion, and exposing the Ni / Au plating film and copper plating film A method of coating a Ni / Au plated film on the surface by an electroless plating method is described.

그러나 상기와 같은 방법에 의해 제조된 기판은, 반도체 칩(chip)에서의 IO수가 다핀화됨에 따라 발생하는 많은 열과 발생된 열에 의한 전기신호의 속도저하를 효과적으로 막지 못하기 때문에 고속 및 고전력의 IC 칩의 성능을 제대로 발휘할 수 없는 문제가 있다.However, since the substrate manufactured by the above method does not effectively prevent the slowdown of the electric signal due to the large amount of heat generated by the number of IOs in the semiconductor chip and the generated heat, the IC chip of high speed and high power There is a problem that can not perform properly.

따라서 이러한 종래의 기판으로는 대응이 어렵기 때문에 이를 더욱 만족시키기 위하여 고다층 및 열적 성능이 우수한 기판이 연구되어 왔다. 이러한 기판에는 반도체 칩이 기판의 본딩 패드(bond pad)에 계단식으로 결합되고 또한 칩 자체가 방열판 위에 접착됨으로써 전술한 바와 같이 발생되는 문제를 해결할 수 있게 되었다. 이러한 기판의 제조방법으로는, 일본국 특개평 10-116933호에 방열판을 납땜에 의해 적층체에 강하게 고정시킬 수 있고, 또한 IC를 수지접착제를 이용하여 방열판에 강하게 고정되도록 제조된 IC 탑재용 다층 인쇄배선판이 기재되어 있다. 그러나 최외층 기판도 포함하여 각 기판에 미리 개구부를 설치해 두며, 이것들을 적층하고 관통홀을 뚫으며 관통홀의 안과 기판의 외층표면에 금속도금을 형성하고, 최외층 기판으로 도체회로의 형성을 실시하고 있다. 이 최외층 기판으로의 도체회로의 형성은 상기와 같이 최외층 기판의 표면에 형성한 금속 도금막을 에칭액으로 에칭함으로써 실시된다. 그러나, 상기 방법에 따른 경우에는 상기 관통홀로의 금속 도금, 최외층 기판으로의 도체회로의 형성시에, 다층 인쇄회로기판에 있어서의 상기 개구부 및 탑재부의 표면에 상기 금속 도금의 도금액, 도체회로 형성시의 에칭액이 침입한다. 이 때문에 상기 개구부 및 탑재부가 오염되는 악영향이 있었다. 또한 상기 개구부에는 각 기판에 설치된 내층회로의 본딩패드가 형성되어 있기 때문에, 상기 오염에 의한 악영향을 회피할 수 없다.Therefore, since it is difficult to cope with such a conventional substrate, a substrate having high multi-layer and excellent thermal performance has been studied to further satisfy this problem. In such a substrate, a semiconductor chip is cascaded to a bonding pad of the substrate, and the chip itself is bonded onto a heat sink to solve the problems caused as described above. As a method of manufacturing such a substrate, the IC mounting multilayer manufactured in Japanese Patent Laid-Open No. 10-116933 can be fixed to the laminate by soldering strongly, and the IC is strongly fixed to the heat sink using a resin adhesive. A printed wiring board is described. However, openings are provided in advance in each substrate, including the outermost substrates, stacked and drilled through them, metal plating is formed on the inner surface of the through-holes and the outer surface of the substrate, and the conductor circuit is formed by the outermost substrate. have. Formation of the conductor circuit to the outermost layer substrate is performed by etching the metal plating film formed on the surface of the outermost layer substrate as described above with an etching solution. However, in the case of the above method, at the time of the metal plating of the through-holes and the formation of the conductor circuit to the outermost layer substrate, the plating solution of the metal plating and the conductor circuit are formed on the surface of the opening and the mounting portion of the multilayer printed circuit board. The etching liquid infiltrates in. For this reason, there existed a bad influence that the said opening part and the mounting part were polluted. In addition, since the bonding pads of the inner layer circuits provided in the substrates are formed in the openings, adverse effects due to the contamination cannot be avoided.

또한 내층회로의 본딩 패드를 보호하기 위해, 개구된 탑재부의 내부를 미리 도금 레지스트막에 의해 피복해 두고, 계속하여 금속도금, 에칭에 의한 도체회로의 형성을 실시하며 그 후 상기 도금 레지스트막을 제거하는 방법이나, 또는 도 1과 같이, 마스크 또는 회로가 형성되지 않은 최외곽층의 기판을 이용하여 캐비티를 덮어서 내부회로의 본딩패드를 보호하고 나서, 라우터 비트(router bit) 등의 장비를 이용하여 라우터 가공부위(A)를 제거함으로써 최외곽층에 캐비티를 형성하는 방법을 사용한다.In addition, in order to protect the bonding pad of the inner layer circuit, the inside of the opened mounting portion is covered with a plating resist film in advance, and subsequently, a conductor circuit is formed by metal plating and etching, and then the plating resist film is removed. 1, or as shown in FIG. 1, by protecting the bonding pad of the internal circuit by covering the cavity using a substrate of the outermost layer where a mask or a circuit is not formed, and then using a device such as a router bit. The method of forming a cavity in the outermost layer by removing the machining portion A is used.

좀 더 구체적으로 설명하면, 도 1에서와 같이, 다층 회로기판을 제조하기 위해 각각 동일한 두께로, 회로 및 캐비티가 형성되어 있는 기판들(2, 3, 4, 5)과 그 상하부에 캐비티가 형성되어 있지 않은 기판(1, 6)을 위치시켜 접착제(7)를 이용하여 적층하여 다층 인쇄회로기판을 제조한 후에, 상기 라우터 등의 장비를 이용하여 라우터 가공부위(A)를 제거하여 캐비티를 형성하게 된다. 일반적으로 각 기판(1 내지 6)의 두께는 0.3mm 이내로 사용되며 통상 0.1mm의 것을 사용한다. 또한, 상기 기판은 양면에 구리(copper)가 적층되어 있으며, 양면에 적층되어 있는 구리의 두께는 대략적으로 17∼19㎛이며 통상적으로 18㎛로 사용된다. 상기 기판들을 접착시키기 위한 접착제의 두께는 일반적으로 0.11∼0.13mm이며 통상 0.12mm의 두께로 사용된다. 그러나, 이 때 기판의 두께 편차 및 장비의 가공 허용오차로 인해 이미 도체회로가 형성되어 있는 본딩 패드(B)에 스크래치 등을 발생시켜 불량이 발생되는 문제가 있다.In more detail, as shown in FIG. 1, in order to manufacture a multilayer circuit board, the substrates 2, 3, 4, and 5 on which circuits and cavities are formed are formed at the same thickness, respectively, and above and below the cavity. After placing unused substrates 1 and 6 and laminating them using an adhesive 7 to fabricate a multilayer printed circuit board, router processing areas A are removed using equipment such as a router to form a cavity. Done. Generally, the thickness of each board | substrate 1-6 is used within 0.3 mm, and the thing of 0.1 mm is used normally. In addition, the substrate is copper (copper) is laminated on both sides, the thickness of the copper is laminated on both sides is approximately 17 ~ 19㎛ and usually used as 18㎛. The thickness of the adhesive for bonding the substrates is generally 0.11 to 0.13 mm and is usually used at a thickness of 0.12 mm. However, at this time, there is a problem in that defects occur due to scratches or the like on the bonding pads B in which the conductor circuit is already formed due to the thickness variation of the substrate and the processing tolerance of the equipment.

따라서 본 발명의 목적은 최외곽층의 캐비티 형성시에 본딩 패드에서 발생하는 불량율을 저감시키고 전체 기판에 발생되는 전체 두께편차에 대한 허용오차를 여유있게 두어 HP-BGA의 제작을 용이하게 할 수 있는 고성능 비지에이 기판을 제공하는데 있다.Accordingly, an object of the present invention is to reduce the defect rate generated in the bonding pads when forming the cavity of the outermost layer and to allow a tolerance for the total thickness deviation generated in the entire substrate, thereby facilitating the fabrication of HP-BGA. The purpose is to provide a high performance substrate.

본 발명의 다른 목적은, 전술한 고성능 비지에이 기판의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method for producing the above-described high performance substrate.

상기 목적을 달성하기 위한 본 발명에 따른 고성능 비지에이 기판는, 칩을 포함하는 전자부품과 전기적으로 접속되는 도체 패턴이 형성된 복수장의 기판을 포함하면서 캐비티를 형성하는 다층 인쇄회로기판으로 이루어진 비지에이(BGA) 기판에 있어서, 상층으로부터 제2층 기판의 두께를 나머지 기판의 두께에 대해 3∼4배로 두껍게 형성하고, 각 기판들을 적층시키는 접착제의 두께를 50∼70㎛로 하여 이루어진다.In order to achieve the above object, a high performance business substrate according to the present invention includes a plurality of substrates on which a conductor pattern is electrically connected to an electronic component including a chip, and comprises a multilayer printed circuit board (BGA) which forms a cavity. In the substrate, the thickness of the second layer substrate is formed three to four times thicker than the thickness of the remaining substrate from the upper layer, and the thickness of the adhesive for laminating the respective substrates is 50 to 70 m.

상기 다른 목적을 달성하기 위한 본 발명에 따른 고성능 비지에이 기판의 제조방법은, 칩을 포함하는 전자부품과 전기적으로 접속되는 도체 패턴이 형성된 복수장의 기판을 포함하면서 캐비티를 형성한 다층 인쇄회로기판에 도금관통홀을 형성하고 노광, 현상 및 에칭을 포함하는 외층처리로 패턴을 형성하며 하부에 위치되어 상기 칩을 실장하고 열발생을 억제할 수 있는 방열판을 적층시키는 비지에이(BGA) 기판의 제조방법에 있어서, 상부로부터 제2층을 제외한 나머지 층들의 두께는 같으며 제2층의 두께는 나머지 기판의 두께에 대해 3∼4배로 두껍게 형성하여 다층구조를 형성하는 각각의 기판을 준비하는 단계; 및 준비된 각 기판들을 50∼70㎛의 두께를 갖는 접착제로 적층시키는 단계로 이루어진다.According to another aspect of the present invention, there is provided a method of manufacturing a high performance business substrate, including a plurality of substrates on which a conductor pattern is electrically connected to an electronic component including a chip, and including a plurality of substrates on which a cavity is formed. A method of manufacturing a BGA substrate in which a plated through hole is formed, a pattern is formed by an outer layer process including exposure, development, and etching, and a heat sink which is positioned below and mounts the chip and suppresses heat generation. The method of claim 1, wherein the thicknesses of the remaining layers except for the second layer are the same from the top, and the thickness of the second layer is 3 to 4 times thicker than the thickness of the remaining substrates to prepare each substrate to form a multilayer structure; And stacking the prepared substrates with an adhesive having a thickness of 50 to 70 µm.

도 1은 일반적인 BGA 기판의 구조를 개략적으로 도시한 측단면도이며,1 is a side cross-sectional view schematically showing the structure of a typical BGA substrate,

도 2는 본 발명의 구체예에 따라 제조되는 HP-BGA 기판 구조를 개략적으로 도시한 측단면도이고,2 is a side cross-sectional view schematically showing the structure of an HP-BGA substrate manufactured according to an embodiment of the present invention,

도 3은 본 발명의 다른 구체예에 따라 제조되는 HP-BGA 기판 구조를 개략적으로 도시한 측단면도이다.3 is a side cross-sectional view schematically showing the structure of an HP-BGA substrate manufactured according to another embodiment of the present invention.

*도면부호의 간단한 설명** Brief Description of Drawings *

1, 10: 최상층 기판, 2. 20: 제2층 기판1, 10: uppermost substrate, 2. 20: second layer substrate

3, 30: 제3층 기판, 4, 40: 제4층 기판3, 30: 3rd layer substrate, 4, 40: 4th layer substrate

5, 50: 제5층 기판, 6, 60: 제6층 기판5, 50: fifth layer substrate, 6, 60: sixth layer substrate

70: 접착제, A: 라우터 가공부위70: adhesive, A: router processing part

B: 불량발생 예상영역B: expected area of failure

이하, 본 발명을 첨부된 도면을 참조하면서 구체적으로 설명하지만, 이에 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings, but is not limited thereto.

도 2는 본 발명의 구체예에 따른 6층 구조의 HP-BGA 기판의 측단면도이고, 도 3은 본 발명의 다른 구체예에 따른 5층 구조의 HP-BGA 기판의 측단면도이다.Figure 2 is a side cross-sectional view of a six-layer HP-BGA substrate according to an embodiment of the present invention, Figure 3 is a side cross-sectional view of a five-layer HP-BGA substrate according to another embodiment of the present invention.

본 발명에서 얻고자는 열적 성능이 우수하고 고속 및 고전력에도 대응가능한 기판은 와이어 본딩 영역(wire bonding area)이 최소한 두 부분 이상이 되어야 하기 때문에 여러 층의 기판이 라미네이션(lamination)되어야 하며 바람직하게는 다핀화에 대응하기 위해서는 층수가 4개 이상이 되어야 한다. 본 발명에서는 구체적으로 6층 기판 및 5층 기판을 사용한 것을 예시한다.In the present invention, a substrate having excellent thermal performance and capable of responding to high speed and high power has to have lamination of several layers because the wire bonding area must be at least two parts. To cope with pinning, the number of floors should be 4 or more. In this invention, the thing using a 6-layer board | substrate and a 5-layer board | substrate is illustrated concretely.

우선, 도 2를 참조하여 설명하면 본 발명에 따른 HP-BGA는 칩을 포함하는 전자부품과 전기적으로 접속되는 도체 패턴이 형성된 복수장의 기판을 포함하면서 캐비티를 형성하는 6층 구조의 다층 인쇄회로기판으로 이루어진 비지에이(BGA) 기판에 있어서, 각각의 층(10, 20, 30, 40, 50, 60)마다 필요한 회로를 형성하거나 각각의 층에 맞는 캐비티(cavity)를 기계적으로 가공하여 완료하게 되며, 준비된 복수층의 기판들을 프리프레그(prepreg)를 포함하는 접착제(70)를 이용하여 접착가공시키게 된다.First, referring to FIG. 2, the HP-BGA according to the present invention includes a multilayer printed circuit board having a six-layer structure including a plurality of substrates on which a conductor pattern is electrically connected to an electronic component including a chip, and forming a cavity. In the BGA substrate, the necessary circuits are formed for each layer 10, 20, 30, 40, 50, and 60, or a cavity suitable for each layer is mechanically completed. Then, the prepared plurality of substrates are adhesively processed using an adhesive 70 including prepreg.

이 때 본 발명에서 사용가능한 기판은 유리에폭시 수지, 유리비스 머레이미드 트리아진 수지, 유리 폴리이미드 수지, 폴리에킬렌테레프탈레이트, 폴리페닐술폰, 폴리이미드 등을 사용할 수 있으며, 특히 유리 에폭시수지가 바람직하지만, 이에 한정되는 것은 아니다. 또한 본 발명에서 사용하는 접착제로서는 프리프레그, 에폭시 수지에 NBR 등의 고무, 아크릴수지, 폴리비닐부티랄 수지, 페놀수지 등을 배합하여 필름상으로 제막하여 얻어진 필름상 접착시트를 사용할 수 있으며, 흐름성이 적은 폴리비닐부티랄 수지, 아크릴계 수지, 페놀 수지의 배합에 의한 필름상 접착제가 바람직하다. 또한, 접착제는 바람직하게는 기판과 동재질의 것이 좋으며, 예를 들어 유리에폭시 수지판에는 유리 에폭시를 침적시킨 프리프레그가 바람직하다.In this case, the substrate usable in the present invention may be a glass epoxy resin, a glass bis merimide triazine resin, a glass polyimide resin, a polyethylene terephthalate, polyphenylsulfone, polyimide, and the like, and in particular, a glass epoxy resin is preferable. However, it is not limited thereto. As the adhesive used in the present invention, a film adhesive sheet obtained by mixing a prepreg and an epoxy resin with a rubber such as NBR, an acrylic resin, a polyvinyl butyral resin, a phenol resin, and the like and forming a film into a film can be used. The film adhesive by mix | blending a polyvinyl butyral resin, an acrylic resin, and a phenol resin with little property is preferable. In addition, the adhesive is preferably made of the same material as the substrate. For example, a prepreg in which glass epoxy is deposited on the glass epoxy resin plate is preferable.

전술한 바와 같이, 종래에는 일반적으로 각 기판(1 내지 6)의 두께는 0.3mm 이내로 사용되며 통상 0.1mm의 것을 사용하고, 양면에 적층된 구리는 대략적으로 17∼19㎛의 두께를 가지며 통상적으로 18㎛의 두께로 사용되어 왔고, 기판들을 접착시키기 위한 접착제의 두께는 일반적으로 0.11∼0.13mm이며 통상 0.12mm의 두께로 사용되어 왔다. 예를 들어, 도 1에서, 제1층 내지 제6층의 두께를 0.1mm로 하고, 양면의 적층 구리두께를 18㎛로 하며, 접착제를 0.12mm로 하였을 때, 전체 회로기판의 두께는 1.416mm가 된다.As described above, in general, the thickness of each substrate 1 to 6 is generally used within 0.3 mm and usually 0.1 mm, and copper laminated on both sides has a thickness of approximately 17 to 19 μm and is typically used. It has been used with a thickness of 18 μm, and the thickness of the adhesive for bonding the substrates is generally 0.11 to 0.13 mm and usually 0.12 mm. For example, in FIG. 1, when the thickness of the first to sixth layers is 0.1 mm, the laminated copper thickness of both surfaces is 18 µm, and the adhesive is 0.12 mm, the thickness of the entire circuit board is 1.416 mm. Becomes

반면에, 상기 복수층에서 회로형성 층들을 보호하기 위해 상기 최상단 기판과 접촉하는 하부 기판, 즉 제2층 기판에는 회로가 형성되지 않는 층이 형성하게 되는 점에 착안하여, 본 발명에 따른 회로기판은, 각 기판(10, 30, 40, 50 및 60)의 두께는 통상적인 0.3mm 이내의 기판으로서 바람직하게는 0.1mm의 것을 사용하고, 양면에 적층된 구리는 대략적으로 17∼19㎛의 두께를 가지며 바람직하게는 18㎛의 두께로 사용하되, 상부로부터 제2층(20)의 두께는 나머지 기판의 두께에 대해 3∼4배로 두껍게 형성하여 준비하고, 바람직하게는 나머지 기판 두께의 4배가 적당하다. 또한, 준비된 각 기판들을 50∼70㎛, 바람직하게는 60㎛의 두께를 갖는 접착제로 적층시키게 된다. 이러한 범위에서는 전체 회로기판의 두께가 종래의 전체 회로기판의 두께에서 크게 변화되지 않으면서도 종래의 문제점인 라우터 장치에 의한 불량발생을 방지할 수 있다. 예를 들어, 도 2에서, 제1층(10), 제3층(30), 제4층(40), 제5층(50) 및 제6층(60)의 두께를 0.1mm로 하고, 제2층(20)의 두께는 0.4mm로 하며, 양면의 적층 구리두께를 18㎛로 하며, 접착제를 60㎛로 하였을 때, 전체 회로기판의 두께는 1.416mm가 된다. 상기 제2층의 두께가 나머지 기판두께의 3배 미만이면 스크래치를 방지하고자 하는 본 발명의 효과가 미비하며, 나머지 기판두께의 4배를 초과하면 제한된 두께를 넘는 문제가 있다. 또한, 상기 접착제의 두께가 50㎛ 미만이면 반도체 칩을 실장할 경우 계단식으로 하기 때문에 서로 뒤엉키는 문제가 발생하며, 70㎛를 초과하면 회로의 전기적 성능을 떨어뜨리는 문제가 발생하게 된다.On the other hand, in view of the circuit board according to the present invention, the lower substrate in contact with the uppermost substrate, that is, the second layer substrate in order to protect the circuit forming layers in the plurality of layers to form a layer is not formed, The thickness of each board | substrate 10, 30, 40, 50, and 60 is a board | substrate within 0.3 mm normally, Preferably it is 0.1 mm, The copper laminated | stacked on both surfaces is about 17-19 micrometers in thickness. It is preferably used in a thickness of 18㎛, the thickness of the second layer 20 from the top is prepared by forming 3 to 4 times thicker than the thickness of the remaining substrate, preferably 4 times the thickness of the remaining substrate is suitable Do. In addition, the prepared substrates are laminated with an adhesive having a thickness of 50 to 70 μm, preferably 60 μm. Within this range, it is possible to prevent defects caused by the router device which is a conventional problem without changing the thickness of the entire circuit board significantly from the thickness of the conventional whole circuit board. For example, in FIG. 2, the thicknesses of the first layer 10, the third layer 30, the fourth layer 40, the fifth layer 50, and the sixth layer 60 are 0.1 mm. When the thickness of the second layer 20 is 0.4 mm, the laminated copper thickness of both surfaces is 18 μm, and the adhesive is 60 μm, the thickness of the entire circuit board is 1.416 mm. If the thickness of the second layer is less than three times the thickness of the remaining substrate, the effect of the present invention to prevent scratches is insufficient, and if the thickness of the second layer exceeds four times, there is a problem of exceeding the limited thickness. In addition, if the thickness of the adhesive is less than 50㎛ the step of tangling with each other when the semiconductor chip is mounted, the problem is entangled with each other, if the thickness exceeds 70㎛ causes a problem of lowering the electrical performance of the circuit.

따라서, 본 발명에서와 같이, 회로가 없는 제2층의 두께를 나머지 기판의 두께보다 3∼4배 정도 두껍게 형성하되 접착제의 두께를 감소시킴으로써, 전체 두께를 일정하게 유지하면서도 라우터를 이용하여 라우터 가공부위(A)를 제거하면 도체회로가 형성되어 있는 본딩패드(B)에 스크래치 등을 발생시키지 않아 불량 발생율이 저감된다. 또한 전체 두께 편차에 대한 허용오차가 커지면 반도체 실장시 여러 가지 변수들을 제어하기 곤란해지지만, 본 발명에 따른 방법에 의해 두께 편차의 허용오차가 감소한다.Therefore, as in the present invention, by forming the thickness of the second layer without a circuit 3 to 4 times thicker than the thickness of the remaining substrate, but by reducing the thickness of the adhesive, router processing using a router while maintaining the overall thickness constant When the part A is removed, a scratch or the like is not generated on the bonding pads B on which the conductor circuits are formed, thereby reducing the defective occurrence rate. In addition, when the tolerance for the overall thickness variation is increased, it becomes difficult to control various variables in the semiconductor mounting, but the tolerance of the thickness variation is reduced by the method according to the present invention.

또한 상기 다층 인쇄회로기판의 적층 및 캐비티 형성후의 단계는 일반적인 HP-BGA의 제조방법과 동일하며, 이에 대한 설명은 생략한다. 또한, 도 3에 나타난 바와 같이, 5층으로 구성된 다층 인쇄회로기판의 경우에도 적용방법은 전술한 바와 같다.In addition, the steps after lamination and cavity formation of the multilayer printed circuit board are the same as those of a general HP-BGA manufacturing method, and a description thereof will be omitted. In addition, as shown in Figure 3, the application method in the case of a multilayer printed circuit board composed of five layers is as described above.

본 발명에 따라 제조된 비지에이 기판은 내부 캐비티를 보호하기 위해 최후에 제거되는 최외각층의 캐비티 형성시 라우터에 의한 스크래치를 방지할 수 있어 본딩 패드의 불량 발생율을 저감시키고 전체 기판에 발생되는 전체 두께편차에 대한 허용오차를 여유있게 두어 HP-BGA의 제작을 용이하게 할 수 있다.The BG substrate manufactured according to the present invention can prevent scratches by the router when forming the cavity of the outermost layer that is finally removed to protect the internal cavity, thereby reducing the incidence of failure of the bonding pads and the overall thickness generated on the entire substrate. Tolerances to deviations can be afforded to facilitate the fabrication of HP-BGA.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of the present invention will be apparent from the appended claims.

Claims (5)

칩을 포함하는 전자부품과 전기적으로 접속되는 도체 패턴이 형성된 복수장의 기판을 포함하면서 캐비티를 형성하는 다층 인쇄회로기판으로 이루어진 비지에이(BGA) 기판에 있어서,In a BGA substrate comprising a multi-layer printed circuit board which includes a plurality of substrates having a conductor pattern electrically connected to an electronic component including a chip, and forms a cavity, 상층으로부터 제2층 기판의 두께를 나머지 기판의 두께에 대해 3∼4배로 두껍게 형성하고, 각 기판들을 적층시키는 접착제의 두께를 50∼70㎛로 한 것을 특징으로 하는 고성능 비지에이 기판.A thick substrate having a thickness of the second layer substrate formed from 3 to 4 times the thickness of the remaining substrates from the upper layer, and having a thickness of 50 to 70 µm for the adhesives for laminating the respective substrates. 제1항에 있어서, 상기 제2층 기판의 두께가 0.3∼0.4mm인 것을 특징으로 하는 고성능 비지에이 기판.2. The high performance visual substrate of claim 1, wherein the thickness of the second layer substrate is 0.3 to 0.4 mm. 칩을 포함하는 전자부품과 전기적으로 접속되는 도체 패턴이 형성된 복수장의 기판을 포함하면서 캐비티를 형성한 다층 인쇄회로기판에 도금관통홀을 형성하고 노광, 현상 및 에칭을 포함하는 외층처리로 패턴을 형성하며 하부에 위치되어 상기 칩을 실장하고 열발생을 억제할 수 있는 방열판을 적층시키는 비지에이(BGA) 기판의 제조방법에 있어서,Forming a plated through-hole in a multi-layer printed circuit board including a plurality of substrates having a conductor pattern electrically connected to an electronic component including a chip and forming a cavity, and forming a pattern by an outer layer process including exposure, development, and etching. In the manufacturing method of the BGA substrate to be mounted on the bottom and the heat sink that can mount the chip and suppress heat generation, 상부로부터 제2층을 제외한 나머지 층들의 두께는 같으며 제2층의 두께는 나머지 기판의 두께에 대해 3∼4배로 두껍게 형성하여 다층구조를 형성하는 각각의 기판을 준비하는 단계; 및Preparing each substrate to form a multi-layer structure by forming the thickness of the remaining layers except the second layer from the top and the thickness of the second layer is 3 to 4 times thicker than the thickness of the remaining substrate; And 준비된 각 기판들을 50∼70㎛의 두께를 갖는 접착제로 적층시키는 단계를 포함하는 것을 특징으로 하는 고성능 비지에이 기판의 제조방법.A method of manufacturing a high performance visual substrate, comprising the step of laminating each prepared substrate with an adhesive having a thickness of 50 ~ 70㎛. 제3항에 있어서, 상기 제2층 기판의 두께가 0.3∼0.4mm인 것을 특징으로 하는 고성능 비지에이 기판의 제조방법.The method of manufacturing a high performance visual substrate according to claim 3, wherein the thickness of the second layer substrate is 0.3 to 0.4 mm. 제3항에 있어서, 상기 복수층에서 회로형성 층들을 보호하기 위해 상기 최상단 기판과 접촉하는 제2층 기판이 회로가 형성되지 않는 층인 것을 특징으로 하는 고성능 비지에이 기판의 제조방법.4. The method of claim 3, wherein the second layer substrate in contact with the top substrate to protect the circuit forming layers in the plurality of layers is a layer in which no circuit is formed.
KR10-2001-0045211A 2001-07-26 2001-07-26 High performance ball grid array substrate and method for preparing the same KR100388564B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0045211A KR100388564B1 (en) 2001-07-26 2001-07-26 High performance ball grid array substrate and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0045211A KR100388564B1 (en) 2001-07-26 2001-07-26 High performance ball grid array substrate and method for preparing the same

Publications (2)

Publication Number Publication Date
KR20030010311A KR20030010311A (en) 2003-02-05
KR100388564B1 true KR100388564B1 (en) 2003-06-25

Family

ID=27716822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0045211A KR100388564B1 (en) 2001-07-26 2001-07-26 High performance ball grid array substrate and method for preparing the same

Country Status (1)

Country Link
KR (1) KR100388564B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725517B1 (en) * 2005-08-08 2007-06-07 삼성전자주식회사 multi-layered circuit substrate having bonding pads and ball lands arranged on two or more layers, and semiconductor package structure using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289964A (en) * 1997-04-15 1998-10-27 Ngk Spark Plug Co Ltd Wiring substrate and manufacture thereof
JPH1140688A (en) * 1997-07-16 1999-02-12 Fujitsu Ltd Semiconductor package
JP2000058702A (en) * 1998-08-06 2000-02-25 Eastern Co Ltd Manufacture of package for semiconductor device
KR20010037813A (en) * 1999-10-20 2001-05-15 이형도 Printed circuit board for rambus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289964A (en) * 1997-04-15 1998-10-27 Ngk Spark Plug Co Ltd Wiring substrate and manufacture thereof
JPH1140688A (en) * 1997-07-16 1999-02-12 Fujitsu Ltd Semiconductor package
JP2000058702A (en) * 1998-08-06 2000-02-25 Eastern Co Ltd Manufacture of package for semiconductor device
KR20010037813A (en) * 1999-10-20 2001-05-15 이형도 Printed circuit board for rambus

Also Published As

Publication number Publication date
KR20030010311A (en) 2003-02-05

Similar Documents

Publication Publication Date Title
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
KR100430001B1 (en) Manufacturing method of multi-layer pcb, pad fabricating method of multi-layer pcb, semiconductor pkg manufacturing method using multi-layer pcb
KR100338908B1 (en) Printed circuit board and electronic components
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
JP4397915B2 (en) Manufacturing method of substrate with cavity
WO2000062337A1 (en) Metal core substrate printed wiring board enabling thermally enhanced ball grid array (bga) packages and method
KR20120047826A (en) Manufacturing multilayer wiring substrate
KR100751470B1 (en) Multilayer board and its manufacturing method
JP4384157B2 (en) Method for manufacturing a substrate having a cavity
US8546698B2 (en) Wiring board and method for manufacturing the same
KR100536315B1 (en) Semiconductor packaging substrate and manufacturing method thereof
US6582616B2 (en) Method for preparing ball grid array board
JP2715934B2 (en) Multilayer printed wiring board device and method of manufacturing the same
KR100388564B1 (en) High performance ball grid array substrate and method for preparing the same
JPH05343856A (en) Multilayer printed wiring board and manufacture thereof
JPH01282892A (en) Manufacture of multilayer printed wiring board
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
US20220087024A1 (en) Component built-in wiring substrate
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
KR101865123B1 (en) Method for manufacturing substrate with metal post and substrate manufactured by the same method
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
KR100771319B1 (en) Embedded chip printed circuit board and fabricating method of the same
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
KR100815322B1 (en) Printed circuit board and fabricating method of the same
JP2004214273A (en) Method for manufacturing single side lamination wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee