KR101156924B1 - Method of manufacturing printed curcuit board - Google Patents

Method of manufacturing printed curcuit board Download PDF

Info

Publication number
KR101156924B1
KR101156924B1 KR1020100099328A KR20100099328A KR101156924B1 KR 101156924 B1 KR101156924 B1 KR 101156924B1 KR 1020100099328 A KR1020100099328 A KR 1020100099328A KR 20100099328 A KR20100099328 A KR 20100099328A KR 101156924 B1 KR101156924 B1 KR 101156924B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
circuit layer
circuit board
insulating
Prior art date
Application number
KR1020100099328A
Other languages
Korean (ko)
Other versions
KR20120037705A (en
Inventor
홍석창
최봉규
박상갑
염광섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100099328A priority Critical patent/KR101156924B1/en
Publication of KR20120037705A publication Critical patent/KR20120037705A/en
Application granted granted Critical
Publication of KR101156924B1 publication Critical patent/KR101156924B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 인쇄회로기판의 제조방법에 관련되며, 제1 절연층의 일면에 형성된 제1 회로층이 상기 제1 절연층에 함침되고, 타면에 형성된 제2 회로층이 상기 제1 절연층 표면에 형성되며, 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 포함하는 내층 회로기판을 제공하는 단계, 상기 제1 회로층 및 상기 제2 회로층에 절연면이 대향하도록 일면에 동박이 형성된 제2 절연층을 동시에 적층하는 단계, 및 상기 제1 회로층과 상기 제2 회로층 각각에 연결된 제2 비아를 포함하여 제3 회로층을 형성하는 단계를 포함한다.The present invention relates to a method for manufacturing a printed circuit board, wherein a first circuit layer formed on one surface of a first insulating layer is impregnated in the first insulating layer, and a second circuit layer formed on the other surface is formed on the surface of the first insulating layer. And forming an inner circuit board including a first via connecting the first circuit layer and the second circuit layer, wherein the insulating surface is opposite to the first circuit layer and the second circuit layer. Simultaneously stacking a second insulating layer on which copper foil is formed, and forming a third circuit layer including a second via connected to each of the first circuit layer and the second circuit layer.

Description

인쇄회로기판의 제조방법{METHOD OF MANUFACTURING PRINTED CURCUIT BOARD}Manufacturing Method of Printed Circuit Board {METHOD OF MANUFACTURING PRINTED CURCUIT BOARD}

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. In general, a printed circuit board is wired on one or both sides of a board made of various thermosetting synthetic resins with copper foil, and then an IC or an electronic component is disposed and fixed on the board and coated with an insulator by implementing electrical wiring therebetween.

최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
In recent years, with the development of the electronics industry, the demand for high functionalization and light weight reduction of electronic components is rapidly increasing. Accordingly, printed circuit boards on which such electronic components are mounted also require high density wiring and thinning.

종래에는 코어층의 양면에 동박이 형성된 CCL에 관통홀을 형성하고, 도금방식에 의해 비아를 형성한 후 포토리소그래피 공정을 통해 회로층을 형성하는 방식에 의해 인쇄회로기판의 내층을 형성하고, 빌드업 공정을 통해 인쇄회로기판을 제조하였다.Conventionally, through holes are formed in CCL having copper foils formed on both surfaces of a core layer, vias are formed by a plating method, and an inner layer of a printed circuit board is formed by a method of forming a circuit layer through a photolithography process. The printed circuit board was manufactured through an up process.

종래의 제조방법은 코어층을 필수구성으로 하고 있기 때문에 인쇄회로기판의 고밀도 배선화 및 박판화에 역행하는 문제점이 있었다.In the conventional manufacturing method, since the core layer is an essential configuration, there is a problem in that the high density wiring and the thinning of the printed circuit board are opposed.

그리고, 빌드업 공정을 통해 양면 인쇄회로기판을 형성함에 있어서, 인쇄회로기판에 휨이 발생하는 문제점이 있었다.
In forming the double-sided printed circuit board through the build-up process, there is a problem that warpage occurs in the printed circuit board.

최근, 인쇄회로기판의 박판화에 대응하기 위해, 코어층이 사용되지 않아 인쇄회로기판 전체의 두께를 감소시킬 수 있고 이에 따라 신호처리시간을 단축시킬 수 있는 코어리스 기판이 주목받고 있다.In recent years, in order to cope with thinning of printed circuit boards, a coreless substrate that can reduce the thickness of the entire printed circuit board since the core layer is not used and thus shorten the signal processing time has attracted attention.

그러나, 코어리스 기판의 경우 양면 인쇄회로기판을 형성함에 있어서 휨 발생제어에 관한 해결책이 제시되고 있지 않은 상황이다.
However, in the case of the coreless substrate, there is no solution regarding the control of warpage occurrence in forming the double-sided printed circuit board.

본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로, 절연층의 양면에 회로층이 형성되되, 일면에 형성된 회로층은 절연층에 함침되게 형성된 내층 회로기판을 형성한 후, 일면에 동박이 형성된 절연층을 상기 내층 회로기판의 양면에 동시에 적층함으로써 인쇄회로기판의 휨 문제를 해결할 수 있는 인쇄회로기판의 제조방법을 제안한다.The present invention has been made to solve the above problems, the circuit layer is formed on both sides of the insulating layer, the circuit layer formed on one surface after forming the inner layer circuit board formed to be impregnated in the insulating layer, copper foil is formed on one surface A method of manufacturing a printed circuit board capable of solving the warpage problem of a printed circuit board by simultaneously stacking an insulating layer on both sides of the inner circuit board is proposed.

또한, 내층 회로기판을 형성할 때 캐리어를 사용함으로써 코어층을 생략하고 고밀도 배선화와 박판화를 달성할 수 있는 인쇄회로기판의 제조방법을 제안한다.
In addition, a method of manufacturing a printed circuit board capable of achieving high density wiring and thinning by eliminating the core layer by using a carrier when forming an inner circuit board is proposed.

본 발명은 인쇄회로기판의 제조방법에 관련되며, 제1 절연층의 일면에 형성된 제1 회로층이 상기 제1 절연층에 함침되고, 타면에 형성된 제2 회로층이 상기 제1 절연층 표면에 형성되며, 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 포함하는 내층 회로기판을 제공하는 단계, 상기 제1 회로층 및 상기 제2 회로층에 절연면이 대향하도록 일면에 동박이 형성된 제2 절연층을 동시에 적층하는 단계, 및 상기 제1 회로층과 상기 제2 회로층 각각에 연결된 제2 비아를 포함하여 제3 회로층을 형성하는 단계를 포함한다.The present invention relates to a method for manufacturing a printed circuit board, wherein a first circuit layer formed on one surface of a first insulating layer is impregnated in the first insulating layer, and a second circuit layer formed on the other surface is formed on the surface of the first insulating layer. And forming an inner circuit board including a first via connecting the first circuit layer and the second circuit layer, wherein the insulating surface is opposite to the first circuit layer and the second circuit layer. Simultaneously stacking a second insulating layer on which copper foil is formed, and forming a third circuit layer including a second via connected to each of the first circuit layer and the second circuit layer.

또한, 본 발명의 상기 내층 회로기판은, 양면에 이형층이 형성되고, 상기 이형층 상에 동박이 형성된 캐리어를 제공하는 단계, 상기 이형층 상에 제1 회로층을 형성하는 단계, 상기 제1 회로층에 절연면이 대향하도록 일면에 동박이 형성된 상기 제1 절연층을 적층하는 단계, 상기 제1 회로층과 연결된 제1 비아를 포함하여 상기 제2 회로층을 형성하는 단계, 및 상기 이형층과 상기 제1 회로층을 분리시키는 단계를 포함한다.In addition, the inner circuit board of the present invention, forming a release layer on both sides, providing a carrier with copper foil formed on the release layer, forming a first circuit layer on the release layer, the first Stacking the first insulating layer having copper foil on one surface thereof so that the insulating surface faces the circuit layer, forming the second circuit layer including a first via connected to the first circuit layer, and the release layer And separating the first circuit layer.

또한, 본 발명은 상기 제3 회로층을 커버하는 보호층을 형성하는 단계를 더 포함한다.In addition, the present invention further includes forming a protective layer covering the third circuit layer.

또한, 본 발명은 상기 보호층이 내열성 수지로 구성된 솔더레지스트층인 것을 특징으로 한다.
In addition, the present invention is characterized in that the protective layer is a solder resist layer composed of a heat resistant resin.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

본 발명은 빌드업 공정에 있어서, 일면에 동박이 형성된 절연층을 내층 회로기판 양면에 동시에 적층함으로써 인쇄회로기판의 제조 중에 발생하는 휨 문제를 해결할 수 있다.According to the present invention, in the build-up process, the insulation layer having copper foil formed on one surface thereof is simultaneously laminated on both sides of the inner circuit board, thereby solving the warpage problem occurring during the manufacture of the printed circuit board.

또한, 절연층의 양면에 배치된 내층 회로기판을 형성함에 있어서, 캐리어를 사용하기 때문에 인쇄회로기판의 고밀도 배선화와 박판화를 달성할 수 있다.
In addition, in forming the inner circuit boards arranged on both sides of the insulating layer, the carrier is used, thereby achieving high density wiring and thinning of the printed circuit board.

도 1 내지 도 5는 본 발명에 따른 인쇄회로기판의 제조방법을 간략하게 도시한 단면도이다.
도 6 내지 도 11은 도 1에 도시된 내층 회로기판을 형성하는 공정을 간략하게 도시한 단면도이다.1 to 5 are cross-sectional views briefly illustrating a method of manufacturing a printed circuit board according to the present invention.
6 to 11 are cross-sectional views briefly illustrating a process of forming the inner circuit board shown in FIG. 1.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명에 따른 인쇄회로기판의 제조방법을 간략하게 도시한 단면도이다. 이하, 이를 참조하여 본 발명에 따른 인쇄회로기판의 제조방법을 설명한다.1 to 5 are cross-sectional views briefly illustrating a method of manufacturing a printed circuit board according to the present invention. Hereinafter, a method of manufacturing a printed circuit board according to the present invention will be described with reference to this.

먼저, 도 1에 도시된 것과 같이, 양면에 회로층(120, 130)이 형성된 내층 회로기판(100)을 준비한다. 본 발명에 따른 내층 회로기판(100)은 일면에 형성된 제1 회로층(120)이 타면에 형성된 제2 회로층(130)과 달리 제1 절연층(110)에 함침된다.First, as shown in FIG. 1, an inner circuit board 100 having circuit layers 120 and 130 formed on both surfaces thereof is prepared. The inner circuit board 100 according to the present invention is impregnated in the first insulating layer 110 unlike the second circuit layer 130 formed on the other surface of the first circuit layer 120 formed on one surface thereof.

이러한 내층 회로기판(100)은 제1 회로층(120)이 제1 절연층(110)에 함침되기 때문에 인쇄회로기판을 제조하는 과정에서 회로층의 부식을 최소화하고, 물리적 작용으로부터 회로층(120)을 보호할 수 있는 장점이 있다.Since the inner circuit board 100 is impregnated with the first insulating layer 110, the corrosion of the circuit layer is minimized during the manufacturing of the printed circuit board, and the physical layer 120 is prevented from physical action. ) Has the advantage of protecting.

또한, 내층 회로기판은 도 1에 도시된 것과 같이 제1 회로층(120)과 제2 회로층(130)을 연결하는 제1 비아(140)를 포함한다.
In addition, the inner circuit board includes a first via 140 connecting the first circuit layer 120 and the second circuit layer 130 as shown in FIG. 1.

도 1에 도시된 내층 회로기판(100)은 다양한 방식을 통해 제조될 수 있으나, 본 발명은 도 6 내지 도 11에 도시된 것과 같이 캐리어(10)를 사용하여 형성되는 것을 특징으로 한다.The inner circuit board 100 shown in FIG. 1 may be manufactured through various methods, but the present invention is characterized by using the carrier 10 as shown in FIGS. 6 to 11.

본 발명과 같이 캐리어(10)를 사용하는 경우 코어층을 포함하지 않는 인쇄회로기판을 제조할 수 있어 고밀도 배선화와 박판화를 달성할 수 있고, 하나의 캐리어(10)에 2개의 내층 회로기판(100)을 형성할 수 생산성이 향상되는 장점이 있다.When the carrier 10 is used as in the present invention, a printed circuit board that does not include a core layer may be manufactured, thereby achieving high density wiring and thinning, and two inner circuit boards 100 in one carrier 10. There is an advantage that productivity can be improved.

캐리어(10)를 사용하여 내층 회로기판(100)을 형성하는 공정을 검토하면, 도 6에 도시된 것과 같이 양면에 이형층(12)이 형성되고, 상기 이형층(12) 상에 동박(14)이 형성된 캐리어(10)를 제공한다.When the process of forming the inner circuit board 100 using the carrier 10 is examined, a release layer 12 is formed on both surfaces as shown in FIG. 6, and the copper foil 14 is formed on the release layer 12. Provides a carrier (10) formed.

여기서 이형층(12)은 에폭시 기반 이형물질 또는 불소 수지로 이루어진 이형물질이 될 수 있으며, 이때 이형층(12)은 실리콘 코팅층(미도시)을 갖는 것일 수 있다. 또한, 이형층(12)은 일반적으로 사용되는 필름타입의 이형물질이 될 수 있다.Here, the release layer 12 may be a release material made of an epoxy-based release material or a fluorine resin, and the release layer 12 may have a silicon coating layer (not shown). In addition, the release layer 12 may be a film type release material that is generally used.

이때, 이형층(12)이 필름타입의 이형물질로 이루어진 경우에는 이형층(12)과 캐리어(10)의 접착력을 향상하기 위해 캐리어(10)에 대한 접착면에 표면처리를 수행하는 것이 바람직하다. 이때 표면처리는 Si 코팅 또는 플라즈마 처리가 될 수 있으며 이형층(30)의 접착면이 친수성을 띠도록 표면처리를 수행하는 것이 바람직하다. 예를 들면, 이형층(12)은 Si계의 이형제를 도포한 폴리에틸렌 테레프탈레이트 플라스틱 필름이 될 수 있다.In this case, when the release layer 12 is made of a film-type release material, it is preferable to perform a surface treatment on the adhesive surface to the carrier 10 in order to improve the adhesion between the release layer 12 and the carrier 10. . In this case, the surface treatment may be Si coating or plasma treatment, it is preferable to perform the surface treatment so that the adhesive surface of the release layer 30 is hydrophilic. For example, the release layer 12 may be a polyethylene terephthalate plastic film coated with a Si-based release agent.

그리고, 도 7에 도시된 것과 같이 동박(14)을 패터닝하여 제1 회로층(120)을 형성한다. 이때, 포토리소그래피 공정을 통해 수행할 수 있으며, 동박(14) 상에 도금층(미도시)을 더 형성하는 경우 동박(14)과 도금층으로 구성된 제1 회로층(120)을 형성할 수 있다.Then, as shown in FIG. 7, the copper foil 14 is patterned to form the first circuit layer 120. In this case, the photolithography process may be performed. When the plating layer (not shown) is further formed on the copper foil 14, the first circuit layer 120 including the copper foil 14 and the plating layer may be formed.

그 후, 도 8에 도시된 것과 같이 제1 회로층(120)에 절연면이 대향하도록 일면에 동박(112)이 형성된 제1 절연층(110)을 적층한다. "절연면"이란 일면에만 동박이 형성된 절연층에 있어서, 동박이 형성되지 않은 절연층의 타면을 지칭한다. 가열을 통해 제1 절연층(110)이 제1 회로층(120)과 결합되므로, 제1 회로층(120)은 제1 절연층(110)에 함침되도록 형성된다.Thereafter, as shown in FIG. 8, the first insulating layer 110 having the copper foil 112 formed on one surface thereof is laminated on the first circuit layer 120 so that the insulating surface faces the first circuit layer 120. "Insulation surface" refers to the other surface of the insulation layer in which the copper foil is not formed in the insulation layer in which copper foil was formed only in one surface. Since the first insulating layer 110 is coupled to the first circuit layer 120 through heating, the first circuit layer 120 is formed to be impregnated with the first insulating layer 110.

그리고, 도 9 및 도 10에 도시된 것과 같이 제1 회로층(120)과 연결된 제1 비아(140)를 포함하여 제2 회로층(130)을 형성한다. 이를 위해 먼저 제1 관통홀(114)을 형성한다. 제1 관통홀(114)은 기계적 드릴링 방식과 레이저 방식을 이용하여 형성한다. 특히, YAG 레이저와 엑시머레이저의 경우 동박을 제거할 수 있어 제조공정이 더욱 단순해진다. 그리고, 디버링(Deburring), 디스미어(Desmear) 공정이 더 수행될 수 있다.9 and 10, the second circuit layer 130 is formed by including the first via 140 connected to the first circuit layer 120. To this end, first through holes 114 are formed. The first through hole 114 is formed using a mechanical drilling method and a laser method. In particular, in the case of YAG laser and excimer laser, copper foil can be removed, thereby simplifying the manufacturing process. Deburring and desmear processes may be further performed.

제1 관통홀(114)이 형성되면, 제1 회로층(120)과 연결되는 제1 비아(140)를 제1 관통홀(114)에 형성한다. 도전성 페이스트를 충진하는 방식에 의하거나, 도금방식에 의해 제2 회로층(130)과 동시에 형성할 수 있다.When the first through hole 114 is formed, a first via 140 connected to the first circuit layer 120 is formed in the first through hole 114. The conductive paste may be filled at the same time or may be simultaneously formed with the second circuit layer 130 by plating.

제2 회로층(130)은 동박(112)을 포토리소그래피 공정을 통해 패터닝하여 형성되거나, 제1 관통홀(114)과 동박(112)에 도금층을 형성한 후 포토리소그래피 공정을 통해 비아(140)를 포함하는 제2 회로층(130)을 형성할 수 있다. 상술한 두 가지 방법은 일부 차이는 있으나 서브트랙티브법(Subtractive)을 이용한다.The second circuit layer 130 is formed by patterning the copper foil 112 through a photolithography process, or after forming a plating layer in the first through hole 114 and the copper foil 112, the via 140 is formed through a photolithography process. The second circuit layer 130 may be formed. The two methods described above use a subtractive method with some differences.

이러한 방식에 따라 제1 절연층(110)의 일면에 형성된 제1 회로층(120)이 제1 절연층(110)에 함침되고, 타면에 형성된 제2 회로층(130)이 제1 절연층(110) 표면에 형성되며, 제1 회로층(120)과 제2 회로층(130)을 연결하는 제1 비아(140)를 포함하는 내층 회로기판(100)이 캐리어(10) 상에 형성되면, 도 11에 도시된 것과 같이 이형층(12)과 제1 회로층(120)을 분리시킨다.In this manner, the first circuit layer 120 formed on one surface of the first insulating layer 110 is impregnated in the first insulating layer 110, and the second circuit layer 130 formed on the other surface is formed in the first insulating layer ( When the inner circuit board 100 is formed on the carrier 10 and is formed on the surface and includes a first via 140 connecting the first circuit layer 120 and the second circuit layer 130. As shown in FIG. 11, the release layer 12 and the first circuit layer 120 are separated.

이형층(12)과 제1 회로층(120)의 계면을 기준으로 내층 회로기판(100)과 이형층이 형성된 캐리어(10)를 분리하거나, 이형층(12)의 형상에 따라 라우팅 공정을 통해 내층 회로기판(100)의 외측을 절단함으로써 캐리어(10)로부터 내층 회로기판(100)을 분리할 수 있다. 이는 당업자가 용이하게 실시할 수 있는 사항으로 상세한 설명은 생략한다.The inner circuit board 100 and the carrier 10 on which the release layer is formed are separated based on the interface between the release layer 12 and the first circuit layer 120, or through a routing process according to the shape of the release layer 12. The inner circuit board 100 can be separated from the carrier 10 by cutting the outer side of the inner circuit board 100. This is a matter that can be easily implemented by those skilled in the art, detailed description thereof will be omitted.

이렇게, 캐리어(10)를 사용하면 하나의 캐리어(10)로부터 2개의 내층 회로기판(100)이 형성된다.
As such, when the carrier 10 is used, two inner circuit boards 100 are formed from one carrier 10.

다시, 도 2를 참조하여 본 발명에 따른 인쇄회로기판의 제조방법을 설명한다. 도 6 내지 도 11에 의한 방식에 의해 내층 회로기판(100)이 형성되면, 제1 회로층(120) 및 제2 회로층(130)에 절연면이 대향하도록 일면에 동박(202)이 형성된 제2 절연층(200)을 동시에 적층한다.Again, a method of manufacturing a printed circuit board according to the present invention will be described with reference to FIG. 2. 6 to 11, when the inner circuit board 100 is formed, the copper foil 202 is formed on one surface of the first circuit layer 120 and the second circuit layer 130 to face the insulating surface. 2 insulating layers 200 are laminated at the same time.

내층 회로기판(100)에 절연층(200)을 적층할 때, 내층 회로기판(100)과 절연층(200)의 열팽창계수(CTE) 차이로 휨이 발생할 수 있다. 본 발명은 휨의 발생을 최소화하기 위해 내층 회로기판(100)의 양면에 절연층(200)을 동시에 적층한다. 내층 회로기판(100)의 양면에서 반대방향으로 발생하는 휨은 서로 상쇄되어 휨 발생을 최소화할 수 있다.When the insulating layer 200 is stacked on the inner circuit board 100, warpage may occur due to a difference in the coefficient of thermal expansion (CTE) between the inner circuit board 100 and the insulating layer 200. The present invention simultaneously laminates the insulating layer 200 on both sides of the inner circuit board 100 in order to minimize the occurrence of warpage. Warpage occurring in opposite directions on both sides of the inner circuit board 100 may be canceled out to minimize the occurrence of warpage.

또한, 일면에 동박(202)이 형성된 절연층(200)을 적층하면 동박(202)이 시드층 역할을 수행하여 신뢰성이 향상된 회로층을 형성할 수 있는 장점이 있다.
In addition, when the insulating layer 200 having the copper foil 202 is formed on one surface thereof, the copper foil 202 may serve as a seed layer to form a circuit layer having improved reliability.

그 후, 도 3에 도시된 것과 같이 제1 회로층(120)과 제2 회로층(130) 각각에 연결된 제2 비아(310)를 포함하여 제3 회로층(300)을 형성한다.Thereafter, as illustrated in FIG. 3, the third circuit layer 300 is formed by including a second via 310 connected to each of the first circuit layer 120 and the second circuit layer 130.

이를 위해, 먼저 제2 관통홀(204)을 제2 절연층(200)에 형성한다. 제2 관통홀(204) 역시 기계적 드릴링 방식과 레이저 방식을 이용하여 형성한다. 특히, YAG 레이저와 엑시머레이저의 경우 동박을 제거할 수 있어 제조공정이 더욱 단순해진다. 그리고, 디버링(Deburring), 디스미어(Desmear) 공정이 더 수행될 수 있다.To this end, first, a second through hole 204 is formed in the second insulating layer 200. The second through hole 204 is also formed by using a mechanical drilling method and a laser method. In particular, in the case of YAG laser and excimer laser, copper foil can be removed, thereby simplifying the manufacturing process. Deburring and desmear processes may be further performed.

제2 관통홀(204)이 형성되면, 회로층(120, 130)과 연결되는 제2 비아(310)를 제2 관통홀(204)에 형성한다. 도전성 페이스트를 충진하는 방식에 의하거나, 도금방식에 의해 제3 회로층(300)과 동시에 형성할 수 있다.When the second through hole 204 is formed, a second via 310 connected to the circuit layers 120 and 130 is formed in the second through hole 204. The conductive paste may be filled with the method or may be simultaneously formed with the third circuit layer 300 by the plating method.

제3 회로층(300)은 동박(202)을 포토리소그래피 공정을 통해 패터닝하여 형성되거나, 제2 관통홀(204)과 동박(202)에 도금층을 형성한 후 포토리소그래피 공정을 통해 제2 비아(310)를 포함하는 제3 회로층(300)을 형성할 수 있다.The third circuit layer 300 may be formed by patterning the copper foil 202 through a photolithography process, or after forming a plating layer in the second through hole 204 and the copper foil 202, and then forming a second via (via a photolithography process). The third circuit layer 300 including the 310 may be formed.

상술한 공정을 통해 4층의 회로층을 갖는 인쇄회로기판에 제조된다. 이렇게 제조된 인쇄회로기판은 코어층을 포함하지 않아 고밀도 배선화와 박판화를 달성할 수 있다.
Through the above-described process, a printed circuit board having four circuit layers is manufactured. The printed circuit board manufactured as described above does not include a core layer, thereby achieving high density wiring and thinning.

한편, 상술한 빌드업 공정을 반복하여 6층, 8층 또는 그 이상의 회로층을 포함하는 인쇄회로기판을 형성할 수 있다.Meanwhile, the above-described build-up process may be repeated to form a printed circuit board including six, eight, or more circuit layers.

그리고, 도 4에 도시된 것과 같이 제3 회로층(300)을 커버하는 보호층(400)을 형성하는 단계를 더 포함할 수 있다. 외부에 노출된 최외층 회로층은 이물질이 접촉되거나 물리적 손상이 일어나 배선의 단락, 오접속의 문제가 발생할 수 있다. 특히, 전자소자를 실장하는 경우 솔더가 원하지 않는 영역에 접속하는 경우가 발생할 수 있다. 보호층(400)은 이러한 문제점을 해결하기 위해 최외층 회로층을 커버하도록 형성된다.In addition, as shown in FIG. 4, the method may further include forming a protective layer 400 covering the third circuit layer 300. The outermost circuit layer exposed to the outside may contact foreign matters or cause physical damage, which may cause short circuits and incorrect connections. In particular, when mounting an electronic device, solder may be connected to an undesired area. The protective layer 400 is formed to cover the outermost circuit layer to solve this problem.

보호층(400)은 솔더레지스트가 채용될 수 있는데, 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법 중 어느 하나에 의해 형성될 수 있다. 보호층(400)은 솔더가 용해되는 온도에 충분히 견디는 내열성 수지로 구성된다.The protective layer 400 may be a solder resist, and may be formed by any one of a screen printing method, a roller coating method, a curtain coating method, and a spray coating method. The protective layer 400 is made of a heat resistant resin that sufficiently withstands the temperature at which the solder is dissolved.

도 5에서 제3 회로층(300)은 최외층 회로층이며, 제3 회로층(300)에 전자소자와 연결되는 패드부(320)를 포함하는 경우 보호층(400)은 패드부(320)를 노출시키는 개구부를 포함하도록 형성된다.
In FIG. 5, the third circuit layer 300 is the outermost circuit layer, and when the third circuit layer 300 includes the pad part 320 connected to the electronic device, the protective layer 400 is the pad part 320. It is formed to include an opening that exposes.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. It is therefore intended that such variations and modifications fall within the scope of the appended claims.

10 : 캐리어 12 : 이형층
14 : 동박 100 : 내층 회로기판
110 : 제1 절연층 112 : 동박
114 : 제1 비아 120 : 제1 회로층
130 : 제2 회로층 140 : 제1 비아
200 : 제2 절연층 202 : 동박
204 : 제2 관통홀 300 : 제3 회로층
310 : 제2 비아 320 : 패드부
400 : 보호층10 carrier 12 release layer
14: copper foil 100: inner layer circuit board
110: first insulating layer 112: copper foil
114: first via 120: first circuit layer
130: second circuit layer 140: first via
200: second insulating layer 202: copper foil
204: second through hole 300: third circuit layer
310: second via 320: pad part
400: protective layer

Claims (4)

제1 절연층의 일면에 형성된 제1 회로층이 상기 제1 절연층에 함침되고, 타면에 형성된 제2 회로층이 상기 제1 절연층 표면에 형성되며, 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 비아를 포함하는 내층 회로기판을 제공하는 단계;
상기 제1 회로층 및 상기 제2 회로층에 절연면이 대향하도록 일면에 동박이 형성된 제2 절연층을 동시에 적층하는 단계; 및
상기 제1 회로층과 상기 제2 회로층 각각에 연결된 제2 비아를 포함하여 제3 회로층을 형성하는 단계;를 포함하고,
상기 내층 회로기판은, 양면에 이형층이 형성되고, 상기 이형층 상에 동박이 형성된 캐리어를 제공하는 단계, 상기 이형층 상에 제1 회로층을 형성하는 단계, 상기 제1 회로층에 절연면이 대향하도록 일면에 동박이 형성된 상기 제1 절연층을 적층하는 단계, 상기 제1 회로층과 연결된 제1 비아를 포함하여 상기 제2 회로층을 형성하는 단계 및 상기 이형층과 상기 제1 회로층을 분리시키는 단계를 포함하여 제조된 인쇄회로기판의 제조방법.
The first circuit layer formed on one surface of the first insulating layer is impregnated in the first insulating layer, the second circuit layer formed on the other surface is formed on the surface of the first insulating layer, the first circuit layer and the second circuit Providing an innerlayer circuit board comprising a first via connecting the layers;
Simultaneously stacking a second insulating layer having copper foil formed on one surface thereof so that an insulating surface faces the first circuit layer and the second circuit layer; And
And forming a third circuit layer including a second via connected to each of the first circuit layer and the second circuit layer,
The inner circuit board may include providing a carrier having a release layer formed on both surfaces thereof, and forming a copper foil on the release layer, forming a first circuit layer on the release layer, and an insulating surface on the first circuit layer. Stacking the first insulating layer having copper foil on one surface thereof so as to face each other, forming the second circuit layer including a first via connected to the first circuit layer, and the release layer and the first circuit layer. Method of manufacturing a printed circuit board comprising the step of separating.
삭제delete 청구항 1에 있어서,
상기 제3 회로층을 커버하는 보호층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
And forming a protective layer covering the third circuit layer.
청구항 3에 있어서,
상기 보호층은 내열성 수지로 구성된 솔더레지스트층인 것을 특징으로 하는 인쇄회로기판의 제조방법.
The method according to claim 3,
The protective layer is a manufacturing method of a printed circuit board, characterized in that the solder resist layer composed of a heat resistant resin.
KR1020100099328A 2010-10-12 2010-10-12 Method of manufacturing printed curcuit board KR101156924B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099328A KR101156924B1 (en) 2010-10-12 2010-10-12 Method of manufacturing printed curcuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099328A KR101156924B1 (en) 2010-10-12 2010-10-12 Method of manufacturing printed curcuit board

Publications (2)

Publication Number Publication Date
KR20120037705A KR20120037705A (en) 2012-04-20
KR101156924B1 true KR101156924B1 (en) 2012-06-21

Family

ID=46138747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099328A KR101156924B1 (en) 2010-10-12 2010-10-12 Method of manufacturing printed curcuit board

Country Status (1)

Country Link
KR (1) KR101156924B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070034766A (en) * 2005-09-26 2007-03-29 삼성전기주식회사 Full Layer Inner Via Printed Circuit Board Using Peel Plating and Its Manufacturing Method
KR20070049197A (en) * 2004-08-11 2007-05-10 미쓰이 긴조꾸 고교 가부시키가이샤 Method for producing dielectric layer-constituting material, dielectric layer-constituting material produced by such method, method for manufacturing capacitor circuit-forming member using such dielectric layer-constituting material, capacitor circuit-forming member obtained by such method, and multilayer printed wiring board
KR20090032836A (en) * 2007-09-28 2009-04-01 삼성전기주식회사 Manufacturing method of substrate
JP2010067887A (en) 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049197A (en) * 2004-08-11 2007-05-10 미쓰이 긴조꾸 고교 가부시키가이샤 Method for producing dielectric layer-constituting material, dielectric layer-constituting material produced by such method, method for manufacturing capacitor circuit-forming member using such dielectric layer-constituting material, capacitor circuit-forming member obtained by such method, and multilayer printed wiring board
KR20070034766A (en) * 2005-09-26 2007-03-29 삼성전기주식회사 Full Layer Inner Via Printed Circuit Board Using Peel Plating and Its Manufacturing Method
KR20090032836A (en) * 2007-09-28 2009-04-01 삼성전기주식회사 Manufacturing method of substrate
JP2010067887A (en) 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd Wiring board and manufacturing method of the same

Also Published As

Publication number Publication date
KR20120037705A (en) 2012-04-20

Similar Documents

Publication Publication Date Title
KR100674319B1 (en) Manufacturing method of printed circuit board having thin core layer
JP6293998B2 (en) Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP2009295949A (en) Printed circuit board with electronic component embedded therein and manufacturing method therefor
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
TWI414224B (en) Method for manufacturing double-sided circuit board
CN106550554B (en) Protective structure for manufacturing a component carrier with a dummy core and two sheets of different materials thereon
KR20160099934A (en) Rigid-flexible printed circuit board and method for manufacturing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP5607604B2 (en) Carrier material
KR20140108164A (en) Wiring substrate and method of manufacturing the same
KR101044105B1 (en) A method of manufacturing printed circuit board
KR101055462B1 (en) Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same
KR100536315B1 (en) Semiconductor packaging substrate and manufacturing method thereof
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR101156924B1 (en) Method of manufacturing printed curcuit board
KR101222828B1 (en) Method of manufacturing coreless substrate
KR100651422B1 (en) Method for fabricating the multi layer using Layup Process
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR101055455B1 (en) Carrier member for substrate manufacturing and method for manufacturing substrate using same
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
TWI635790B (en) Manufacturing method of wiring substrate
KR101156776B1 (en) A method of manufacturing a printed circuit board
KR101262584B1 (en) The printed circuit board and the method for manufacturing the same
KR101109234B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8