KR20030003302A - 더미 셀을 이용한 데이터 센싱 회로 - Google Patents

Abstract

본 발명은 메모리 셀 형성시에 같이 형성하는 더미 셀(dummy cell)을 임의의 메모리 셀 선택시 같이 선택되도록 하여 비트라인 쌍의 커패시턴스 차이를 제거할 수 있도록한 더미 셀을 이용한 데이터 센싱 회로에 관한 것으로,데이터 센싱을 위한 어드레스 신호와 프리차지 명령에 위해 워드 라인을 선택하는 더미 워드 라인 선택 회로; 일방향으로 지나는 임의의 워드 라인과 상기 워드 라인과 동일 방향으로 구성되는 제 1,2 더미 워드 라인;상기 워드 라인에 수직한 방향으로 구성되는 비트 라인,/비트 라인을 포함하고 구성되어,상기 더미 워드 라인선택 회로에 의해 비트 라인에 연결된 셀이 선택될 때 제 1 더미 워드라인을 선택하고, /비트 라인에 연결된 셀이 선택될 때 제 2 더미 워드라인을 선택하는 것이 특징이다.

Description

더미 셀을 이용한 데이터 센싱 회로{DATA SENSING CIRCUIT BY DUMMY CELL}

본 발명은 반도체 메모리의 데이터 센싱에 관한 것으로, 특히 메모리 셀 형성시에 같이 형성하는 더미 셀(dummy cell)을 임의의 메모리 셀 선택시 같이 선택되도록 하여 비트라인 쌍의 커패시턴스 차이를 제거할 수 있도록한 더미 셀을 이용한 데이터 센싱 회로에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래 기술의 반도체 메모리 장치의 데이터 센싱 장치에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 데이터 센싱 회로의 구성도이고,도 2a는 정상적인 비트 라인 전압 레벨의 증폭 과정을 나타낸 파형도이다.

그리고 도 2b는 비트라인쌍의 커패시턴스(A)의 차이에 의해 발생하는 센싱 오류 파형도이다.

센스앰프 구동회로에 인가되는 센스앰프 인에이블신호와 등화 신호가 저전위, 반전 센스앰프 인에이블신호가 고전위로 인가되면, 센스 앰프의 피모스 트랜지스터(PM1,PM2)의 소스에는 전원 전압(VDD)이 인가되고, 엔모스 트랜지스터(NM1,NM2)의 소오스에는 접지 전압(VSS)이 인가되며, 상기 메모리 셀(CELL)의 출력데이터가 고전위라면, 엔모스 트랜지스터(NM2)가 도통되어, 엔모스 트랜지스터를 통해 인가받은 접지 전압(VSS)을 반전 비트 라인(BLB)에 인가함과 아울러 피모스 트랜지스터(PM1)를 도통시켜 비트 라인(BL)에 피모스 트랜지스터를 통해 인가된 전원전압(VDD)을 인가한다.

즉, 센스앰프는 비트 라인(BL)을 통해 출력되는 메모리 셀(CELL)의 미약한데이터를 전원전압(VDD)의 값으로 증폭하여 출력하게 된다.

이와 같이 데이터가 출력된 후, 반도체 메모리가 동작되지 않는 경우에 등화신호(SAEQ)가 고전위로 인가되어, 센스 앰프의 피모스 트랜지스터(PM1),(PM2)와 엔모스 트랜지스터(NM1),(NM2)의 소스에 프리차지 전압(VBLP)을 인가하여 센스앰프를 초기화시킨다.

DRAM의 셀에서 센스 앰프를 이용한 센싱 동작은 도 1의 비트 라인 쌍(11)의 전위차를 이용하여 도 2와 같이 증폭시키는 것이다.

따라서 비트 라인 쌍(11)은 저항 및 커패시턴스 차이가 적어야 한다.

그런데 여기서 문제가 되는 것은 임의의 셀의 데이터를 읽을 때 한 쪽 비트라인에 연결된 셀 때문에 기본적으로 셀 커패시턴스 만큼의 커패시턴스 차이가 발생한다.

보통 비트 라인의 커패시턴스가 200fF 정도인데 셀 커패시턴스가 30fF 이므로 비트라인 쌍의 커패시턴스 차이는 15%정도가 발생하게 된다.

셀의 1 데이터를 읽을 때는 별 문제가 발생하지 않는데 0 데이터를 읽을 경우 비트라인 쌍의 커패시턴스 차이에 의해 도 3과 같이 센싱 오류가 발생하게 된다.

그러나 이와 같은 종래 기술의 반도체 장치의 데이터 센싱 회로는 다음과 같은 문제가 있다.

셀의 0 데이터를 읽을 경우 비트라인 쌍의 커패시턴스 차이에 의해 센싱 오류가 발생하게 된다.

본 발명은 이와 같은 종래 기술의 데이터 센싱 회로의 문제를 해결하기 위한 것으로,메모리 셀 형성시에 같이 형성하는 더미 셀(dummy cell)을 임의의 메모리 셀 선택시 같이 선택되도록 하여 비트라인 쌍의 커패시턴스 차이를 제거할 수 있도록한 더미 셀을 이용한 데이터 센싱 회로를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 데이터 센싱 회로의 구성도

도 2a는 정상적인 비트 라인 전압 레벨의 증폭 과정을 나타낸 파형도

도 2b는 비트 라인 쌍의 커패시턴스의 차이에 의해 발생하는 센싱 오류 파형도

도 3은 본 발명에 따른 더미 셀을 이용한 데이터 센싱 회로의 구성도

-도면의 주요 부분에 대한 부호의 설명-

41. 센스 앰프 42. 더미 워드라인 선택 회로

43. 워드 라인 44a. 비트 라인

44b. /비트 라인 45. 제 1 더미 워드 라인

46. 제 2 더미 워드 라인

이와 같은 목적을 달성하기 위한 본 발명에 따른 더미 셀을 이용한 데이터 센싱 회로는 데이터 센싱을 위한 어드레스 신호와 프리차지 명령에 위해 워드 라인을 선택하는 더미 워드 라인 선택 회로;일방향으로 지나는 임의의 워드 라인과 상기 워드 라인과 동일 방향으로 구성되는 제 1,2 더미 워드 라인;상기 워드 라인에 수직한 방향으로 구성되는 비트 라인,/비트 라인을 포함하고 구성되어,상기 더미 워드 라인선택 회로에 의해 비트 라인에 연결된 셀이 선택될 때 제 1 더미 워드라인을 선택하고, /비트 라인에 연결된 셀이 선택될 때 제 2 더미 워드라인을 선택하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 따른 더미 셀을 이용한 데이터 센싱 회로에 관하여 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 더미 셀을 이용한 데이터 센싱 회로의 구성도이다.

본 발명은 메모리 셀 형성시에 같이 만들어 주는 더미 셀(dummy cell)을 임의의 메모리 셀 선택시 같이 선택되도록 하여 비트라인 쌍의 커패시턴스 차이를 제거하여 센싱 특성을 향상시킨 것이다.

데이터 센싱을 위한 어드레스 신호와 프리차지 명령이 입력되어 복수개의 워드 라인중에서 어느 하나를 선택하는 더미 워드 라인 선택 회로(42)와, 일방향으로 지나는 임의의 워드 라인(43)과 상기 워드 라인(43)과 동일 방향으로 구성되는 제 1,2 더미 워드 라인(45)(46)과, 상기 워드 라인(43)에 수직한 방향으로 구성되는 비트 라인(44a),/비트 라인(44b)로 구성된다.

DRAM에서 데이터를 저장하는 공간인 셀을 만들 때 셀이 모여있는 블록(Block)의 가장자리에 실제 동작하지 않는 더미 셀을 형성한다.

본 발명은 임의의 워드 라인(43) 선택시 더미 워드 라인(45)을 동시에 선택하여 비트라인 쌍(44a)(44b)의 커패시턴스 차이가 발생하는 것을 억제한 것이다.

즉, 더미 워드 라인선택 회로(42)에 의해 비트 라인(44a)에 연결된 셀이 선택될 때 제 1 더미 워드라인(45)를 선택하고, /비트 라인(44b)에 연결된 셀이 선택될때 제 2 더미 워드라인(46)을 선택하고 프리차지 명령어가 들어오면 제 1,2 더미 워드라인(45)(46)을 모두 선택한다.

이와 같은 본 발명은 임의의 셀의 데이터를 읽을 때 한 쪽 비트 라인에 연결된 셀 때문에 기본적으로 셀 커패시턴스 만큼의 커패시턴스 차이가 발생하는 문제를 해결하여 0 데이터를 읽을 경우에도 비트라인 쌍의 커패시턴스 차이가 발생하는 것을 억제한다.

이와 같은 본 발명에 따른 더미 셀을 이용한 데이터 센싱 회로는 다음과 같은 효과가 있다.

더미 셀(dummy cell)을 임의의 메모리 셀 선택시 같이 선택되도록 하여 비트라인 쌍의 커패시턴스 차이를 제거하여 센싱 특성을 향상시킨 것이다.

이는 소자의 신뢰성을 높이는 효과를 갖는다.

Claims (2)

1. 데이터 센싱을 위한 어드레스 신호와 프리차지 명령에 위해 워드 라인을 선택하는 더미 워드 라인 선택 회로;

   일방향으로 지나는 임의의 워드 라인과 상기 워드 라인과 동일 방향으로 구성되는 제 1,2 더미 워드 라인;

   상기 워드 라인에 수직한 방향으로 구성되는 비트 라인,/비트 라인을 포함하고 구성되어,

   상기 더미 워드 라인선택 회로에 의해 비트 라인에 연결된 셀이 선택될 때 제 1 더미 워드라인을 선택하고, /비트 라인에 연결된 셀이 선택될 때 제 2 더미 워드라인을 선택하는 것을 특징으로 하는 더미 셀을 이용한 데이터 센싱 회로.
2. 제 1 항에 있어서, 더미 워드 라인 선택 회로는 프리차지 명령어가 들어오면 제 1,2 더미 워드 라인을 모두 선택하는 것을 특징으로 하는 더미 셀을 이용한 데이터 센싱 회로.