KR20030002447A - 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로 - Google Patents

디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로 Download PDF

Info

Publication number
KR20030002447A
KR20030002447A KR1020010038046A KR20010038046A KR20030002447A KR 20030002447 A KR20030002447 A KR 20030002447A KR 1020010038046 A KR1020010038046 A KR 1020010038046A KR 20010038046 A KR20010038046 A KR 20010038046A KR 20030002447 A KR20030002447 A KR 20030002447A
Authority
KR
South Korea
Prior art keywords
unit
digital
analog
current
circuit
Prior art date
Application number
KR1020010038046A
Other languages
English (en)
Other versions
KR100735629B1 (ko
Inventor
김영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038046A priority Critical patent/KR100735629B1/ko
Publication of KR20030002447A publication Critical patent/KR20030002447A/ko
Application granted granted Critical
Publication of KR100735629B1 publication Critical patent/KR100735629B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로에 관한 것으로, 특히, 디지털 회로의 전원단과 아날로그 회로의 전원단이 분리된 디지털/아날로그 혼합 모드 IC에서, 아날로그/디지털 회로부의 입력단 소자의 정전기 손상을 보호하기 위하여 디지털 회로와 아날로그 회로의 인터페이스에 보호회로를 구성하여 ESD에 의한 스트레스를 보호하도록 하는 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로에 관한 것이다.

Description

디지털/아날로그 혼합 모드 ＩＣ의 정전기 방전 보호 회로{Electrostatic discharge protection circuit of digital/analog mixed mode integrated circuit}
본 발명은 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로(ESD protection circuit)에 관한 것으로, 특히 전원과 접지가 분리된 디지털 회로와 아날로그 회로의 인터페이스에 정전기 방전 보호 회로를 구비하여 ESD스트레스를 보호하기 위한 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로에 관한 것이다.
일반적으로, 정전기는 반도체 장치의 내부회로를 파괴하는 주요원인 중의 하나로, 패키지된 반도체 장치의 데이터 입출력 패드를 통해 유입되는 정전기는 반도체 장치내의 다이오드 또는 트랜지스터에 인가되어 이들 소자의 기능을 파괴시키게 된다.
즉, 다이오드 P-N접합 사이에 인가되어 접합 스파이크를 발생시키거나, 트랜지스터의 게이트 절연막을 파괴시켜 게이트와 드레인 및 소오스를 단락시킴으로써 소자의 신뢰성에 큰 영향을 미치게 된다.
최근들어, 반도체 장치가 초고집적화 됨에 따라 반도체 소자의 두께는 점점 더 얇아지고 있는 실정이며, 이로 인하여 정전기 방전(Electrostatic discharge;ESD)시 정전기에 의한 영향을 더욱더 심하게 받고 있다.
이러한 문제점을 해결하기 위하여, 정전기 방전시 주입된 전하가 소자의 내부회로를 거쳐 빠져나가기 전에 입력단에 주입된 전하를 곧바로 파워라인(Vcc,Vss) 쪽으로 방전시키는 정전기 방전 보호 회로를 삽입하게 된다.
도 1은 이러한 종래의 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로에 관한 회로도이다.
도 1을 보면, 종래의 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로는, 외부로부터 입력신호가 입력되는 입력패드(1)와, 입력패드(1)로부터 인가되는 입력신호에 의해 디지털 동작을 제어하는 디지털 회로부(2)와, 디지털 회로부(2)의 출력을 인버팅하는 인버터부(3)와, 전원단에 연결되어 디지털 회로부(2)로부터 아날로그 회로부(7)로 인가되는 전류의 경로를 패스시키는 전류제어부(4)와, 접지단에 연결되어 디지털 회로부(2)로부터 아날로그 회로부(7)로 인가되는 전류의 경로를 패스시키는 전류 제어부(5)와, 디지털 회로부(3)로부터 인가되는 신호를 인버팅하여 아날로그 회로부(7)로 출력하는 인버터(6)와, 인버터(6)로부터 인가되는 신호에 따라 아날로그 동작을 제어하는 아날로그 회로부(7)로 구성된다.
여기서, 인버터부(3)는 전원단과 접지단에 직렬 연결되어 공통 게이트 단자를 통해 디지털 회로부(2)로부터 인가되는 신호를 입력받는 PMOS트랜지스터 P1과 NMOS트랜지스터 N1로 구성된다.
그리고, 전류 제어부(4,5)는 각각 전원단 및 접지단에 연결되어 디지털 회로부(2)로부터 아날로그 회로부(7)로 인가되는 전류의 경로를 형성하는 복수개의 다이오드 D1~D5 및 D6~D8로 구성된다.
또한, 인버터부(6)는 전원단과 접지단에 직렬 연결되어 공통 게이트 단자를 통해 인버터부(3)로부터 인가되는 신호를 입력받는 PMOS트랜지스터 P2와 NMOS트랜지스터 N2로 구성된다.
이러한 구성을 갖는 종래의 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로는, 디지털 회로부와 아날로그 회로부가 공용되는 디지털/아날로그 혼합 모드 IC로서 디지털 회로부의 전원 VDD1과 아날로그 회로의 전원 VDD2는 서로 분리되어 있다.
따라서, 디지털 회로부로부터 아날로그 회로부로 인가되는 전류의 경로를 형성하기 위하여 인터페이스부의 해당 전원단과 접지단에 각각 전류 제어부(4,5)를연결함으로써 ESD 전류의 경로를 만들어준다.
이러한 구조에서 ESD 보호회로는 ESD 스트레스 전류의 경로를 회로의 손상없이 얼마나 잘 열어주느냐에 달려있다.
그런데, 종래의 회로에서 입력패드로부터 인가되는 IESD 전류는 비록 전류 제어부(4,5)에 구비된 다이오드 D1~D8에 의해 VDD2라인으로 빠져나갈 수 있으나, IESD 전류는 아날로그 회로의 첫번째 입력단에 구비된 소자의 게이트 옥사이드(도 1에서는 인버터)에 손상을 주어 이 소자를 파괴할 수 있는 문제점이 있다.
이와 같은 문제점을 해결하기 위한 본 발명은, 아날로그/디지털 회로의 첫 인터페이스단에 흐르는 IESD전류를 전원단과 접지단으로 빠지게 하여 아날로그/디지털 회로의 첫 입력단에 구비된 소자의 파괴를 막고 ESD스트레스를 최소화하는데 그 목적이 있다.
도 1은 종래의 혼합 모드 IC의 정전기 방전 보호 회로에 관한 회로도.
도 2는 본 발명에 따른 혼합 모드 IC의 정전기 방전 보호 회로에 관한 회로도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 입력패드 20 : 디지털 회로부
30,70 : 인버터부 40,50 : 전류 제어부
60 : 보호회로부 80 : 아날로그 회로부
상술된 목적을 달성하기 위한 본 발명의 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로는, 입력패드로부터 인가되는 입력신호에 의해 디지털 동작을 제어하는 디지털 회로부와, 디지털 회로부로부터 인가되는 신호를 인버팅하여 출력하는 제 1인버터부와, 제 1인버터부의 출력을 인버팅하여 출력하는 제 2인버터부와, 제 2인버터부로부터 인가되는 출력신호에 의해 아날로그 동작을 제어하는 아날로그 회로부와, 디지털 회로부로부터 아날로그 회로부로의 전류 경로를 형성하기 위한 전류 제어수단 및 전류 제어수단의 출력단 및 제 2인버터부 사이에 구성되어입력패드로부터 인가되는 정전기 전류를 전원단과 접지단으로 방전시키는 보호회로부로 구성됨을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
본 발명은 ESD 스트레스에 의해 디지털 신호와 아날로그 회로 사이의 인터페이스 부분이 취약해지는 것을 방지하기 위하여 아날로그 회로부의 입력단에 ESD보호회로를 사용하여 ESD시의 전류 경로를 열어 줌으로써 신뢰성을 향상시킨다.
도 2는 본 발명에 따른 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로를 나타낸다.
도 2를 보면, 본 발명은 외부로부터 입력신호가 입력되는 입력패드(10)와, 입력패드(10)로부터 인가되는 입력신호에 의해 디지털 동작을 제어하는 디지털 회로부(20)와, 디지털 회로부(20)의 출력을 인버팅하는 인버터부(30)와, 전원단에 연결되어 디지털 회로부(20)로부터 아날로그 회로부(80)로 인가되는 전류의 경로를 패스시키는 전류 제어부(40)와, 접지단에 연결되어 디지털 회로부(20)로부터 아날로그 회로부(80)로 인가되는 전류의 경로를 패스시키는 전류제어부(50)와, 디지털 회로부(20)로부터 인가되는 신호를 인버팅하여 아날로그 회로부(80)로 출력하는 인버터부(70)와, 인버터부(70)로부터 인가되는 신호에 따라 아날로그 동작을 제어하는 아날로그 회로부(80)와, 전류 제어부(40,50)의 출력단과 인버터부(70) 사이에 연결되어 인버터부(30)로부터 인가되는 IESD전류를 전원단 또는 접지단으로 흐르도록 제어하는 보호회로부(60)로 구성된다.
여기서, 인버터부(30)는 전원단과 접지단에 직렬 연결되어 공통 게이트 단자를 통해 디지털 회로부(20)로부터 인가되는 신호를 입력받는 PMOS트랜지스터 P3과 NMOS트랜지스터 N3으로 구성된다.
그리고, 전류 제어부(40,50)는 각각 전원단 및 접지단에 연결되어 디지털 회로부(20)로부터 아날로그 회로부(80)로 인가되는 전류의 경로를 열어주는 복수개의 다이오드 D9~D13 및 D14~D16으로 구성된다.
또한, 인버터부(70)는 전원단과 접지단에 직렬 연결되어 공통 게이트 단자를 통해 인버터부(30)로부터 인가되는 신호를 입력받는 PMOS트랜지스터 P4와 NMOS트랜지스터 N4로 구성된다.
전원단 VDD1에 ESD스트레스가 가해지는 경우 상술된 보호회로부(60)는 인버터부(30)의 출력단과 접지단 사이에 다이오드 D19,D20를 구비하여 전류의 양이 크지 않은 IESD전류가 인가되는 초기에는 인버터부(30)로부터 인가되는 IESD전류를 접지단으로 흘려준다.
그리고, 다이오드 D21는 전원단 VDD1과 인버터부(30)의 출력단 사이에 구비되어 인버터부(30)로부터 인가되는 IESD전류를 전원단으로 흘려준다.
또한, IESD전류가 서서히 증가하게 되면 다이오드 D17,D18 및 다이오드 D22는 각각 역방향 상태의 모드로 동작하여 VDD2 및 접지단으로부터 인가되는 전류의 경로를 형성하여 IESD전류를 전원단 및 접지단으로 흘려준다.
여기서, 다이오드 D17,D18은 노멀 로직의 동작 상태에서는 오프되어 있고, 아날로그 회로부(80)의 전원 VDD2에 의해 그 갯수가 설정될 수 있는데, 전원단VDD1에 포지티브(Positive) ESD 스트레스가 인가되는 초기에 동작하게 된다.
예를들어, 아날로그 회로부(80)의 전원 VDD2가 5V일 경우 다이오드의 턴온 전압이 0.7V라고 가정하면, 턴온 전압이 아날로그 회로부(80)의 전원 5V를 넘어야 하므로 약 8개의 다이오드로 구성될 수 있다.
그리고, 다이오드 D21,D22는 클램프 다이오드(Clamp diode)로서, IESD전류가 서서히 증가하다가 어느 일정 상태 이상으로 증가할 경우 역방향 모드로서 동작하며 IESD전류를 전원단 VDD2 및 접지단으로 흘려주게 된다.
즉, IESD 전류의 양이 크지 않은 ESD초기에서는 다이오드부 D19,D20 및 다이오드 D21이 동작하여 포워드 바이어스 상태에서 전류를 흘려준다.
그리고, IESD전류가 서서히 증가하면 다이오드 D17,D18 및 D22가 동작하여 전류를 흘려주게 된다.
따라서, 인버터부(70)의 게이트 단으로 인가되는 IESD전류를 보호 회로부(60)를 통하여 방전시킴으로써 인버터부(70) 소자 파괴를 방지할 수 있게 된다.
한편, 전원단 VDD1에 네거티브(Negative) ESD스트레스가 가해지는 경우는 각 다이오드들이 상술된 바와 같이 서로 스위치된다.
즉, 동작 초기에는 D17,D18,D22를 통해 각각 전원부 혹은 접지부로의 전류 경로를 만들어주며, ESD스트레스 전압이 증가함에 따라 D19,D20,D21이 역방향 모드를 통하여 인버터부(30)를 통하여 들어오는 ESD전류의 경로를 각각 전원단과 접지단으로 연결시킨다.
이상에서 설명한 바와 같이, 본 발명은 비록 아날로그 회로부가 디지털 회로부의 입력부분이라고 가정하여 설명하였지만, 반대의 경우 즉, 아날로그 회로의 출력과 디지털 회로의 입력의 인터페이스를 가진 장치에도 적용이 가능하다.
상기에서 설명한 바와 같이, 본 발명은 디지털 회로와 아날로그 회로의 인터페이스에서 발생하는 ESD 스트레스의 손상을 보호회로를 통해 감소시킬 수 있는 효과를 제공한다.

Claims (4)

  1. 입력패드로부터 인가되는 입력신호에 의해 디지털 동작을 제어하는 디지털 회로부;
    상기 디지털 회로부로부터 인가되는 신호를 인버팅하여 출력하는 제 1인버터부;
    상기 제 1인버터부의 출력을 인버팅하여 출력하는 제 2인버터부;
    상기 제 2인버터부로부터 인가되는 출력신호에 의해 아날로그 동작을 제어하는 아날로그 회로부;
    상기 디지털 회로부로부터 아날로그 회로부로의 전류 경로를 형성하기 위한 전류 제어수단; 및
    상기 전류 제어수단의 출력단 및 상기 제 2인버터부 사이에 구성되어 상기 입력패드로부터 인가되는 정전기 전류를 전원단과 접지단으로 방전시키는 보호회로부로 구성됨을 특징으로 하는 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로.
  2. 제 1 항에 있어서, 상기 보호회로부는
    상기 정전기 전류의 초기 인가시 이를 전원단 및 접지단으로 방전시키기 위한 제 1다이오드부; 및
    상기 정전기 전류가 일정 전류 이상이 될 경우 턴온되어 정전기 전류를 전원단 및 접지단으로 방전시키기 위한 제 2다이오드부로 구성됨을 특징으로 하는 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로.
  3. 제 2 항에 있어서, 상기 제 1다이오드부는
    상기 제 1인버터부의 출력단과 접지단 사이에 연결되어 상기 정전기 전류를 접지단으로 방전시키기 위한 복수개의 다이오드; 및
    상기 전원단과 제 1인버터부의 출력단 사이에 연결되어 상기 정전기 전류를 전원단으로 방전시키기 위한 클램프 다이오드로 구성됨을 특징으로 하는 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로.
  4. 제 2항에 있어서, 상기 제 2다이오드부는
    상기 제 1인버터부의 출력단과 접지단 사이에 연결되어 상기 정전기 전류를 접지단으로 방전시키기 위한 클램프 다이오드; 및
    상기 전원단과 제 1인버터부의 출력단 사이에 연결되어 상기 정전기 전류를 전원단으로 방전시키기 위한 복수개의 다이오드로 구성됨을 특징으로 하는 디지털/아날로그 혼합 모드 IC의 정전기 방전 보호 회로.
KR1020010038046A 2001-06-29 2001-06-29 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로 KR100735629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038046A KR100735629B1 (ko) 2001-06-29 2001-06-29 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038046A KR100735629B1 (ko) 2001-06-29 2001-06-29 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로

Publications (2)

Publication Number Publication Date
KR20030002447A true KR20030002447A (ko) 2003-01-09
KR100735629B1 KR100735629B1 (ko) 2007-07-04

Family

ID=27712175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038046A KR100735629B1 (ko) 2001-06-29 2001-06-29 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로

Country Status (1)

Country Link
KR (1) KR100735629B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081394B2 (en) 2004-03-17 2006-07-25 Magnachip Semiconductor, Ltd. Device for electrostatic discharge protection and method of manufacturing the same
KR100608437B1 (ko) * 2004-12-30 2006-08-02 동부일렉트로닉스 주식회사 다이오드를 이용한 정전 방전 보호회로
KR101010257B1 (ko) * 2008-05-16 2011-01-21 동양산전 주식회사 접지저항값의 조절이 가능한 접지부재
US11114850B2 (en) 2018-12-21 2021-09-07 Silicon Works Co., Ltd. Electrostatic discharge protection circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200168496Y1 (ko) * 1997-06-19 2000-02-01 윤종용 다이오드를 이용한 정전기방지 장치
KR20000004447U (ko) * 1998-08-07 2000-03-06 김영환 혼합 집적 회로의 정전기 방지 회로
KR20000015065A (ko) * 1998-08-27 2000-03-15 윤종용 집적 회로의 전력단 보호 회로
JP2000332200A (ja) * 1999-05-21 2000-11-30 Sanyo Electric Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081394B2 (en) 2004-03-17 2006-07-25 Magnachip Semiconductor, Ltd. Device for electrostatic discharge protection and method of manufacturing the same
KR100608437B1 (ko) * 2004-12-30 2006-08-02 동부일렉트로닉스 주식회사 다이오드를 이용한 정전 방전 보호회로
KR101010257B1 (ko) * 2008-05-16 2011-01-21 동양산전 주식회사 접지저항값의 조절이 가능한 접지부재
US11114850B2 (en) 2018-12-21 2021-09-07 Silicon Works Co., Ltd. Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
KR100735629B1 (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US7420789B2 (en) ESD protection system for multi-power domain circuitry
US5956219A (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
JP3258866B2 (ja) 集積回路
EP0740344B1 (en) Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
US6867957B1 (en) Stacked-NMOS-triggered SCR device for ESD-protection
US6008970A (en) Power supply clamp circuitry for electrostatic discharge (ESD) protection
EP1200887B1 (en) System and method for independent power sequencing of integrated circuits
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
US20080080107A1 (en) ESD protection for integrated circuits with multiple power domains
KR100349199B1 (ko) 보호전기회로수단및그에대한전력공급방법
EP0525939A2 (en) Methods for protecting outputs of low-voltage circuits from high programming voltages
US5793588A (en) Electrostatic discharge protection circuit
US5095228A (en) Circuits for preventing breakdown of low-voltage device inputs during high voltage antifuse programming
US6618230B2 (en) Electrostatic discharge cell of integrated circuit
US7417837B2 (en) ESD protection system for multi-power domain circuitry
US6765772B2 (en) Electrostatic discharge protection device
US6212050B1 (en) Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
KR100735629B1 (ko) 디지털/아날로그 혼합 모드 ｉｃ의 정전기 방전 보호 회로
US6369998B1 (en) Electrostatic discharge protection clamp for nominal-voltage power supply or I/O with high-voltage reference
EP2244292A1 (en) Integrated circuit with ESD protection unit
US6111737A (en) Internal voltage protection circuit
US6043968A (en) ESD protection circuit
KR100327439B1 (ko) 정전기 보호회로
KR100338105B1 (ko) 반도체 소자용 정전기 방전구조
JP2002231886A (ja) Ｅｓｄ保護回路および半導体集積回路装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 13