KR20030002204A - 반도체 장치의 다중 나선형 인덕터 - Google Patents

반도체 장치의 다중 나선형 인덕터 Download PDF

Info

Publication number
KR20030002204A
KR20030002204A KR1020010038955A KR20010038955A KR20030002204A KR 20030002204 A KR20030002204 A KR 20030002204A KR 1020010038955 A KR1020010038955 A KR 1020010038955A KR 20010038955 A KR20010038955 A KR 20010038955A KR 20030002204 A KR20030002204 A KR 20030002204A
Authority
KR
South Korea
Prior art keywords
layer
metal line
metal
layers
inductor
Prior art date
Application number
KR1020010038955A
Other languages
English (en)
Inventor
정영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038955A priority Critical patent/KR20030002204A/ko
Publication of KR20030002204A publication Critical patent/KR20030002204A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 다중 나선형 인덕터에 관한 것으로, 반도체 기판상에 제 2 금속 라인 제 1,2층들 사이의 제 1 금속 라인들의 상측에 구성되는 제 2 금속 라인 제 3 층과, 서로 이웃하는 제 2 금속 라인 제 3 층들을 서로 연결하는 제 2 금속 라인 제 4 층;상기 제 2 금속 라인 제 1,2층에 연결되는 제 2 비아층과, 제 2 금속 라인 제 3 층에 연결되는 제 2 비아층;짝수번째의 제 1 금속 라인들 상의 제 2 비아층과 제 2 비아층을 연결하는 제 3 금속 라인 제 1 층과, 상기 제 3 금속 라인 제 1 층이 형성되지 않은 제 2 비아층들과 연결되는 제 3 금속 라인 제 2 층;상기 제 3 금속 라인 제 2 층에 연결되는 제 3 비아층;짝수번째 열의 제 3 비아층에 연결되는 제 4 금속 라인 제 1 층과, 상기 제 4 금속 라인 제 1 층을 이웃하는 홀수번째 열의 제 3 비아층에 연결하는 제 4 금속 라인 제 3 층과, 홀수번째 열의 제 3 비아층들을 서로 연결되는 제 4 금속 라인 제 2 층들을 포함한다.

Description

반도체 장치의 다중 나선형 인덕터{Method for forming the multi spiral inductor in semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 특히 다중층의 금속층과 다중층의 비아홀을 연속 중첩 구성하여 인덕턴스를 구현할 수 있도록한 반도체 장치의 다중 나선형 인덕터에 관한 것이다.
최근에는 전자 기기의 소형 경량화와 디지탈화에 따라 전자 부품이 기판 상에 표면 실장이 가능한 칩형으로 전환되고 있으며, 이러한 것으로는 저항, 콘덴서, 인덕터 등이 있다.
이러한 부품을 칩화 하기 위해서는 테이프 케스팅 법에 의해 그린 시트를 제조한 다음 그 위에 전극 패턴을 인쇄하고, 적층하여 제조하는 방법이 주로 사용되고 있다.
이 중에서 저항이나 콘덴서의 경우에는 그린 시트 상에 인쇄하는 전극을 서로 연결할 필요가 없으나, 인덕터의 경우 그린시트 상의 전극 패턴이 서로 연결되어 코일 형태를 가져야 한다.
따라서, 인덕터를 칩화할 때 가장 문제가 되는 것은 층과 층사이의 전극을 서로 연결하는 효과적인 방법을 찾는 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 인덕터에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 단일 나선형 인더터 구성도이다.
종래의 반도체 기판상에 형성되는 나선형 인덕터는 절연층위에 형성되어, 인덕터의 외곽에서 중심을 향하여 금속 라인들(1a)(1b)(1c)(1d)(1e)(1f)이 나선형으로 돌면서 들어가는 구조를 갖는다.
그리고 인덕터가 위치한 중앙 부분에 형성되어 있는 비아홀(2)을 통하여 절연층 아래의 금속 라인(3)과 연결된다. 이런 구조를 갖는 인덕터의 장점은 다음과 같다.
나선형으로 회전하는 인덕터의 금속 라인들은 서로 인접한 금속라인들과 동일한 방향으로 전류(i)가 흐르게 된다. 따라서 전류(i)의 흐름에 의해서 발생되는 마그네틱 필드(magnetic field)가 합해지게 되는 장점이 있다.
즉, 인덕터에 의해 발생되는 전체 인덕턴스는 금속 라인 자체의 자기 인덕턴스에 증가된 양방향(+)의 상호 인덕턴스를 더하고, 음방향(-)의 상호 인덕턴스를 뺀 값이 된다.
한편, 상기와 같은 구조를 갖는 인덕터는 그 인덕턴스를 증가시키려면 인덕터의 나선형 금속라인의 수를 늘려야 한다.
그러나 이와 같은 종래 기술의 단일 나선형 인덕터는 다음과 같은 문제가 있다.
인덕터의 면적이 일정치 이상이 되면 인덕터를 구성하고 있는 금속 라인과 반도체 기판의 다른 부분에 의해 발생되는 하층 정전 용량(substrate capacitance)이 증가하여 인덕턴스가 증가하지 않는다.
이는 인덕터가 단순 구조이기 때문으로 인덕터의 금속라인 수의 증가가 어느 정도 이상에서는 인덕터의 인덕턴스는 포화(saturation)되는 문제를 발생시킨다.
본 발명은 이와 같은 종래 기술의 단일 나선형 인덕터의 문제를 해결하기 위한 것으로, 다중층의 금속층과 다중층의 비아홀을 연속 중첩 구성하여 인덕턴스를 구현할 수 있도록한 반도체 장치의 다중 나선형 인덕터를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 단일 나선형 인더터 구성도.
도 2는 본 발명에 따른 다중 나선형 인덕터의 구성도.
도 3a내지 도 3g는 본 발명에 따른 다중 나선형 인덕터를 형성하기 위한 공정 단면도.
도 4는 본 발명에 따른 다중 나선형 인덕터의 분리 구성도.
-- 도면의 주요 부분에 대한 부호의 설명 --
21. 제 1 금속 라인 22. 제 1 비아층
23a.23b.23c.23d. 제 2 금속 라인 제 1,2,3,4층
24a.24b.24c. 제 2 비아층 25a.25b. 제 3 금속 라인 제 1,2층
26. 제 3 비아층 27a.27b.27c. 제 4 금속 라인 제 1,2,3층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 다중 나선형 인덕터는 반도체 기판상에 제 1 방향으로 제 1 길이를 갖고 서로 일정 간격 분리되는 제 1 금속 라인;상기 제 1 금속 라인의 양끝단에 형성되는 제 1 비아층;상기 제 1 비아층에 콘택되는 제 2 금속 라인 제 1,2층과, 제 2 금속 라인 제 1,2층들 사이의 제 1 금속 라인들의 상측에 구성되는 제 2 금속 라인 제 3 층과, 서로 이웃하는 제 2 금속 라인 제 3 층들을 서로 연결하는 제 2 금속 라인 제 4 층;상기 제 2 금속 라인 제 1,2층에 연결되는 제 2 비아층과, 제 2 금속 라인 제 3 층에 연결되는 제 2 비아층;짝수번째의 제 1 금속 라인들 상의 제 2 비아층과 제 2 비아층을 연결하는 제 3 금속 라인 제 1 층과, 상기 제 3 금속 라인 제 1 층이 형성되지 않은 제 2 비아층들과 연결되는 제 3 금속 라인 제 2 층;상기 제 3 금속 라인 제 2 층에 연결되는 제 3 비아층;짝수번째 열의 제 3 비아층에 연결되는 제 4 금속 라인 제 1 층과, 상기 제 4 금속 라인 제 1 층을 이웃하는 홀수번째 열의 제 3 비아층에 연결하는 제 4 금속 라인 제 3 층과, 홀수번째 열의 제 3 비아층들을 서로 연결되는 제4 금속 라인 제 2 층들을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 장치의 다중 나선형 인덕터에 관하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 다중 나선형 인덕터의 구성도이고, 도 3a내지 도 3g는 본 발명에 따른 다중 나선형 인덕터를 형성하기 위한 공정 단면도이다.
그리고 도 4는 본 발명에 따른 다중 나선형 인덕터의 분리 구성도이다.
본 발명은 단일 나선형 인덕터나 이중 나선형 인덕터보다 인덕턴스를 증가시킬 수 있는 다중 나선형 인덕터를 제공하기 위하여 평면상의 인덕터의 구조를 수직으로 형성한 것이다.
그 구조는 반도체 기판상에 제 1 방향으로 제 1 길이를 갖고 서로 일정 간격 분리되는 제 1 금속 라인(21)과, 상기 제 1 금속 라인(31)의 양끝단에 형성되는 제 1 비아층(22)과,상기 제 1 비아층(22)에 콘택되는 제 2 금속 라인 제 1,2층(23a)(23b)와 제 2 금속 라인 제 1,2층(23a)(23b)들 사이의 제 1 금속 라인(21)들의 상측에 제 1 방향으로 동일 선폭을 갖고 제 1 길이보다 짧은 제 2 길이를 갖는 제 2 금속 라인 제 3 층(23c)과, 입력단과 출력단을 제외하고 서로 이웃하는 제 2 금속 라인 제 3 층(23c)들을 서로 연결하는 제 2 금속 라인 제 4 층(23d)과,상기 제 2 금속 라인 제 1,2층(23a)(23b)에 연결되는 제 2 비아층(24a)(24b)과 제 2 금속 라인 제 3 층(23c)에 연결되는 제 2 비아층(24c)과, 짝수번째의 제 1 금속 라인(21)들 상의 제 2 비아층(24a)과 제 2 비아층(24c)를 연결하는 제 3 금속 라인 제 1 층(25b)과 상기 제 3 금속 라인 제 1 층(25b)이 형성되지 않은 제 2 비아층(24a)(24b)(24c)에 연결되는 제 3 금속 라인 제 2 층(25a)과, 제 3 금속 라인 제 2 층(25a)에 연결되는 제 3 비아층(26)과, 짝수번째 열의 제 3 비아층(26)에 연결되어 제 1 길이로 형성되는 제 4 금속 라인 제 1 층(27a)과 상기 제 4 금속 라인 제 1 층(27a)을 이웃하는 홀수번째 열의 제 3 비아층(26)에 연결하고 제 1 방향에 수직한 제 2 방향으로 형성되는 제 4 금속 라인 제 3 층(27c)와, 제 1 방향으로 제 2 길이를 갖고 홀수번째 열의 제 3 비아층(26)들에 서로 연결되는 제 4 금속 라인 제 2 층(27b)으로 구성된다.
이와 같은 본 발명에 따른 다중 나선형 인덕터를 갖는 반도체 장치는 반도체 기판의 절연층과 금속 라인 및 비아 홀을 이용하여 단면상으로 나선형으로 형성된 구조를 갖는다.
형성된 하나의 나선형 구조는 다른 나선형 구조와 금속 라인으로 연결하여 이중의 나선형 구조를 형성하게 되고 이중의 나선형 구조를 다시 연결하게되면 다중의 나선형 구조로써 인덕터를 이루게 된다.
하나의 나선형 구조는 제 1 금속 라인과 제 1 비아홀을 이용하여 제2 금속 라인과 연결하여 주고 제3, 제4의 금속라인 또한 제2, 제3의 비아홀을 통하여 연결하게 되며 이렇게 형성된 단면성의 나선형 구조의 인덕터는 동일한 방법에 의하여 형성된 측면의 인덕터와 금속라인으로 연결하여 준다.
이 두 종의 나선형 구조의 인덕터는 동일한 방향으로 회전을 하며 서로 동일한 나선수로 반복된다.
따라서 하나의 나선형 구조를 연결하여 이중, 삼중의 나선형 인덕터에 의해 발생되는 각각의 마그네틱 필드는 합하여지므로 전체적인 인덕턴스는 더욱 증가하게 된다.
이와 같은 구조를 갖는 본 발명에 따른 반도체 장치의 다중 나선형 인덕터는 다음과 같은 순서에 의해 공정이 이루어진다.
다음의 설명에서 각각의 층 및 라인들을 절연하는 절연층은 설명에서 제외한다.
먼저, 도 3a에서와 같이, 반도체 기판상에 제 1 방향으로 제 1 길이를 갖고 서로 일정 간격 분리되는 제 1 금속 라인(31)을 형성한다.
그리고 도 3b에서와 같이, 상기 제 1 금속 라인(31)의 양끝단에 제 1 비아층(32)을 형성한다.
이어, 도 3c에서와 같이, 상기 제 1 비아층(32)에 콘택되는 제 1 금속 라인(31)과 동일 너비의 제 2 금속 라인 제 1,2층(33a)(33b)와 제 2 금속 라인 제 1,2층(33a)(33b)들 사이의 제 1 금속 라인(31)들의 상측에 제 1 방향으로 동일 선폭을 갖고 제 1 길이보다 짧은 제 2 길이를 갖는 제 2 금속 라인 제 3 층(33c)과 입력단과 출력단을 제외하고 서로 이웃하는 제 2 금속 라인 제 3 층(33c)들을 서로 연결하는 제 2 금속 라인 제 4 층(33d)을 형성한다.
그리고 도 3d에서와 같이, 상기 제 2 금속 라인 제 1,2층(33a)(33b)에 연결되는 제 2 비아층(34a)(34b)과 제 2 금속 라인 제 3 층(33c)에 연결되는 제 2 비아층(34c)을 형성한다.
이어, 도 3e에서와 같이, 짝수번째의 제 1 금속 라인(31)들 상의 제 2 비아층(34a)과 제 2 비아층(34c)를 연결하는 제 3 금속 라인 제 1 층(35b)과 상기 제 3 금속 라인 제 1 층(35b)이 형성되지 않은 제 2 비아층(34a)(34b)(4c)에 연결되는 제 3 금속 라인 제 2 층(35a)를 형성한다.
그리고 도 3f에서와 같이, 제 3 금속 라인 제 2 층(35a)에 연결되는 제 3 비아층(36)을 형성한다.
이어, 도 3g에서와 같이, 짝수번째 열의 제 3 비아층(36)에 연결되어 제 1 길이로 형성되는 제 4 금속 라인 제 1 층(37a)와 상기 제 4 금속 라인 제 1 층(37a)을 이웃하는 홀수번째 열의 제 3 비아층(36)에 연결하고 제 1 방향에 수직한 제 2 방향으로 형성되는 제 4 금속 라인 제 3 층(37c)와, 제 1 방향으로 제 2 길이를 갖고 홀수번째 열의 제 3 비아층(36)들에 서로 연결되는 제 4 금속 라인 제 2 층(37b)을 형성한다.
이와 같은 인덕터를 각각의 열 별로 구분하면 도 4에서와 같이 동일 구조를 갖는 홀수열과 짝수열의 구조가 반복되는 것을 알 수 있다.
이와 같은 구조를 갖는 다중 나선형 인덕터는 형성된 총 금속 라인의 길이가 크게 증가하므로 이에 의하여 발생되는 자기 인덕턴스의 증대 효과를 기대할 수 있다.
본 발명의 설명은 4종의 금속 라인을 이용하여 설명하였으나 3종의 금속라인을 사용하는 공정이나 5종, 6종의 금속라인에서도 적용이 가능하며 5종, 6종의 금속라인을 사용하는 공정인 경우에는 그 효과를 더욱 높일 수 있다.
이와 같은 본 발명에 따른 반도체 장치의 다중 나선형 인덕터는 다음과 같은 효과가 있다.
반도체 기판의 절연층을 사이에 두고 형성되는 다중 나선형 인덕터를 구비한 반도체 장치를 제공할 수 있고, 다층의 금속 라인과 다층의 비아홀을 복합적으로 구성하여 다중 구조의 인덕터를 만들어 필요한 만큼의 인덕턴스를 제공할 수 있다.

Claims (6)

  1. 반도체 기판상에 제 1 방향으로 제 1 길이를 갖고 서로 일정 간격 분리되는 제 1 금속 라인;
    상기 제 1 금속 라인의 양끝단에 형성되는 제 1 비아층;
    상기 제 1 비아층에 콘택되는 제 2 금속 라인 제 1,2층과, 제 2 금속 라인 제 1,2층들 사이의 제 1 금속 라인들의 상측에 구성되는 제 2 금속 라인 제 3 층과, 서로 이웃하는 제 2 금속 라인 제 3 층들을 서로 연결하는 제 2 금속 라인 제 4 층;
    상기 제 2 금속 라인 제 1,2층에 연결되는 제 2 비아층과, 제 2 금속 라인 제 3 층에 연결되는 제 2 비아층;
    짝수번째의 제 1 금속 라인들 상의 제 2 비아층과 제 2 비아층을 연결하는 제 3 금속 라인 제 1 층과, 상기 제 3 금속 라인 제 1 층이 형성되지 않은 제 2 비아층들과 연결되는 제 3 금속 라인 제 2 층;
    상기 제 3 금속 라인 제 2 층에 연결되는 제 3 비아층;
    짝수번째 열의 제 3 비아층에 연결되는 제 4 금속 라인 제 1 층과, 상기 제 4 금속 라인 제 1 층을 이웃하는 홀수번째 열의 제 3 비아층에 연결하는 제 4 금속 라인 제 3 층과, 홀수번째 열의 제 3 비아층들을 서로 연결되는 제 4 금속 라인 제 2 층들을 포함하는 것을 특징으로 하는 반도체 장치의 다중 나선형 인덕터.
  2. 제 1 항에 있어서, 제 2 금속 라인 제 3 층은 제 2 금속 라인 제 1,2층들 사이의 제 1 금속 라인들의 상측에 제 1 방향으로 동일 선폭을 갖고 제 1 길이보다 짧은 제 2 길이를 갖고 형성되는 것을 특징으로 하는 반도체 장치의 다중 나선형 인덕터.
  3. 제 1 항에 있어서, 제 2 금속 라인 제 4 층은 입력단과 출력단의 제 1 금속 라인들의 상측에는 형성되는 않는 것을 특징으로 하는 반도체 장치의 다중 나선형 인덕터.
  4. 제 1 항에 있어서, 각각의 제 1,2,3,4 금속라인들은 각각 해당층의 금속 라인들과 등간격으로 형성되는 것을 특징으로 하는 반도체 장치의 다중 나선형 인덕터.
  5. 제 1 항에 있어서, 제 4 금속 라인 제 1 층은 제 1 길이를 갖고, 제 4 금속 라인 제 3 층은 제 1 방향에 수직한 제 2 방향으로 구성되고, 제 4 금속 라인 제 2 층은 제 1 방향으로 제 1 길이보다 짧은 제 2 길이를 갖고 형성되는 것을 특징으로하는 반도체 장치의 다중 나선형 인덕터.
  6. 제 1 항에 있어서, 각각의 제 1,2,3,4 금속 라인들은 각각의 층들 사이에 절연층을 두고 서로 수평으로 구성되고 이들을 연결하는 바이층들에 의해 서로 동일한 방향으로 나선형 회전을 하며, 서로 동일한 나선수로 반복되는 것을 특징으로 하는 반도체 장치의 다중 나선형 인더터.
KR1020010038955A 2001-06-30 2001-06-30 반도체 장치의 다중 나선형 인덕터 KR20030002204A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038955A KR20030002204A (ko) 2001-06-30 2001-06-30 반도체 장치의 다중 나선형 인덕터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038955A KR20030002204A (ko) 2001-06-30 2001-06-30 반도체 장치의 다중 나선형 인덕터

Publications (1)

Publication Number Publication Date
KR20030002204A true KR20030002204A (ko) 2003-01-08

Family

ID=27712837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038955A KR20030002204A (ko) 2001-06-30 2001-06-30 반도체 장치의 다중 나선형 인덕터

Country Status (1)

Country Link
KR (1) KR20030002204A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668220B1 (ko) * 2004-12-30 2007-01-11 동부일렉트로닉스 주식회사 반도체 소자용 인덕터
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR101301898B1 (ko) * 2011-04-21 2013-08-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 수직 평면들로 연장한 컴팩트 수직 인덕터
KR101444708B1 (ko) * 2009-12-15 2014-09-26 한국전자통신연구원 인덕터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313093A (ja) * 1997-05-09 1998-11-24 Nec Corp 半導体装置
KR19990015740A (ko) * 1997-08-09 1999-03-05 윤종용 반도체 장치의 인덕터 및 그 제조 방법
JPH11214622A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Ind Co Ltd 半導体装置
US6057202A (en) * 1998-01-16 2000-05-02 Windbond Electronics Corp. Method for manufacturing an inductor with resonant frequency and Q value increased in semiconductor process
JP2000269418A (ja) * 1999-03-17 2000-09-29 Sony Corp 配線構造、インダクタ及びそれらの形成方法
KR20010075974A (ko) * 2000-01-21 2001-08-11 이서헌 반도체 집적회로 공정에 의한 인덕터 및 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313093A (ja) * 1997-05-09 1998-11-24 Nec Corp 半導体装置
KR19990015740A (ko) * 1997-08-09 1999-03-05 윤종용 반도체 장치의 인덕터 및 그 제조 방법
US6057202A (en) * 1998-01-16 2000-05-02 Windbond Electronics Corp. Method for manufacturing an inductor with resonant frequency and Q value increased in semiconductor process
JPH11214622A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Ind Co Ltd 半導体装置
JP2000269418A (ja) * 1999-03-17 2000-09-29 Sony Corp 配線構造、インダクタ及びそれらの形成方法
KR20010075974A (ko) * 2000-01-21 2001-08-11 이서헌 반도체 집적회로 공정에 의한 인덕터 및 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
US7807337B2 (en) 2003-11-06 2010-10-05 Samsung Electronics Co., Ltd. Inductor for a system-on-a-chip and a method for manufacturing the same
KR100668220B1 (ko) * 2004-12-30 2007-01-11 동부일렉트로닉스 주식회사 반도체 소자용 인덕터
KR101444708B1 (ko) * 2009-12-15 2014-09-26 한국전자통신연구원 인덕터
KR101301898B1 (ko) * 2011-04-21 2013-08-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 수직 평면들로 연장한 컴팩트 수직 인덕터
US9559053B2 (en) 2011-04-21 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Compact vertical inductors extending in vertical planes
US10276295B2 (en) 2011-04-21 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Compact vertical inductors extending in vertical planes
US10665380B2 (en) 2011-04-21 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Compact vertical inductors extending in vertical planes
US10971296B2 (en) 2011-04-21 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Compact vertical inductors extending in vertical planes

Similar Documents

Publication Publication Date Title
US7974072B2 (en) Multilayer capacitor array
US7339452B2 (en) Embedded inductor and application thereof
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
US7696849B2 (en) Electronic component
US7035079B1 (en) Multilayered chip capacitor and multilayer chip capacitor array
US7545624B2 (en) Multilayer chip capacitor
US20060120018A1 (en) Multi-layer chip capacitor
US8117584B2 (en) Method of implementing low ESL and controlled ESR of multilayer capacitor
KR100772309B1 (ko) 적층 콘덴서
US6900978B2 (en) Capacitor mounting structure, capacitor-mounted board, and wiring board for use in capacitor mounting
JP2004502315A (ja) セラミック多層キャパシタアレイ
JP6508145B2 (ja) 電子部品
KR20050021291A (ko) 적층콘덴서
JPH11150158A (ja) 多層回路基板
JPH07272932A (ja) プリントインダクタ
JP2002057066A (ja) チップアレイ及びその製造方法
KR20010049422A (ko) 고주파 모듈
KR20030002204A (ko) 반도체 장치의 다중 나선형 인덕터
US7394026B2 (en) Multilayer wiring board
US6922129B2 (en) High-work-efficiency multilayered circuit board
US20060091443A1 (en) Composite capacitor
US20030234415A1 (en) Scalable three-dimensional fringe capacitor with stacked via
JP5774544B2 (ja) コンデンサ構造
US20070035363A1 (en) Electromagnetic delay line inductance element
US7502218B2 (en) Multi-terminal capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application