KR20030001986A - Method for fabricating exposure mask for semiconductor manufacture - Google Patents
Method for fabricating exposure mask for semiconductor manufacture Download PDFInfo
- Publication number
- KR20030001986A KR20030001986A KR1020010037859A KR20010037859A KR20030001986A KR 20030001986 A KR20030001986 A KR 20030001986A KR 1020010037859 A KR1020010037859 A KR 1020010037859A KR 20010037859 A KR20010037859 A KR 20010037859A KR 20030001986 A KR20030001986 A KR 20030001986A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- dummy
- pattern
- exposure
- manufacturing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 장비의해상 능력 이하 사이즈의 마스크 패턴을 구현할 수 있는 반도체 제조용 노광 마스크의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing an exposure mask for semiconductor manufacturing that can implement a mask pattern of a size below the resolution capability of the equipment.
주지된 바와 같이, 반도체 소자의 제조 공정에서 콘택홀을 포함하는 각종 패턴들은 포토리소그라피(Photolithography) 공정을 통해 형성된다. 이러한 포토리소그라피 공정은 식각 대상층 상에 감광성 중합체(이하, 감광막이라 칭함)를 도포하는 공정과, 도포된 감광막을 임의의 노광 마스크를 이용하여 선택적으로 노광하는 공정, 및 소정의 화학용액을 사용하여 노광되거나, 또는, 노광되지 않은 감광막 부분을 제거하고, 이를 통해, 소정 형상의 감광막 패턴을 형성하는 현상 공정을 포함한다.As is well known, various patterns including contact holes in a semiconductor device manufacturing process are formed through a photolithography process. The photolithography process includes a process of applying a photosensitive polymer (hereinafter referred to as a photoresist film) on an etching target layer, a process of selectively exposing the applied photoresist film using an arbitrary exposure mask, and exposure using a predetermined chemical solution. Or developing a portion of the photoresist that is not exposed, thereby forming a photoresist pattern having a predetermined shape.
여기서, 상기 감광막의 노광시에는, 전술한 바와 같이, 노광 마스크를 사용하여 수행하게 되는데, 기존에는 석영(quartz) 기판 상에 크롬 패턴이 형성된 구조의 노광 마스크를 사용하여 왔다.Here, the exposure of the photosensitive film, as described above, is performed using an exposure mask, conventionally used an exposure mask having a structure in which a chromium pattern is formed on a quartz substrate.
이와 같은 노광 마스크에 있어서, 상기 노광 마스크에 그려지는 마스크 패턴은 포토리소그라피 공정으로 구현할 수 있는 패턴의 임계치수가 어떤 파장의 광원을 사용하느냐에 크게 의존되는 것과 마찬가지로, 마스크 제작용 노광 장비의 레이저 빔 사이즈(laser beam size) 및 장비 정확도(accuracy) 등에 의존하여 그 최소 디파인(define) 능력, 즉, 해상 능력이 정해진다.In such an exposure mask, the mask pattern drawn on the exposure mask has a laser beam size of the exposure apparatus for manufacturing the mask, as the critical dimension of the pattern that can be realized by the photolithography process is largely dependent on which light source is used. Depending on the laser beam size and equipment accuracy, the minimum fine capability, that is, the resolution capability, is determined.
한편, 상기 마스크 제작용 노광 장비는 통상의 웨이퍼 노광 공정에서 사용되는 스텝퍼(stepper) 또는 스캐너(scanner) 장비 보다는 그 해상 능력이 우수한 것으로 알려져 있으며, 따라서, 노광 마스크에 그려지는 마스크 패턴은 웨이퍼 상에구현되는 실제 패턴 보다는 작은 사이즈로 구비될 수 있다.On the other hand, the exposure equipment for manufacturing the mask is known to have a better resolution than the stepper or scanner equipment used in the normal wafer exposure process, and thus the mask pattern drawn on the exposure mask is formed on the wafer. It may be provided in a smaller size than the actual pattern implemented.
그러나, 마스크 제작용 노광 장비의 해상 능력이 웨이퍼 노광 장비의 해상 능력 보다 우수하더라도, 반도체 소자의 고집적화로 인하여 노광 마스크에 구현될 수 있는 해상 능력 이하의 패턴을 요구하게 됨으로써, 기존의 마스크 제작용 노광 장비로도 소망하는 크기의 패턴을 용이하게 얻을 수 없다는 문제점이 있다.However, even if the resolution capability of the exposure equipment for mask manufacturing is superior to the resolution capability of the wafer exposure equipment, the high integration of semiconductor elements requires a pattern below the resolution capability that can be implemented in the exposure mask, thereby exposing the existing mask manufacturing exposure. There is a problem that even the equipment can not easily obtain the pattern of the desired size.
특히, 노광 마스크에 구현되는 마스크 패턴의 사이즈에 따라, 웨이퍼 상에 구현되는 실제 패턴의 사이즈가 좌우되는 바, 상기 마스크 패턴의 임계 치수는 고집적 소자 개발에 크게 영향을 미칠 것으로 예상된다.In particular, the size of the actual pattern to be implemented on the wafer depends on the size of the mask pattern to be implemented in the exposure mask, the critical dimension of the mask pattern is expected to greatly affect the development of highly integrated devices.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 마스크 제작용 노광 장비의 해상 능력 이하 사이즈의 마스크 패턴을 구현할 수 있는 반도체 제조용 노광 마스크의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing an exposure mask for manufacturing a semiconductor that can realize a mask pattern having a size less than the resolution capability of the exposure equipment for manufacturing a mask.
또한, 본 발명은 보다 미세한 사이즈의 마스크 패턴을 구현할 수 있는 것으로 인해서 미세 사이즈의 패턴을 용이하게 구현할 수 있는 반도체 제조용 노광 마스크의 제조방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method of manufacturing an exposure mask for manufacturing a semiconductor, which can easily implement a fine sized pattern because it can implement a finer sized mask pattern.
도 1 내지 도 3은 본 발명의 실시예에 따른 노광 마스크의 제조방법을 설명하기 위한 도면.1 to 3 are views for explaining a method of manufacturing an exposure mask according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 노광 마스크의 제조방법을 설명하기 위한 도면.4 is a view for explaining a method of manufacturing an exposure mask according to another embodiment of the present invention.
도 5 내지 도 7은 본 발명의 또 다른 실시예에 따른 노광 마스크의 제조방법을 설명하기 위한 도면.5 to 7 are views for explaining a method of manufacturing an exposure mask according to another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 제1마스크 패턴 2 : 제1더미 마스크1: first mask pattern 2: first dummy mask
3 : 제2마스크 패턴 4 : 제2더미 마스크3: second mask pattern 4: second dummy mask
5 : 중첩된 패턴 12 : 마스크 패턴5: nested pattern 12: mask pattern
20 : 노광 마스크20: exposure mask
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 제조용 노광 마스크의 제조방법은, 석영 기판과 광 투과 영역 및 차폐 영역을 한정하도록 상기 석영 기판 상에 형성된 크롬막 패턴으로 구성되는 노광 마스크의 제조방법에 있어서, 동일한 사이즈의 마스크 패턴을 갖는 제1더미 마스크와 제2더미 마스크를 각 마스크에서의 마스크 패턴들이 X축 및 Y축 방향으로 일정 치수 만큼 쉬프트(shift)되어 일부분이 중첩하도록 겹쳐서 노광하는 것을 특징으로 한다.The method of manufacturing an exposure mask for manufacturing a semiconductor device of the present invention for achieving the above object is a manufacturing method of an exposure mask composed of a quartz substrate and a chromium film pattern formed on the quartz substrate to define a light transmitting region and a shielding region. In the method, the first dummy mask and the second dummy mask having the same size mask pattern are overlapped and exposed so that the mask patterns in each mask are shifted by a predetermined dimension in the X-axis and Y-axis directions so that a part thereof overlaps. It features.
본 발명에 따르면, 2장의 더미 마스크에 각각 그려진 마스크 패터들의 소정 부분들간을 중첩시켜 노광 공정을 수행하기 때문에, 장비의 해상 능력 이하의 사이즈를 갖는 마스크 패턴을 구현할 수 있으며, 따라서, 이렇게 제작된 노광 마스크를 사용하여 노광 공정을 진행함으로써, 보다 미세한 크기의 패턴을 구현할 수 있다.According to the present invention, since the exposure process is performed by overlapping predetermined portions of the mask patterns respectively drawn on the two dummy masks, a mask pattern having a size less than or equal to the resolution capability of the equipment can be realized, and thus, thus manufactured By performing an exposure process using an exposure mask, a finer pattern may be realized.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3은 본 발명의 일실시예에 따른 노광 마스크의 제조방법을 설명하기 위한 도면이다.1 to 3 are views for explaining a method of manufacturing an exposure mask according to an embodiment of the present invention.
본 발명은 마스크 제작용 노광 장비의 해상 능력 이하 사이즈의 마스크 패턴을 구현하기 위해, 먼저, 도 1에 도시된 바와 같이, 각각 동일한 사이즈의 마스크 패턴(1, 3)을 갖는 2장의 제1더미 마스크(2)와 제2더미 마스크(4)를 마련한다. 이때, 상기 제1더미 마스크(2)와 제2더미 마스크(4)에 구비된 마스크 패턴들(2, 4)은 동일한 사이즈를 갖지만, X축 및 Y축 방향으로 일정 치수 만큼 쉬프트(shift)되어 구비된다.The present invention, in order to implement a mask pattern of a size less than the resolution capability of the exposure equipment for making a mask, first, as shown in Figure 1, two first dummy masks each having a mask pattern (1, 3) of the same size (2) and the second dummy mask 4 are prepared. In this case, the mask patterns 2 and 4 provided in the first dummy mask 2 and the second dummy mask 4 have the same size, but are shifted by a predetermined dimension in the X-axis and Y-axis directions. It is provided.
예컨데, 상기 제1더미 마스크(2)의 제1마스크 패턴(1)이 좌측 및 상측 가장자리로부터 X축으로 a만큼, 그리고, Y축으로 b만큼 이격되어 배치된 경우라면, 제2더 마스크(4)에 구비된 제2마스크 패턴(3)은 상기 제1마스크 패턴(1) 보다 X축 방향으로 a′만큼, 그리고, Y축 방향으로 b′만큼 쉬프트되어 구비된다.For example, if the first mask pattern 1 of the first dummy mask 2 is arranged spaced apart from the left and upper edges by a in the X-axis and b in the Y-axis, the second the mask 4 The second mask pattern 3 included in the) is shifted by a 'in the X-axis direction and b' in the Y-axis direction than the first mask pattern 1.
이렇게 마스크 패턴들(1, 3)이 쉬프트되어 구비된 제1더미 마스크(2)와 제2더미 마스크(4)를 같은 크기로 겹칠 경우, 도 2에 도시된 바와 같이, 제1마스크 패턴(1)의 일부분과 제2마스크 패턴(3)의 일부분이 중첩되며, 이때, 중첩된 패턴(5) 사이즈는 상기 제1 및 제2마스크 패턴(1, 3)의 사이즈 보다 더 작게 된다.When the mask patterns 1 and 3 are shifted and overlap the first dummy mask 2 and the second dummy mask 4 provided with the same size, the first mask pattern 1 as shown in FIG. 2. And a part of the second mask pattern 3 overlap each other, where the size of the overlapping pattern 5 is smaller than that of the first and second mask patterns 1 and 3.
따라서, 상기 제1더미 마스크(2)와 제2더미 마스크(4)를 중첩시켜 노광 공정을 행하게 되면, 도 3에 도시된 바와 같이, 후속의 현상을 공정을 통해서 얻어지는 실제 노광 마스크(20)에 있어서는 상기 제1 및 제2더미 마스크(2, 4) 상에 그려진 패턴(1, 3)의 사이즈 보다 더 작은 사이즈의 마스크 패턴(12)이 구현된다. 도 3에서, 도면부호 A는 크롬이 형성된 광 차폐 영역을 나타내고, 그리고, B는 크롬이 형성되지 않은 광 투과 영역을 나타낸다.Therefore, when the exposure process is performed by overlapping the first dummy mask 2 and the second dummy mask 4, as shown in FIG. 3, subsequent development is performed on the actual exposure mask 20 obtained through the process. In this case, a mask pattern 12 having a smaller size than that of the patterns 1 and 3 drawn on the first and second dummy masks 2 and 4 is implemented. In Fig. 3, reference numeral A denotes a light shielding region in which chromium is formed, and B denotes a light transmitting region in which chromium is not formed.
실예로, 제1 및 제2더미 마스크(2, 4)에 그려진 제1 및 제2마스크 패턴(1, 3)의 사이즈가 각각 0.2×0.2㎛이고, 그리고, 상기 제2마스크 패턴(3)이 제1마스크 패턴(1)으로부터 X축과 Y축으로 각각 0.1㎛씩 쉬프트된 경우라면, 상기 제1마스크 패턴(1)과 제2마스크 패턴(3)의 중첩 크기는 0.1×0.1㎛가 되며, 따라서, 노광 마스크(20)에 구현되는 마스크 패턴(12)의 사이즈는 0.1×0.1㎛이 된다.For example, the sizes of the first and second mask patterns 1 and 3 drawn on the first and second dummy masks 2 and 4 are 0.2 × 0.2 μm, respectively, and the second mask pattern 3 is In the case where the first mask pattern 1 is shifted by 0.1 μm from the first mask pattern 1 to the X and Y axes, the overlapping size of the first mask pattern 1 and the second mask pattern 3 is 0.1 × 0.1 μm. Accordingly, the size of the mask pattern 12 implemented in the exposure mask 20 is 0.1 × 0.1 μm.
그러므로, 상기 제1 및 제2더미 마스크(2, 4)에 그려진 마스크 패턴(1, 3)의 사이즈가 마스크 제작용 노광 장비의 해상 능력 한계 사이즈라고 가정한다면, 상기한 더미 마스크들(2, 4)의 중첩 노광을 통해 제작되는 실제 노광 마스크에는 장비의 해상 능력 이하 사이즈의 마스크 패턴을 구현할 수 있게 된다.Therefore, assuming that the size of the mask patterns 1 and 3 drawn on the first and second dummy masks 2 and 4 is the limit of the resolution capability of the exposure equipment for manufacturing the mask, the dummy masks 2 and 4 described above. The actual exposure mask manufactured through the superimposed exposure of) can realize a mask pattern of a size less than the resolution capability of the equipment.
또한, 노광 마스크에 그려지는 마스크 패턴의 사이즈를 보다 축소시킬 수 있다면, 웨이퍼 상에 구현하는 패턴의 사이즈도 더욱 감소시킬 수 있게 되며, 이에 따라, 본 발명과 같은 방법으로 노광 마스크를 제작할 경우에는 현 노광 장비의 분해능 이하 사이즈의 패턴을 매우 용이하게 구현할 수 있게 된다.In addition, if the size of the mask pattern drawn on the exposure mask can be further reduced, the size of the pattern embodied on the wafer can be further reduced. Accordingly, when manufacturing the exposure mask in the same manner as in the present invention, The pattern having a resolution below the resolution of the exposure equipment can be implemented very easily.
도 4는 본 발명의 다른 실시예에 따른 노광 마스크의 제조방법을 설명하기 위한 도면으로서, 이 실시예에 있어서는 제1더미 마스크(2)와 제2더미 마스크(4)에 구비되는 제1 및 제2마스크 패턴(1, 3)은 서로 동일한 사이즈 및 위치에 구비된다. 다만, 제2더미 마스크(4)는 제1더미 마스크(2)로부터 180°회전된 것이며, 이 경우에도 마찬가지로, 제1더미 마스크(2)와 제2더미 마스크(4)를 겹치면, 상기 마스크 패턴들(1, 3)은 서로 일부분만이 중첩되고, 이때, 중첩된 사이즈는 각 마스크 패턴들(1, 3)의 사이즈 보다 더 작게 된다.4 is a view for explaining a method of manufacturing an exposure mask according to another embodiment of the present invention. In this embodiment, the first and second dummy masks 2 and 4 are provided in the first dummy mask 2 and the second dummy mask 4. The two mask patterns 1 and 3 are provided at the same size and position with each other. However, the second dummy mask 4 is rotated by 180 ° from the first dummy mask 2, and in this case as well, the first dummy mask 2 and the second dummy mask 4 overlap with each other. The parts 1 and 3 overlap only a part of each other, where the overlapped size becomes smaller than the size of each mask pattern 1 and 3.
도 5 내지 도 7은 본 발명의 또 다른 실시예들에 따른 노광 마스크의 제조방법을 설명하기 위한 도면들로서, 이를 설명하면 다음과 같다.5 to 7 are diagrams for describing a method of manufacturing an exposure mask according to still another embodiment of the present invention.
먼저, 도 5는 제1마스크 패턴(1)과 제2마스크 패턴(3)이 동일 사이즈이지만, 제2마스크 패턴(3)이 X축 또는 Y축의 어느 하나의 방향으로만, 예컨데, X축으로만 쉬프트되는 경우를 도시한 것이다.First, FIG. 5 shows that the first mask pattern 1 and the second mask pattern 3 are the same size, but the second mask pattern 3 is only in one of the directions of the X-axis and the Y-axis, for example, the X-axis. Only the case where the shift is shown.
그 다음, 도 6 및 도 7은 제1마스크 패턴(1)과 제2마스크 패턴(3)이 상이한 크기로 구비되어 일부분씩이 중첩된 경우를 도시한 것이다.Next, FIGS. 6 and 7 illustrate a case where the first mask pattern 1 and the second mask pattern 3 are provided in different sizes to partially overlap each other.
이들 실시예에서도 마찬가지로, 2장의 더미 마스크를 이용한 마스크 패턴들간의 중첩 노광을 통해서 노광 마스크에서의 마스크 패턴 사이즈를 줄일 수 있다.In these embodiments as well, the mask pattern size in the exposure mask can be reduced by overlapping exposure between the mask patterns using two dummy masks.
한편, 전술한 실시예들은 동일한 마스크 패턴들이 쉬프트되는 경우에 대해서만 도시하고, 설명하였지만, 각 더미 마스크에서의 마스크 패턴들을 동일한 크기 및 위치에 구비시키되, 마스크 자체의 쉬프트를 통해서도 상기한 바와 같은 결과를 얻을 수 있다.On the other hand, while the above-described embodiments are shown and described only when the same mask patterns are shifted, the mask patterns in each dummy mask are provided at the same size and position, and the same result as described above is achieved through the shift of the mask itself. You can get it.
이상에서와 같이, 본 발명은 마스크 패턴들이 구비된 2장의 더미 마스크를 이용한 중첩을 통해서 매우 용이하게 마스크 패턴의 사이즈를 조절할 수 있으며, 따라서, 노광 마스크에 그려지는 패턴의 사이즈는 물론, 웨이퍼 상에 구현되는 실제 패턴의 사이즈로 소망하는 정도로 감소시킬 수 있다.As described above, the present invention can easily adjust the size of the mask pattern through the superposition using two dummy masks provided with the mask patterns, thus, the size of the pattern drawn on the exposure mask, of course, on the wafer The size of the actual pattern implemented can be reduced to a desired degree.
따라서, 본 발명의 방법으로 노광 마스크를 제작함에 따라, 미세 패턴의 구현이 가능하므로, 미세 패턴을 갖는 고집적 소자를 용이하게 제조할 수 있다.Therefore, as the exposure mask is manufactured by the method of the present invention, since a fine pattern can be realized, a highly integrated device having a fine pattern can be easily manufactured.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037859A KR100772090B1 (en) | 2001-06-28 | 2001-06-28 | Method for fabricating exposure mask for semiconductor manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037859A KR100772090B1 (en) | 2001-06-28 | 2001-06-28 | Method for fabricating exposure mask for semiconductor manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001986A true KR20030001986A (en) | 2003-01-08 |
| KR100772090B1 KR100772090B1 (en) | 2007-11-01 |
Family
ID=27712064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037859A KR100772090B1 (en) | 2001-06-28 | 2001-06-28 | Method for fabricating exposure mask for semiconductor manufacture |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100772090B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031465B1 (en) * | 2008-11-03 | 2011-04-26 | 주식회사 하이닉스반도체 | Method for Forming Fine Contact Hole Pattern of Semiconductor Device |
| CN103293847A (en) * | 2013-05-29 | 2013-09-11 | 北京京东方光电科技有限公司 | Mask plate and preparation method of mask plate |
| KR20150114371A (en) * | 2014-03-31 | 2015-10-12 | 엘지디스플레이 주식회사 | The exposure mask for liquid crystal display device and exposure method of liquid crystal display device using thereof |
| CN107799401A (en) * | 2017-10-20 | 2018-03-13 | 上海华力微电子有限公司 | A kind of method for increasing high-aspect-ratio level lithographic process window |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101504543B1 (en) * | 2013-03-29 | 2015-03-20 | 삼한박막진공 주식회사 | Mask for forming pattern with double structure and method of manufacturing this |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258419A (en) * | 1988-04-08 | 1989-10-16 | Hitachi Ltd | Pattern formation |
| JPH06151269A (en) * | 1992-11-05 | 1994-05-31 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5837426A (en) * | 1996-07-29 | 1998-11-17 | United Microelectronics Corp. | Photolithographic process for mask programming of read-only memory devices |
| KR100223896B1 (en) * | 1996-10-02 | 1999-10-15 | 구본준 | Exposure method |
-
2001
- 2001-06-28 KR KR1020010037859A patent/KR100772090B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101031465B1 (en) * | 2008-11-03 | 2011-04-26 | 주식회사 하이닉스반도체 | Method for Forming Fine Contact Hole Pattern of Semiconductor Device |
| US8034544B2 (en) | 2008-11-03 | 2011-10-11 | Hynix Semiconductor, Inc. | Method for forming fine contact hole pattern of semiconductor device |
| CN103293847A (en) * | 2013-05-29 | 2013-09-11 | 北京京东方光电科技有限公司 | Mask plate and preparation method of mask plate |
| KR20150114371A (en) * | 2014-03-31 | 2015-10-12 | 엘지디스플레이 주식회사 | The exposure mask for liquid crystal display device and exposure method of liquid crystal display device using thereof |
| CN107799401A (en) * | 2017-10-20 | 2018-03-13 | 上海华力微电子有限公司 | A kind of method for increasing high-aspect-ratio level lithographic process window |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100772090B1 (en) | 2007-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308741A (en) | Lithographic method using double exposure techniques, mask position shifting and light phase shifting | |
| JPH06289594A (en) | Reticle used for patterning of radiation-sensitive layer and method for patterning of radiation-sensitive layer | |
| JP4184918B2 (en) | Contact hole formation method | |
| KR100944348B1 (en) | Method for forming semiconductor device | |
| JPH04263254A (en) | Exposing mechanism | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| US6866968B2 (en) | Photomask for off-axis illumination and method of fabricating the same | |
| KR19980025511A (en) | Masks used in stitching exposure process | |
| JP2002323746A (en) | Phase shift mask and hole pattern forming method using the same | |
| KR100772090B1 (en) | Method for fabricating exposure mask for semiconductor manufacture | |
| KR20070064277A (en) | Pattern formation method using levenson-type mask and method of manufacturing levenson-type mask | |
| JP4091150B2 (en) | Phase shift mask and manufacturing method thereof | |
| US7183128B2 (en) | Photo mask and semiconductor device manufacturing method | |
| JP2008096665A (en) | Photomask and method for manufacturing semiconductor device | |
| JPH06181164A (en) | Aligner and aligning method | |
| KR100480811B1 (en) | Exposure Mask and Exposure Method Using the Mask | |
| KR100525090B1 (en) | Resist pattern forming method with precise width than mask size | |
| JPS63275115A (en) | Pattern forming method for semiconductor device | |
| KR100855264B1 (en) | Method for improving photo process margin | |
| KR0135064B1 (en) | Polarization mask and exposure method of semiconductor wafer using it | |
| KR20060077767A (en) | Mask of multi-transmission phase and method for manufacturing therefor | |
| KR100442572B1 (en) | Method for fabricating of semiconductor reticle | |
| JPH09213609A (en) | Method for manufacturing semiconductor device | |
| US7461472B2 (en) | Half-tone phase shift mask and patterning method using thereof | |
| JPS5975627A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |