KR20030001769A

KR20030001769A - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR20030001769A
Application number: KR1020010037127A
Authority: KR
Inventors: 김환유
Original assignee: 엘지전자 주식회사
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-01-08
Also published as: KR100421673B1

Abstract

본 발명은 소비전력을 줄이면서도 미스 라이팅을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

이 플라즈마 디스플레이 패널의 구동방법은 에너지 회수회로의 충/방전에 의해 감소되는 기준 데이터펄스의 유지기간을 고려하여 기준 데이터펄스의 진폭을 소정 크기만큼 증가시키게 된다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 소비전력을 줄이면서도 미스 라이팅을 줄일 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(11) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(16) 상에 형성되어진 어드레스전극(17X)을 구비한다.

주사/서스테인전극(12Y)과 공통서스테인전극(12Z) 각각은 투명전극 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 형성된다.

주사/서스테인전극(12Y)과 공통서스테인전극(12Z) 각각에는 저항을 줄이기 위한 금속버스전극(13)이 형성된다.

주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 형성된 상부기판(11)에는 상부 유전체층(14)과 보호막(15)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(15)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(15)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극(17X)이 형성된 하부기판(16) 상에는 하부 유전체층(18), 격벽(19)이 형성되며, 하부 유전체층(18)과 격벽(19)의 표면에는 형광체층(20)이 도포된다.

어드레스전극(17X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(13Z)과 교차되는 방향으로 형성된다. 격벽(19)은 어드레스전극(17X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.형광체층(20)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.

상/하부기판(11,16)과 격벽(19) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다.

PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

이러한 PDP의 각 전극들(12Y,12Z,17X)을 구동하기 위한 드라이브 집적회로(Integrated Circuit ; 이하, 'IC'라 한다)는 방전을 일으키기 위하여 고전압을 각 전극들(12Y,12Z,17X)에 공급하여야 하기 때문에 소비전력이 크고 고가인 단점이 있다. 예컨데, 어드레스전극(17X)을 구동하기 위한 데이터 드라이브 IC 각각은 수십 개의 어드레스 전극라인(X)들을 구동하며 각각의 어드레스 전극라인(X)에 수십 내지 수백 V의 데이터전압을 공급하기 때문에 소비전력이 크다. 데이터 드라이브 IC(21)는 도 2와 같이 필름(22) 상에 실장되어 입력단과 출력단이 각각 시스템 보드(23)와 PDP(20)에 접합되는 즉, 칩온필름(Chip on film ; 이하, "COF"라 한다) 형태로 설치되고 있다.

데이터 드라이브 IC(21)의 저가격화를 위하여, 저전압 구동과 IC의 출력포트를 증가시키거나 IC의 크기(또는 다이 사이즈(Die size))를 줄이는 것이 필요하다. 해상도가 VGA인 PDP의 경우에, PDP(20) 상의 어드레스 전극라인(X)의 수는 640×3(RGB)로서 총 1920 개이다.

이 VGA 해상도의 PDP에 있어서, 데이터 드라이브 IC(21) 각각의 출력핀이 96 개로 가정하면 20 개의 데이터 드라이브 IC(21)가 필요하게 된다. 96 핀의 데이터 드라이브 IC(21)가 4 개씩 하나의 필름(22) 상에 실장되면 하나의 COF는 384 개의 출력포트를 가지고 있기 때문에, 상기한 VGA 해상도의 PDP에는 5 개의 데이터 구동용 COF가 필요하다.

데이터 드라이브 IC(21) 각각의 출력핀이 192 개로 증가하면, VGA 해상도의 PDP에 필요한 데이터 드라이브 IC(21)의 수는 10 개로 줄어든다. 이 경우, 필름(22) 상에 5 개의 데이터 드라이브 IC(21)가 실장될 수 있다면, VGA 해상도의 PDP에 필요한 COF는 2 개로 줄어든다. 따라서, COF의 수가 줄어드는 만큼 PDP와 데이터 드라이브 IC(21)의 코스트가 낮아질 수 있다.

데이터 드라이브 IC(21)의 저전압 구동과 출력핀의 수를 증가시키기 위해서는 데이터 드라이브 IC(21)의 소비전력이 고려되어야 한다. 96핀/64핀 데이터 드라이브 IC(21) 허용 소비전력은 각각 2.5W/2.1W 정도이다. 데이터 드라이브 IC(21)의 소비전력을 낮추기 위해서는 저전압 구동과 저전류가 실현되어야 하지만 PDP에 흐르는 과전류에 의해 데이터 드라이브 IC(21)의 소비전력을 낮추기가 곤란하다. 예를 들어, 40V의 저전압 구동이 가능하면 40″의 PDP에서 2A의 전류가 소모될 때의 소비전력은 전압(V)×전류(I)이므로 80W이다. 이 PDP에 필요한 데이터 드라이브 IC의 수가 20 개로 가정할 때, 데이터 드라이브 IC(21) 각각의 소비전력은 4W로서 96핀 데이터 드라이브 IC의 허용 소비전력 2.5W를 초과하게 된다.

이와 같은 데이터 드라이브 IC의 소비전력을 줄이기 위하여, 데이터 드라이브 IC는 에너지 회수회로를 채용하고 있다.

도 3 및 도 4를 결부하여 에너지 회수회로를 채용한 데이터 드라이브 IC의 단위 구동부와 그 구동파형을 나타낸다.

도 3을 참조하면, 종래의 데이터 드라이브 IC의 단위 구동부는 PDP로부터 회수된 전압을 이용하여 어드레스 전극라인(X)에 전압을 공급하기 위한 에너지 회수회로(31)와, 데이터의 유무에 따라 에너지 회수회로로부터 공급되는 전압을 절환하기 위한 데이터 구동부(32)를 구비한다.

에너지 회수회로(31)는 PDP로부터 회수된 전압을 충전하기 위한 외부 캐패시터(Cs)와, 외부 캐패시터(Cs)에 병렬접속된 제1 및 제3 스위치(S1,S3)와, 제1 및 제3 스위치(S1,S3) 사이의 노드와 데이터 구동부(32) 사이에 접속된 인덕터(L)와, 외부 서스테인 전압원(Vs)과 인덕터(L) 사이에 접속된 제2 스위치(S2)와, 기저전압원(GND)과 인덕터(L) 사이에 접속된 제4 스위치(S4)를 구비한다.

제1 스위치(S1)는 데이터가 공급되기 전에 턴-온되어 외부 캐패시터(Cs)와 PDP의 어드레스 전극라인(X) 사이의 전류패스를 형성하는 역할을 하게 된다.

제2 스위치(S2)는 제1 스위치(S1)의 턴-온기간에 어드레스 전극라인(X)이 서스테인전압레벨까지 충전되는 시점에 턴-온되어 서스테인전압(Vs)을 PDP의 어드레스 전극라인(X)에 공급하게 된다.

제3 스위치(S3)는 PDP에서 어드레스 방전이 일어난 직후에 턴-온되어 어드레스 전극라인(X)과 외부 캐패시터(Cs) 사이에 방전패스를 형성하게 된다. 이 제3 스위치(S3)가 턴-온되는 기간에 외부 캐패시터(Cs)는 PDP로부터 회수되는 전압을 충전하게 된다.

제4 스위치(S4)는 외부 캐패시터(Cs)의 충전이 완료된 후에 턴-온되어 PDP의 어드레스 전극라인(X) 상의 전압을 기저전위로 유지시키게 된다.

인덕터(L)는 PDP의 등가 정전용량(Cp)와 함께 LC 직렬 공진회로를 구성하여 제1 스위치(S1)가 턴-온되는 기간에 PDP의 어드레스전극라인(X)이 공진전압으로 충전되게 한다.

데이터 구동부(32)는 에너지 회수회로(31)의 출력단에 접속된 제5 스위치(S5)와, 제5 스위치(S5)와 기저전압원(GND) 사이에 접속된 제6 스위치(S6)를 구비한다. 어드레스 전극라인(X)은 제5 스위치(S5)와 제6 스위치(S6) 사이의 출력단자에 접속된다.

제5 스위치(S5)는 도시하지 않은 제어부의 제어에 의해 데이터가 입력되는 기간에 턴-온되어 에너지 회수회로(31)로부터의 전압을 PDP의 어드레스전극라인(X)에 공급하는 역할을 하게 된다. 또한, 제5 스위치(S5)는 데이터가 없는 기간에 턴-오프되어 에너지 회수회로(31)와 PDP 사이의 전압패스를 절체하게 된다.

제6 스위치(S6)는 도시하지 않은 제어부의 제어에 의해 데이터가 없는 기간에 턴-온되어 어드레스 전극라인(X) 상의 전압이 기저전압을 유지하게 하는 반면에, 데이터가 입력되는 기간에 턴-오프된다.

이렇게 에너지 회수회로(31)가 채용되면, PDP로부터 회수되는 피크전류가 줄어들고 무효전력을 이용하여 어드레스 방전에 필요한 전압이 PDP에 공급되기 때문에 소비전력은 낮아질 수 있다. 실제로, 에너지 회수회로가 채용되는 데이터 드라이브 IC는 피크전류 감소로 인하여 에너지 회수회로가 없는 경우보다 최대 50% 정도까지 소비전력이 감소된다. 그러나 에너지 회수회로(31)가 채용되는 경우에, 에너지 회수에 필요한 충/방전기간 만큼 어드레스 방전에 필요한 시간이 부족하게 되는 문제점이 있다. 도 4에서 알 수 있는 바, 에너지 회수회로가 없는 경우에는 데이터 펄스의 라이징 타임과 폴링타임이 빠르다. 에너지 회수회로가 채용된 경우에는 에너지 회수회로에 의해 PDP의 어드레스 전극라인(X)이 데이터 서스테인전압까지 충전되는 상승기간(T1)과 PDP에서 회수되는 무효전력에 의해 외부 캐패시터가 충전되는 하강기간(T3)이 데이터 펄스에 포함된다. 여기서, 상승기간(T1)과 하강기간(T3)은 대략 200∼300ns 정도의 기간이다. 이 상승기간(T1)과 하강기간(T3)에 의해 에너지 회수회로가 채용되는 경우에는 어드레스 방전에 기여하는 데이터 서스테인 전압 유지기간(T2)가 에너지 회수회로가 없는 경우보다 짧아지게 된다.

고속구동이 필요한 60″의 패널 사이즈에서 PDP가 분할 구동되지 않는 싱글스캔(Single scan) 방식은 어드레스 방전에 필요한 데이터 펄스가 최소 1.4μs 이하로 설정된다. 이 경우에, 에너지 회수회로가 데이터 드라이브 IC에 채용되면 전술한 바와 같이 데이터 서스테인 전압 유지기간(T2)이 짧아지기 때문에 오방전 즉, 미스 라이팅이 발생되는 문제점이 있다.

따라서, 본 발명의 목적은 소비전력을 줄이면서도 미스 라이팅을 줄일 수 있도록 한 PDP의 구동방법을 제공함에 있다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널에 접합되는 칩온필름을 나타내는 부분 절개 사시도.

도 3은 통상의 에너지 회수회로가 채용된 데이터 드라이브 집적회로의 단위 구동부를 나타내는 회로도.

도 4는 에너지 회수회로의 채용여부에 따른 데이터 펄스를 나타내는 파형도.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 데이터펄스 및 스캔펄스의 파형도.

도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법의 제어수순을 단계적으로 나타내는 흐름도.

도 7은 소비전력이 크게 나타나는 데이터패턴을 나타내는 평면도.

도 8은 인접한 단위 드라이브 구동부의 등가 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

11 : 상부기판 12Y : 주사/서스테인전극

12Z : 공통서스테인전극 13 : 금속버스전극

14 : 상부 유전체층 15 : 보호막

16 : 하부기판 17X : 어드레스전극

18 : 하부 유전체층 19 : 격벽

20 : 형광층 31 : 에너지 회수뢰로

32 : 데이터 구동부

상기 목적들을 달성하기 위하여, 본 발명의 제1 실시예에 따른 PDP의 구동방법은 에너지 회수회로의 충/방전에 의해 감소되는 기준 데이터펄스의 유지기간을 고려하여 기준 데이터펄스의 진폭을 소정 크기만큼 증가시키는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 PDP의 구동방법은 입력영상에서 특정 데이터패턴을 검출하는 단계와, 특정 데이터패턴에서 미리 설정된 다수의 서브필드들 중 적어도 하나를 생략하여 에너지 회수회로의 충/방전에 의해 감소되는 기준 데이터펄스의 유지기간을 연장시키는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기ㅋ로 한다.

도 5를 참조하면, 본 발명에 따른 PDP의 구동방법은 데이터 드라이브 IC의 소비전력을 줄이기 위하여 에너지 회수회로를 채용하며 에너지 회수회로에 의한 상승기간(T1)과 하강기간(T3)에 의한 유지기간(T2)의 감소를 고려하여 기준 데이터 펄스에서 진폭을 크게 한다.

데이터 펄스는 통상 0 V의 기준전위에서 60∼80 V 정도로 상승하게 된다. 따라서, 데이터 펄스는 60∼80 V의 진폭을 가지게 된다. 이러한 데이터 펄스에 비하여, 본 발명에 따른 PDP의 구동방법은 10 V 내외의 진폭 상승분(ΔA)을 데이터펄스에 더하여 데이터펄스의 진폭을 70∼90 V로 크게 한다. 이렇게 데이터 펄스의 진폭(A)이 커지게 되면, 스캔펄스와 데이터 펄스 사이의 전압차가 더 커지기 때문에 에너지 회수회로에 의해서 데이터펄스에 추가되는 상승기간(T1)과 하강기간(T3) 만큼 데이터 펄스의 유지기간(T2)이 짧아지게 되어도 오방전이 일어나지 않게 된다.

한편, 스캔펄스는 통상 70∼80 V에서 0 V로 하강하게 된다. 따라서, 스캔펄스의 진폭은 70∼80 V이다. 데이터 드라이브 IC의 저전압 구동을 위하여, 데이터 펄스의 진폭 상승분(ΔA)을 줄이는 대신에, 스캔펄스의 진폭을 대략 -10 V 내외로 더 낮추는 경우에도 어드레스 방전에 필요한 전위차를 더 크게 할 수 있다. 이 경우, 스캔펄스는 70∼80 V에서 -10 V 내외로 낮아지기 때문에 그 진폭은 대략80∼90V 정도로 더 커지게 된다.

도 6 내지 도 8은 본 발명의 제2 실시예에 따른 PDP의 구동방법을 나타낸다.

도 6을 참조하면, 본 발명에 따른 PDP의 구동방법은 전류가 많이 소비되는 데이터 패턴에서 서브필드의 수를 줄임으로써 에너지 회수회로의 채용에 의해 추가되는 상승기간(T1)과 하강기간(T3) 만큼 줄어드는 데이터의 유지기간(T3)을 확보하게 된다.

S1 내지 S5 단계는 PDP에서 전류가 많이 소비되는 패턴을 판별하는 과정이다. PDP 패널에 표시되는 데이터 패턴 중 전류가 가장 많이 소비되는 패턴은 도 7과 같이 수평방향(H)과 수직방향(V)에서 인접한 셀들 간에 켜지는 셀과 꺼지는 셀이 교번하는 패턴이다. 이를 상세히 하면, 하나의 어드레스 전극라인(X)을 구동하기 위한 데이터 드라이브 IC의 단위 구동부는 도 8과 같이 각각 데이터(D1,D2)와 기저전압원(GND 또는 저전위 공통전압) 사이에 푸쉬풀(Push-pull) 형태로 접속된 두 개의 스위치소자(Q1,Q2 또는 Q3,Q4)로 구성된다. 켜지는 셀에 데이터(D1)가 공급되고 이에 인접한 꺼지는 셀에 데이터(D2)가 공급되지 않으면, 켜지는 셀의 데이터(D1)는 제1 스위치소자(Q1)와 PDP의 셀(Cp)을 경유하는 전류패스를 따라 PDP의 셀(Cp)에 공급된다. 또한, 이 데이터(D1)는 인접한 단위 구동부의 제4 스위치소자(Q4)를 경유하여 기저전압원(GND)으로 누설된다. 따라서, 수평방향(H)과 수직방향(V)에서 켜지는 셀과 꺼지는 셀이 교번할 때에, 데이터 드라이버 IC 내에서 누설전류가 많아지게 되므로 그 만큼 데이터 드라이브 IC의 소비전력이 커지게 된다.

S5 단계에서, 카운트 값이 임계값 이상으로 전류가 많이 소비되는 데이터 패턴으로 판단되면, 한 프레임에 포함된 서브필드들의 수가 줄어든다.(S6 단계) 이렇게 서브필드의 수가 줄어들게 되면 제거되는 서브필드에 의해 데이터 드라이브 IC 내에서의 스위칭 회수가 줄어들게 되므로 데이터 드라이브 IC의 스위칭 손실이 그 만큼 줄어들게 된다. 제거되는 서브필드는 낮은 휘도 상대비의 서브필드로 선택되는 것이 바람직하다. 이는 서브필드의 수가 줄어 들면, 표현하고자 하는 계조표현범위가 줄어들 수 있지만 관찰자의 시각인지 특성에 의해 사용자가 거의 감지할 수 없는 낮은 휘도 상대비의 서브필드가 제거되면 계조표현과 휘도레벨의 저하가 작기 때문에 화질에 거의 영향이 없기 때문이다.

또한, 한 프레임기간(16.67ms)에서 생략되는 서브필드 기간만큼 어드레스기간이 더 늘어날 수 있다. 따라서, 본 발명에 따른 PDP의 구동방법은 증대된 어드레스기간에 의해 데이터펄스의 유지기간(T2)을 늘리게 되어 안정되게 라이팅동작을 할 수 있게 된다.

해상도가 HD(High Definition)급의 PDP에서 한 프레임이 10 개의 서브필드를 포함한다고 가정하면, 한 서브필드에서 필요한 어드레스기간이 1.4 μs×720 라인=1008 μs이므로 한 프레임에서 필요한 총 어드레스기간은 1008×10 서브필드=10.08 ms이다. 안정된 라이팅동작을 위하여, 데이터펄스의 펄스폭이 200 ns 증가된 경우에, 한 프레임에서 필요한 총 어드레스기간은 1.6 μs×720 라인×10 서브필드=11.5 이다. 상기한 데이터의 특정패턴에서 하나의 서브필드가 줄어들게 되면, 데이터 드라이브 IC의 스위칭 횟수가 줄어들게 되어 소비전력이 작아지게 됨은 물론, 하나의 서브필드기간은 400 μs(리셋기간) + 1008 μs(어드레스기간) + 100 μs(서스테인기간, 휴지기간 등을 포함한 나머지기간) ≒ 1.5 ms이므로 데이터펄스의 폭을 200 ns 더 증대시켜 안정되게 라이팅할 수 있다. 만약, 데이터펄스의 유지기간(T2)이 400 ns 늘이게 되면 두 개의 서브필드가 줄어들게 된다.

S5 단계에서, 카운트 값이 임계값보다 작은 것으로 판단되어 전류 소비가 비교적 작은 데이터 패턴으로 판단되면, 미리 설정된 서브필드들의 수가 유지된다.(S7 단계)

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법은 에너지 회수회로가 채용되는 데이터 드라이브 IC에 있어서 데이터펄스의 유지기간 감소에 따른 미스 라이팅을 방지하기 위하여 데이터펄스의 진폭을 크게 조정하거나 특정패턴에서 서브필드의 수를 줄임으로써 데이터펄스의 유지기간을 증대시키게 된다. 따라서, 본 발명에 따른 PDP의 구동방법은 데이터 드라이브 IC의 소비전력을 줄이면서도 미스라이팅을 최소화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

에너지 회수회로를 이용한 플라즈마 디스플레이 패널의 구동방법에 있어서,

상기 에너지 회수회로의 충/방전에 의해 감소되는 기준 데이터펄스의 유지기간을 고려하여 상기 기준 데이터펄스의 진폭을 소정 크기만큼 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 1 항에 있어서,

상기 기준 데이터펄스의 진폭을 대략 10V 내외에서 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 2 항에 있어서,

상기 데이터펄스와 동기되는 스캔펄스의 진폭을 대략 10V 내외에서 증가시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
에너지 회수회로를 이용한 플라즈마 디스플레이 패널의 구동방법에 있어서,

입력영상에서 특정 데이터패턴을 검출하는 단계와,

상기 특정 데이터패턴에서 미리 설정된 다수의 서브필드들 중 적어도 하나를 생략하여 상기 에너지 회수회로의 충/방전에 의해 감소되는 기준 데이터펄스의 유지기간을 연장시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 4 항에 있어서,

상기 생략되는 서브필드는 휘도 상대비가 낮게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
제 4 항에 있어서,

상기 서브필드의 생략에 의해 상기 기준 데이터펄스의 유지기간은 상기 유지펄스의 채용에 의해 유지기간이 감소된 기준 데이터펄스 대비 200 ns 이상 연장되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.