KR200298881Y1 - 메모리모듈의 테스트용 소켓 지그 - Google Patents
메모리모듈의 테스트용 소켓 지그 Download PDFInfo
- Publication number
- KR200298881Y1 KR200298881Y1 KR2020020026964U KR20020026964U KR200298881Y1 KR 200298881 Y1 KR200298881 Y1 KR 200298881Y1 KR 2020020026964 U KR2020020026964 U KR 2020020026964U KR 20020026964 U KR20020026964 U KR 20020026964U KR 200298881 Y1 KR200298881 Y1 KR 200298881Y1
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- jig
- memory module
- memory
- test
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 고안은 메모리모듈의 테스트용 소켓 지그에 관한 것으로서, 보다 상세하게는 구조를 단순화하여 테스트신호의 손실과 노이즈의 발생을 방지하고, 제조원가를 절감할 수 있는 메모리모듈의 테스트용 소켓 지그에 관한 것이다.
본 고안에 따른 소켓 지그는 일측이 상기 메모리소켓(30)의 메모리슬롯(32)에 삽입되어 장착되는 지그보드(20)와, 상기 지그보드(20)의 타측과 납땜으로 연결되고 상기 메모리모듈(60)이 착탈될 수 있는 테스트슬롯(12)을 갖는 지그소켓(10)으로 구성되고, 상기 지그보드(20)는, 직사각형의 판형상으로 상기 타측의 양단부에 단이 형성되어 상기 일측의 길이보다 길이가 짧은 인쇄회로 기판이고, 상기 기판의 일측의 양면에 상기 메모리소켓의 메모리슬롯에 삽입되어 접속되기 위한 복수의 접속단자(23)와, 상기 기판의 타측의 양면에 상기 지그소켓과 납땜되어 연결되기 위한 복수의 납땜단자(22)와, 상기 복수의 접속단자와 납땜단자를 연결하는 복수의 연결선(24)이 형성되어 있고, 상기 지그소켓(10)은, 상기 메모리모듈(60)이 접속되는 테스트슬롯(12)이 일측면에 형성된 소켓몸체(14)와, 상기 소켓몸체(14)의 내부에 수용되어 일단이 상기 테스트슬롯의 내부로 노출되고 타단이 상기 소켓몸체의 타측면에 돌출되어 상기 지그보드의 복수의 납땜단자에 납땜되어 연결된 복수의 소켓핀(13)과, 상기 소켓몸체(14)의 양측면에 상기 메모리모듈을 고정시키기 위한 이젝터(11)를 포함하는 것을 특징으로 한다.
Description
본 고안은 메모리모듈의 테스트용 소켓 지그에 관한 것으로서, 보다 상세하게는 구조를 단순화하여 테스트신호의 손실과 노이즈의 발생을 방지하고, 제조원가를 절감할 수 있는 메모리모듈의 테스트용 소켓 지그에 관한 것이다.
컴퓨터는 일련의 작업을 수행하는데 필요한 임시명령어나 데이터를 메모리에 저장하고, 중앙처리장치(CPU)는 상기 메모리에 저장되어 있는 명령어 및 데이터를 빠르게 액세스하여 작업을 처리한다.
따라서, 메모리의 용량이 클수록 컴퓨터의 작업성능이 향상되게 되는데, 이를 위해서 다양한 형태의 메모리모듈이 개발되고 있다.
상기 메모리모듈은 조립공정 후에 내부회로의 특성이나 신뢰성을 검사하기 위해 별도의 전문장비를 사용하여 메모리모듈을 테스트하고 있다.
그러나, 상기 메모리모듈 테스트장치는 매우 고가이기 때문에 메모리모듈의 생산원가를 증가시키는 원인이 되었다.
따라서, 메모리모듈이 사용되는 환경특성에 적합되게 하고, 메모리모듈의 생산원가의 절감을 위해서 서버 또는 데스크 탑형 컴퓨터의 시스템보드상에 설치되어 있는 메모리소켓에 직접 메모리모듈을 설치하여 메모리모듈을 테스트하게 되었다.
그러나, 상기와 같은 테스트방법에서는 메모리모듈을 시스템보드에 빈번하게 착탈하기 때문에 쉽게 메모리소켓이 마모되거나 파손되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위한 고안을 대한민국 특허공개 제2001-0044283호(발명의 명칭:반도체 메모리 테스터)에 제안되었다.
상기 "반도체 메모리 테스터"는 도6에 도시된 바와 같이, 메모리소켓(30)과, 상기 메모리소켓(30)에 연결되는 매개보드(25)와, 메모리모듈(60)을 연결하는 테스트소켓(15)과, 상기 테스트소켓(15)과 상기 매개보드(25)를 연결하는 연결커넥터(50)로 구성된다. 상기 메모리소켓(30)은 일반적으로 데스크 탑형 컴퓨터나 서버 컴퓨터의 시스템보드상에 설치되며, 도4는 데스크 탑형 컴퓨터의 시스템보드(40)를 도시한 것이다.
또한, 상기 테스트소켓(15)에는 메모리모듈(60)이 접속되는 테스트슬롯(12)과, 상기 메모리모듈(60)을 고정하기 위한 이젝터(11)와, 복수의 소켓핀(13)으로 구성되고, 상기 연결커넥터(50)는 상기 소켓핀(13)이 각각 삽입되는 복수의 끼움홀(52)과, 상기 매개보드(25)가 삽입되도록 관통된 끼움부(51)가 형성되어 있다.
상기 매개보드(25)는 상기 연결커넥터(50)의 끼움부(51)에 접속되는 제2단자부(27)와, 상기 메모리소켓(30)의 메모리슬롯(32)에 삽입되는 제1단자부(26)로 구성된다.
상기 반도체 메모리 테스터는 연결커넥터(50)의 끼움부(51)에 상기 매개보드(25)를 삽입하여 연결하고, 연결커넥터(50)의 끼움홀(52)에 상기 테스트소켓(15)의 소켓핀(13)을 삽입하여 연결한다, 이 때 상기 소켓핀(13)과 상기 매개보드(25)의 제2단자부(27)는 연결커넥터(50) 내부에서 전기적으로 연결된다.
상기와 같은 반도체 메모리 테스터에서 메모리모듈을 테스트하기 위해서는 상기 구성된 매개보드(25)를 메모리소켓(30)에 삽입한 후 메모리모듈(60)을 상기 테스트소켓(15)에 삽입하여 테스트하게 된다.
따라서, 메모리모듈의 빈번한 착탈로 인해 테스트소켓(15)이 파손되었을 경우 상기 반도체 메모리 테스터만 교체하여 사용하기 때문에 시스템보드(40)의 메모리소켓(30)의 파손을 방지할 수 있게 된다.
상기와 같은 반도체 메모리 테스터에서는, 상기 소켓핀(13)과 매개보드(25)가 연결커넥터(50)의 내부에서 다접점으로 연결되기 때문에 테스트신호가 지연되거나 손실되고, 노이즈(Noise)가 발생될 뿐만 아니라, 테스트소켓(15)에 메모리모듈(60)의 잦은 착탈로 인해 상기 연결커넥터(50) 내부의 단선과 접촉불량이 발생되어 테스트결과에 대한 신뢰성이 떨어지는 문제점이 있었다.
또한 상기 연결커넥터(50)의 복잡한 연결구성으로 인해 제조원가가 상승되는 문제점이 있었다.
본 고안은 상기한 문제점을 해소하기 위한 것으로서, 본 고안의 목적은 테스트신호의 손실과 노이즈의 발생을 방지하여 신뢰성있는 메모리모듈의 테스트용 소켓 지그를 제공하는 것이다.
또한 본 고안의 다른 목적은, 구조를 단순화하여 제작이 편리하고 제조원가를 절감할 수 있는 메모리모듈의 테스트용 소켓 지그를 제공하는 것이다.
도1은 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 분리사시도
도2a는 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 결합사시도
도2b는 도2a의 A방향에서 본 저면도
도3은 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 사용상태도
도4는 메모리모듈을 테스트하기 위한 데스크 탑형의 시스템보드
도5a 내지 도5h는 메모리모듈과 본 고안에 따른 메모리모듈의 테스트용 소켓 지그를 통해 출력되는 신호파형도
도6은 종래의 메모리모듈의 테스트용 소켓 지그를 나타내는 분리사시도
< 도면의 주요 부분에 대한 부호의 설명 >
10 지그소켓 11, 31 이젝터
12 테스트슬롯 13 소켓핀
14 소켓몸체 20 지그보드
21 고정단 22 납땜단자
23 접속단자 24 연결선
30 메모리소켓 32 메모리슬롯
40 시스템보드 42 아이사(ISA)슬롯
43 피씨아이(PCI)슬롯 60 메모리모듈
본 고안에 의한 메모리모듈의 테스트용 소켓 지그는, 컴퓨터의 메모리소켓에 장착되는 메모리모듈의 테스트용 소켓 지그에 있어서, 상기 소켓 지그는 일측이 상기 메모리소켓의 메모리슬롯에 삽입되어 장착되는 지그보드와, 상기 지그보드의 타측과 납땜으로 연결되고 상기 메모리모듈이 착탈될 수 있는 테스트슬롯을 갖는 지그소켓으로 구성되고, 상기 지그보드는, 직사각형의 판형상으로 상기 타측의 양단부에 단이 형성되어 상기 일측의 길이보다 길이가 짧은 인쇄회로 기판이고, 상기 기판의 일측의 양면에 상기 메모리소켓의 메모리슬롯에 삽입되어 접속되기 위한 복수의 접속단자와, 상기 기판의 타측의 양면에 상기 지그소켓과 납땜되어 연결되기 위한 복수의 납땜단자와, 상기 복수의 접속단자와 납땜단자를 연결하는 복수의 연결선이 형성되어 있고, 상기 지그소켓은, 상기 메모리모듈이 접속되는 테스트슬롯이 일측면에 형성된 소켓몸체와, 상기 소켓몸체의 내부에 수용되어 일단이 상기 테스트슬롯의 내부로 노출되고 타단이 상기 소켓몸체의 타측면에 돌출되어 상기 지그보드의 복수의 납땜단자에 납땜되어 연결된 복수의 소켓핀과, 상기 소켓몸체의 양측면에 상기 메모리모듈을 고정시키기 위한 이젝터를 포함하는 것을 특징으로 한다.
또한 본 고안에 따른 메모리모듈의 테스트용 소켓 지그는, 상기 지그보드의상기 복수의 접속단자의 폭은 상기 지그보드의 납땜단자의 폭보다 큰 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다.
도1은 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 분리사시도이고, 도2a는 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 결합사시도이며, 도2b는 도2a의 A방향에서 본 저면도이고, 도3은 본 고안의 일실시 예에 따른 메모리모듈의 테스트용 소켓 지그의 사용상태도이며, 도4는 메모리모듈을 테스트하기 위한 데스크 탑형의 시스템보드이고, 도5a 내지 도5h는 메모리모듈과 본 고안에 따른 메모리모듈의 테스트용 소켓 지그를 통해 출력되는 신호파형도이다.
도1 내지 도4에 도시된 바와 같이 본 고안은, 서버나 데스크 탑형 컴퓨터의 시스템보드에 장착되어 있는 메모리소켓(30)에 삽입되어 장착되는 지그보드(20)와, 메모리모듈이 반복적으로 착탈되기 위한 지그소켓(10)으로 구성된다.
도4는 데스크 탑형 컴퓨터의 시스템보드를 도시한 것으로서, 아이사슬롯(ISA;42), 피씨아이슬롯(PCI;43), 중앙처리장치(CPU) 등이 장착된 것으로, 상기 메모리소켓(30)은 서버나 데스크 탑형 컴퓨터의 시스템보드에 설치된 것을 사용한다.
상기 지그보드(20)는, 양면에 복수개의 연결선(24)이 형성된 인쇄회로 기판(PCB)으로서, 연결선(24)의 일단에는 상기 메모리소켓(30)에 형성된 메모리슬롯(32)에 삽입되어 접속되는 복수의 접속단자(23)가 형성되어 있고, 상기 연결선(24)의 타단에는 지그소켓(10)과 접속되는 복수의 납땜단자(22)가 형성되어 있다. 또한 상기 복수의 접속단자(23)의 폭은 납땜단자(22)의 폭보다 크게 형성하여 접촉이 용이하게 하고, 상기 납땜단자(22)는 폭을 좁게 하여 이웃하는 납땜단자와 단락되지 않도록 하는게 바람직하다.
상기 연결선(24)의 개수는, 테스트되는 메모리모듈(60)의 단자수에 따라 변경 가능하며, 테스트되는 메모리모듈(60)이 듀얼 인라인 메모리모듈(DIMM)타입으로 동기식(synchronize)이면 168개가 되며, 더블 데이터율(DDR) 디램(DRAM)이면 184개가 되며, 에스디램II(SDRAM II) 등에도 사용할 수 있다.
상기 지그소켓(10)은, 상기 메모리모듈(60)이 접속되는 테스트슬롯(12)이 소켓몸체(14)의 일측면에 형성되고, 소켓몸체(14)의 타측면에는 상기 지그보드(20)의 납땜단자(22)와 접속되는 복수의 소켓핀(13)이 돌출되어 형성된다.
또한 상기 소켓몸체(14)의 양측면에는 상기 메모리모듈(60)을 고정시키기 위한 이젝터(11)가 구성되어 있다.
상기 소켓핀(13)은 테스트슬롯(12)에 연결되어 각각 2줄씩 4열로 돌출되어 구성되어 있다. 따라서, 상기 각각 2줄씩 구성되어 있는 상기 소켓핀(13) 사이에 상기 지그보드(20)를 소켓몸체(14)에 밀착되게 끼워넣고 상기 소켓핀(13)과 납땜단자(22)를 납땜하게 되면, 상기 소켓핀(13)에 의해 상기 지그보드(20)가 고정되게 된다.
또한 상기 지그보드(20)는 상기 메모리소켓(30)의 이젝터(31)와 결합되고,상기 소켓몸체(14)에 돌출된 소켓핀(13)과 밀착되게 접촉되도록 상기 접속단자(23) 측보다 작도록 고정단(21)이 형성되어 있다.
따라서, 상기 지그보드(20)를 상기 소켓핀(13) 사이에 밀착되게 끼워넣고 납땜하여 소켓 지그를 완성하게 된다.
상기와 같이 구성된 본 고안의 메모리모듈 테스트용 소켓 지그를 사용하는 순서는, 도3에 도시된 바와 같이, 시스템보드(40)에 설치되어 있는 메모리소켓(30)에 상기 지그보드(20)를 삽입하여 장착하고, 상기 메모리소켓(30)의 양측면에 설치된 이젝터(31)를 상기 도1의 고정단(21)에 체결한다.
그리고 테스트하려는 메모리모듈(60)을 상기 지그소켓(10)에 장착하여 시스템보드로 메모리모듈(60)을 테스트한다.
본 고안에 따른 소켓 지그와 상기 시스템보드 상에 동기(SYNC)타입 M366S3323DTS-C7A 6개와 M366S3253DTS-C7A 3개와, 디디알(DDR)타입 M368L3313CT1-CB0 1개, M368L3313DTL-CB0 2개, M368L3223DTL-CB0 3개, M368L6423CTL-CB0 2개를 장착하여 테스트한 결과가 모두 동일하게 나타났다.
또한 무결점신호 테스트에서는 지그보드 및 소켓핀에 의해 추가되는 패턴길이로 인해 모든 신호가 약 240ps(pico second) 정도 지연되고, 칩셋 리드타임(tSAC)에서 약 500ps 정도 손실이 있으나, 데이터 셋업 및 홀드 타임에 충분한 마진이 있으므로 동작에는 이상이 없고 기타 신호들은 모두 비슷하게 동작하였다. 아래 표1 내지 표3은 무결점신호 테스트 결과를 보인것이다.
| 구분 | 상승시간 | 하강시간 | 상위펄스폭 | 하위펄스폭 | 최대전압 | 최소전압 |
| 메모리소켓 | 732ps | 824ps | 3.93ns | 3.56ns | 3.41V | -0.42V |
| 소켓 지그 | 664ps | 968ps | 3.88ns | 3.61ns | 3.18V | 0.10V |
| 신호 | 메모리소켓 | 소켓 지그 | ||||||
| 최대전압 | 최소전압 | 상승시간 | 하강시간 | 최대전압 | 최소전압 | 상승시간 | 하강시간 | |
| CS | 3.42V | -0.42V | 752ps | 648ps | 3.48V | -0.34V | 724ps | 660ps |
| RAS | 3.50V | -0.22V | 1956ps | 1944ps | 3.50V | -0.22V | 1708ps | 2008ps |
| CAS | 3.58V | -0.20V | 1888ps | 1788ps | 3.62V | -0.14V | 1916ps | 1748ps |
| WE | 3.52V | -0.12V | 1348ps | 1860ps | 3.48V | -0.12V | 1632ps | 1808ps |
| A0 | 3.48V | -0.10V | 1072ps | 924ps | 3.56V | -0.16V | 904ps | 796ps |
| DQ0-W | 3.70V | -0.74V | 328ps | 500ps | 3.66V | -0.60V | 336ps | 636ps |
| 신호 | 메모리소켓 | 소켓 지그 | ||
| setup time | hold time | setup time | hold time | |
| CS | 4.76ns | 2.84ns | 4.80ns | 2.68ns |
| RAS | 11.04ns | 3.44ns | 11.36ns | 3.28ns |
| CAS | 18.40ns | 3.76ns | 18.80ns | 3.52ns |
| WE | 11.28ns | 3.76ns | 11.44ns | 3.60ns |
| A0 | 11.36ns | 3.68ns | 11.60ns | 3.52ns |
| DQ0 | 4.24ns | 3.12ns | 4.00ns | 3.12ns |
상기 표1은 클럭신호(clock signal) 데이터이고, 표2는 오버슈트(overshoot)와 언더슈트(undershoot) 및 펄스의 상승시간(rising time)과 하강시간(fall time)이다. 또한 표3은 셋업(setup) 및 홀드타임(hold time)이다.
도5a 내지 도5h는 동기식(sync) 디램(DRAM)의 신호파형을 도시한 것으로, 도5a는 클럭펄스(CLK)를 도시한 것이고, 도5b는 칩선택신호(CS)를 도시한 것이며, 도5c는 라스신호(RAS)를 도시한 것이고, 도5d는 카스신호(CAS)를 도시한 것이며, 도5e는 위신호(WE)를 도시한 것이고, 도5f 및 도5g는 데이터신호(A0) 및 라이터신호(DQ0)을 도시한 것이며, 도5h는 메모리슬롯의 파형도를 도시한 것으로 각각 거의 동일함을 알 수 있다.
즉, 시스템보드 상에 실장할 때와 본 고안에 의한 소켓 지그에 장착한 신호특성이 거의 유사함을 알 수 있다.
상기와 같이 본 고안에 따르면, 소켓 지그로 인한 신호손실과 노이즈의 발생을 방지하여 신뢰성있는 듀얼 인라인 메모리모듈 테스트용 소켓 지그를 제공하는 한편, 구조를 단순화하여 제작이 간편하고 제조원가가 절감되는 효과가 있다.
앞에서 설명되고, 도면에 도시된 본 고안의 실시예는 본 고안의 기술적사상을 한정하는 것으로 해석되어서는 안 된다. 본 고안의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 고안의 기술분야에서 통상의 지식을 가진 자는 본 고안의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 고안의 보호범위에 속하게 될 것이다.
Claims (2)
- 컴퓨터의 메모리소켓에 장착되는 메모리모듈의 테스트용 소켓 지그에 있어서,상기 소켓 지그는 일측이 상기 메모리소켓의 메모리슬롯에 삽입되어 장착되는 지그보드와, 상기 지그보드의 타측과 납땜으로 연결되고 상기 메모리모듈이 착탈될 수 있는 테스트슬롯을 갖는 지그소켓으로 구성되고,상기 지그보드는, 직사각형의 판형상으로 상기 타측의 양단부에 단이 형성되어 상기 일측의 길이보다 길이가 짧은 인쇄회로 기판이고, 상기 기판의 일측의 양면에 상기 메모리소켓의 메모리슬롯에 삽입되어 접속되기 위한 복수의 접속단자와, 상기 기판의 타측의 양면에 상기 지그소켓과 납땜되어 연결되기 위한 복수의 납땜단자와, 상기 복수의 접속단자와 납땜단자를 연결하는 복수의 연결선이 형성되어 있고,상기 지그소켓은, 상기 메모리모듈이 접속되는 테스트슬롯이 일측면에 형성된 소켓몸체와, 상기 소켓몸체의 내부에 수용되어 일단이 상기 테스트슬롯의 내부로 노출되고 타단이 상기 소켓몸체의 타측면에 돌출되어 상기 지그보드의 복수의 납땜단자에 납땜되어 연결된 복수의 소켓핀과, 상기 소켓몸체의 양측면에 상기 메모리모듈을 고정시키기 위한 이젝터를 포함하는 것을 특징으로 하는 메모리모듈의 테스트용 소켓 지그.
- 제1항에 있어서,상기 지그보드의 상기 복수의 접속단자의 폭은 상기 지그보드의 납땜단자의 폭보다 큰 것을 특징으로 하는 메모리모듈의 테스트용 소켓 지그.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020020026964U KR200298881Y1 (ko) | 2002-09-09 | 2002-09-09 | 메모리모듈의 테스트용 소켓 지그 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020020026964U KR200298881Y1 (ko) | 2002-09-09 | 2002-09-09 | 메모리모듈의 테스트용 소켓 지그 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020054356A Division KR20040022818A (ko) | 2002-09-09 | 2002-09-09 | 메모리모듈의 테스트용 소켓 지그 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200298881Y1 true KR200298881Y1 (ko) | 2002-12-31 |
Family
ID=73078947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020020026964U KR200298881Y1 (ko) | 2002-09-09 | 2002-09-09 | 메모리모듈의 테스트용 소켓 지그 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200298881Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101309080B1 (ko) * | 2012-02-29 | 2013-09-17 | 주식회사 유니테스트 | 반도체소자 검사 장비용 커넥터 및 번인 테스터용 테스트보드 |
-
2002
- 2002-09-09 KR KR2020020026964U patent/KR200298881Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101309080B1 (ko) * | 2012-02-29 | 2013-09-17 | 주식회사 유니테스트 | 반도체소자 검사 장비용 커넥터 및 번인 테스터용 테스트보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172895B1 (en) | High capacity memory module with built-in-high-speed bus terminations | |
| US20070099443A1 (en) | Memory modules and methods for manufacturing memory modules | |
| US4862076A (en) | Test point adapter for chip carrier sockets | |
| US6762615B2 (en) | Parallel test board used in testing semiconductor memory devices | |
| KR930020653A (ko) | 반도체 기억 장치의 실장 방법 | |
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| US20090072372A1 (en) | Planar Array Contact Memory Cards | |
| US6771088B2 (en) | Method and apparatus for testing semiconductor devices using the back side of a circuit board | |
| US5429510A (en) | High-density interconnect technique | |
| US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
| US8559252B2 (en) | Memory testing device having cross interconnections of multiple drivers and its implementing method | |
| US6819129B2 (en) | Method and apparatus for testing a non-standard memory device under actual operating conditions | |
| KR20010067427A (ko) | 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치 | |
| JP2002074985A (ja) | メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ | |
| KR20040022818A (ko) | 메모리모듈의 테스트용 소켓 지그 | |
| KR200298881Y1 (ko) | 메모리모듈의 테스트용 소켓 지그 | |
| US5239747A (en) | Method of forming integrated circuit devices | |
| US6496380B1 (en) | High capacity memory module with high electrical design margins | |
| US5461544A (en) | Structure and method for connecting leads from multiple chips | |
| JP3099051B2 (ja) | 半導体実装装置 | |
| US6867479B2 (en) | Method for rewiring pads in a wafer-level package | |
| KR20070050592A (ko) | 전자부품 실장 테스트용 접속장치 | |
| KR200396602Y1 (ko) | 리버스형 전자부품 실장 테스트용 접속장치 | |
| KR20000008345A (ko) | 선택단자를 갖는 모듈기판 | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| U107 | Dual application of utility model | ||
| REGI | Registration of establishment | ||
| T201 | Request for technology evaluation of utility model | ||
| T701 | Written decision to grant on technology evaluation | ||
| FPAY | Annual fee payment |
Payment date: 20031211 Year of fee payment: 3 |
|
| LAPS | Lapse due to unpaid annual fee |