KR200265959Y1 - 피시비테스터용 지그의 전원연결장치 - Google Patents

피시비테스터용 지그의 전원연결장치 Download PDF

Info

Publication number
KR200265959Y1
KR200265959Y1 KR2020010036754U KR20010036754U KR200265959Y1 KR 200265959 Y1 KR200265959 Y1 KR 200265959Y1 KR 2020010036754 U KR2020010036754 U KR 2020010036754U KR 20010036754 U KR20010036754 U KR 20010036754U KR 200265959 Y1 KR200265959 Y1 KR 200265959Y1
Authority
KR
South Korea
Prior art keywords
jig
tester
pcb
probe
wire
Prior art date
Application number
KR2020010036754U
Other languages
English (en)
Inventor
허상록
Original Assignee
허상록
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허상록 filed Critical 허상록
Priority to KR2020010036754U priority Critical patent/KR200265959Y1/ko
Application granted granted Critical
Publication of KR200265959Y1 publication Critical patent/KR200265959Y1/ko

Links

Landscapes

  • Measuring Leads Or Probes (AREA)

Abstract

본 고안은 테스트할 피시비(PCB)가 테스터와 전기적으로 연결되도록 하는 피시비테스터용 지그(jig)의 전원연결장치에 관한 것으로, 지그의 구성을 개선하여 테스터와 지그사이에 와이어(wire)를 이용하지 않고도 지그에 전원을 인가할 수 있도록 한 것이다.
이를 위해, 테스터(1)의 상면에 각 단자와 연결되게 복수열의 콘택핀(9)을 설치하고 지그(10)의 일측에는 상기 콘택핀이 끼워져 전기적으로 통하여지도록 도전층(11)을 갖는 통공(12)을 형성하며 상기 통공(12)과 프로브(7)사이에는 와이어역할을 하는 패턴(13)을 형성하여 각 프로브(7)에 테스터(1)의 전원이 인가되도록 구성된 것이다.

Description

피시비테스터용 지그의 전원연결장치{omitted}
본 고안은 생산 완료된 피시비(PCB)를 테스트하는 피시비테스터에 관한 것으로서, 좀더 구체적으로는 테스트할 피시비가 테스터와 전기적으로 연결되도록 하는 피시비테스터용 지그의 전원연결장치에 관한 것이다.
일반적으로 전자제품의 생산에 사용되는 피시비(이하 "PCB"라 함)는 생산 완료된 상태에서 회로가 오픈(open)되었는지, 쇼트(short)되었는지를 확인하기 위해 내층검사, 에칭검사, 완제품검사 등을 실시하게 된다.
이러한 PCB 테스트(PCB Test)에서 오픈 절연저항의 테스트 조건은 50 ∼ 1kΩ이고, 쇼트 절연저항의 테스트 조건은 2 ∼ 100kΩ이다.
PCB테스트 기술은 크게 지역별 또는 시대별로 구분되는데, PCB를 테스트할때 사용하는 지그(jig)의 선택에 따라 장비를 개발하고 있는 실정이다.
유럽 또는 미국은 유니버셜(universal)장비를 활용한 PCB테스트 방법을 오래전부터 연구 개발하여 오늘날까지 이어져 오고 있다.
이러한 검사방법의 장점은 지그의 제작이 범용화되어 신속히 제작할 수 있고 PCB의 패턴과 접촉하는 핀을 100% 재활용하여 지그의 제작에 따른 비용을 최소화할 수 있다는 것이다.
그러나 이러한 지그를 사용하는 장비의 가격이 너무 비싸고(대당 50만불 정도), 좁은 간격의 SMD(1/50인치)용 PCB의 검사가 제한되어 있어 이를 해결하기 위해서는 지그의 제작 비용이 증가된다는 문제점이 발생되었다.
또한, 장비가 대형화되어 테스트 속도가 느리고 유지 보수에 따른 비용이 많이 드는 문제점도 있었다.
일본, 대만, 홍콩 등 아시아지역의 검사방법은 정밀한 핀을 이용, PCB의 모델별 고정 지그를 제작하여 검사를 실시하고 있다.
이 경우 장비의 가격이 대단 약 3만불 정도로 저렴하고 테스트 속도가 빠르며 무인 자동화의 실현이 가능하고 고정핀을 사용하므로 인해 SMD 패드가 좁은 SMD용 PCB의 테스트에 매우 유리하지만, 범용 지그가 아닌 고정 지그이기 때문에 한번제작하면 다른 모델의 테스트에 사용할 수 없고 지그의 제작에 소요되는 비용이 유니버셜 타입보다 5 ∼ 10배정도 비싼 문제점이 있다.
상기한 PCB의 테스트는 PCB의 각 측정점(testing point:TP)에 맞게 스프링이 내장된 프로브(probe)를 지그(jig)상에 다수개 배치하여 PCB의 패턴이 프로브에 접속되도록 한 상태에서 전원을 인가하여 PCB의 테스트를 실시하고 있다.
도 1은 종래 장치의 구성을 나타낸 개략도로서, 테스터(1)의 상면에 컨넥터(2)가 고정되어 있고 PCB(3)가 로딩되는 지그(Jig)(4)의 저면에도 컨넥터(5)가 고정되어 이들 컨넥터(2)(5)가 기다란 복수개의 와이어(6)에 의해 상호 연결되어 지그에 전원이 인가되도록 되어 있다.
그리고 지그(4)에는 테스트할 PCB(3)의 패턴과 일치되게 복수개의 프로브(7)가 배치되어 있고 상기 각 프로브(7)와 지그(4)의 저면에 고정된 컨넥터(5)의 단자는 와이어(8)에 의해 각각 연결되어 있다.
따라서 흡착수단이 테스트할 PCB(3)를 흡착한 상태에서 지그(4)의 상면으로 이송된 다음 하강하여 흡착수단에 홀딩되어 있던 PCB(3)의 각 패턴을 지그(4)의 프로브(7)에 접속시키면 PCB의 각 패턴이 테스터(1)와 전기적으로 연결되므로 상기 테스터(1)에서 설정된 시간동안 패턴의 이상 유무를 판단한 다음 양품과 불량품으로 분류하여 양품은 출하하고 불량품은 폐기 처분하게 된다.
그러나 이러한 종래의 장치는 지그에 배치된 각각의 프로브가 컨넥터와 와이어에 의해 연결됨과 동시에 상기 컨넥터 또한 테스터의 컨넥터와 기다란 와이어에 의해 각각 연결되므로 그 구성이 복잡하여 지그의 생산에 따른 원가가 상승되는 문제점이 있었다.
또한, 기다란 와이어에 의해 테스트시 저항이 증가되었음은 물론 노이즈가 발생되므로 정확한 PCB의 정확한 테스트가 이루어지지 않는 폐단이 있었다.
본 고안은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, 지그의 구성을 개선하여 테스터와 지그사이에 와이어를 이용하지 않고도 지그에 전원을 인가할 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 형태에 따르면, 테스터의 상면에 각 단자와 연결되게 복수열의 콘택핀을 설치하고 지그의 일측에는 상기 콘택핀이 끼워져 전기적으로 통하여지도록 도전층을 갖는 통공을 형성하며 상기 통공과 프로브사이에는 와이어역할을 하는 패턴을 형성하여 각 프로브에 테스터의 전원이 인가되도록 구성된 것을 특징으로 하는 피시비테스터용 지그의 전원연결장치가 제공된다.
도 1은 종래 장치의 구성을 나타낸 개략도
도 2는 본 고안의 구성을 분해하여 나타낸 종단면도
도 3은 도 2의 결합상태 종단면도
도 4는 본 고안의 요부인 지그의 평면도
도면중 주요 부분에 대한 부호의 설명
1 : 테스터 7 : 프로브
9 : 콘택핀 10 : 지그
11 : 도전층 12 : 통공
13 : 패턴
이하, 본 고안을 일 실시예로 도시한 도 2 내지 도 4를 참고하여 더욱 상세히 설명하면 다음과 같다.
도 2는 본 고안의 구성을 분해하여 나타낸 종단면도이고 도 3은 도 2의 결합상태 종단면도이며 도 4는 본 고안의 요부인 지그의 평면도로서, 본 고안은 테스터(1)의 상면에 각 단자와 연결되게 복수열의 콘택핀(9)이 설치되어 있고 상기 테스터와 전기적으로 연결되는 지그(10)의 일측에는 상기 콘택핀(9)이 끼워져 전기적으로 통하여지도록 내주면에 도전층(11)을 갖는 통공(12)이 형성되어 있으며 상기 통공(12)과 프로브(7)사이에는 와이어역할을 하는 패턴(13)이 형성되어 있다.
상기 통공(12) 및 패턴(13)은 테스트할 PCB(3)의 종류에 따라 다양한 형태로 구성할 수 있다.
상기 지그(10)에 배치된 프로브(7)는 테스트할 PCB(3)의 각 패턴과 일치되게 배열되어 있음은 물론이다.
이와 같이 구성된 본 고안의 작용을 설명하면 다음과 같다.
먼저, 테스트할 PCB(3)의 종류에 따라 지그(10)를 선택하여 테스터(1)의 상면에 얹어 놓으면 상기 테스터의 상면에 형성된 콘택핀(9)에 지그(10)의 일측에 형성된 각 통공(12)이 끼워져 콘택핀(9)에 도전층(11)이 접속되므로 테스터의 전원이 지그(10)에 인가된다.
이러한 상태에서 흡착수단이 테스트할 PCB(3)를 흡착한 상태에서 지그(10)의 상면으로 이송된 다음 하강하여 흡착수단에 홀딩되어 있던 PCB(3)의 각 패턴을 지그(10)의 프로브(7)에 접속시키면 각 프로브(7)와 통공(12)의 도전층(11)이 패턴(13)으로 연결되어 있어 콘텍핀(9)을 통해 테스터(1)와 전기적으로 연결되므로 상기 테스터(1)에서 설정된 시간동안 패턴의 이상 유무를 판단하여 이를 콘트롤부에 알리게 되므로 최종 공정에서 PCB를 양품과 불량품으로 분류하여 양품은 출하하고 불량품은 폐기 처분하게 되는 것이다.
이상에서와 같이 본 고안은 테스터와 지그사이에 와이어를 사용하지 않고도지그에 테스터의 전원을 인가할 수 있어 PCB의 테스트시 저항치를 최소화하게 되므로 보다 정확한 PCB의 테스트가 가능해지게 됨음 물론 노이즈(noise)에 대한 영향도 최소화할 수 있게 된다.
또한, 그 구조가 간단해지므로 지그의 제작에 따른 비용도 최소화할 수 있게되는 효과도 얻게 된다.

Claims (1)

  1. 테스터의 상면에 각 단자와 연결되게 복수열의 콘택핀을 설치하고 지그의 일측에는 상기 콘택핀이 끼워져 전기적으로 통하여지도록 도전층을 갖는 통공을 형성하며 상기 통공과 프로브사이에는 와이어역할을 하는 패턴을 형성하여 각 프로브에 테스터의 전원이 인가되도록 구성된 것을 특징으로 하는 피시비테스터용 지그의 전원연결장치.
KR2020010036754U 2001-11-28 2001-11-28 피시비테스터용 지그의 전원연결장치 KR200265959Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020010036754U KR200265959Y1 (ko) 2001-11-28 2001-11-28 피시비테스터용 지그의 전원연결장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020010036754U KR200265959Y1 (ko) 2001-11-28 2001-11-28 피시비테스터용 지그의 전원연결장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074417A Division KR20030043327A (ko) 2001-11-27 2001-11-27 피시비테스터용 지그의 전원연결장치

Publications (1)

Publication Number Publication Date
KR200265959Y1 true KR200265959Y1 (ko) 2002-02-25

Family

ID=73113065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020010036754U KR200265959Y1 (ko) 2001-11-28 2001-11-28 피시비테스터용 지그의 전원연결장치

Country Status (1)

Country Link
KR (1) KR200265959Y1 (ko)

Similar Documents

Publication Publication Date Title
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US6870381B2 (en) Insulative covering of probe tips
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
CN212749137U (zh) 具有可配置探头固定装置的测试设备
KR20090082783A (ko) Eds 공정용 프로브 카드 어셈블리
JP5351171B2 (ja) 回路ボードアッセンブリ及び誤挿入検出装置
KR200265959Y1 (ko) 피시비테스터용 지그의 전원연결장치
US6326797B2 (en) Apparatus and method for evaluating printed circuit board assembly manufacturing processes
KR20030043327A (ko) 피시비테스터용 지그의 전원연결장치
CN113109696B (zh) 一种pcb板导电孔性能测试方法
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JPH0829475A (ja) 実装基板検査装置のコンタクトプローブ
JP2000074991A (ja) 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造
KR20090058862A (ko) 반도체 패키지 테스트 보드
JP2014020815A (ja) 基板検査装置および基板検査方法
KR101350793B1 (ko) 인쇄회로기판 통전 검사 지그
CN206531926U (zh) 测试装置
TWI385391B (zh) 高效率和高準確度之測試治具
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
KR20050067759A (ko) 반도체 검사장치
JP2928121B2 (ja) Icソケットの検査装置
JPH1038970A (ja) 検査治具および自動検査装置
KR0176519B1 (ko) Qep, ic의 검사 장치 및 검사 방법
JP4490005B2 (ja) プリント回路板の試験方法及び試験装置
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee