KR20020087532A - 반도체 공정에서 마크 형성 방법 - Google Patents

반도체 공정에서 마크 형성 방법 Download PDF

Info

Publication number
KR20020087532A
KR20020087532A KR1020010026081A KR20010026081A KR20020087532A KR 20020087532 A KR20020087532 A KR 20020087532A KR 1020010026081 A KR1020010026081 A KR 1020010026081A KR 20010026081 A KR20010026081 A KR 20010026081A KR 20020087532 A KR20020087532 A KR 20020087532A
Authority
KR
South Korea
Prior art keywords
shot region
mark
exposure
shot
forming
Prior art date
Application number
KR1020010026081A
Other languages
English (en)
Other versions
KR100611071B1 (ko
Inventor
최원웅
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010026081A priority Critical patent/KR100611071B1/ko
Publication of KR20020087532A publication Critical patent/KR20020087532A/ko
Application granted granted Critical
Publication of KR100611071B1 publication Critical patent/KR100611071B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/708Mark formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

노광 공정에서 샷 영역의 경계를 구분하기 위한 마크 형성 방법이 개시되어 있다. 하나의 웨이퍼에 대해 일련의 노광 공정을 수행할 때, 상기 샷 영역의 경계를 구분하기 위한 마크를 1회 노광 시에 웨이퍼 상에 패턴으로 형성되는 샷 영역의 사이즈에 따라 각각 구별되는 형상을 갖도록 형성한다. 따라서 하나의 웨이퍼에 수회에 걸쳐 일련의 노광 공정이 수행되더라도 각 노광 공정시에서의 샷 영역의 경계를 용이하게 구분할 수 있다. 그러므로 상기 샷 영역의 경계를 바르게 구분하지 못하여 발생되는 검사 오류 및 공정 불량을 최소화 할 수 있다.

Description

반도체 공정에서 마크 형성 방법{Method for forming mark in semiconductor processing}
본 발명은 반도체 공정에서 마크를 형성하는 방법에 관한 것으로, 보다 상세하게는 노광 공정을 수행할 때 샷 영역의 경계를 표시하는 마크를 형성하는 방법에 관한 것이다.
일반적으로 반도체 공정은 웨이퍼 상에 막을 증착하고, 상기 막에 패턴을 형성하면서 계속적으로 적층하여 이루어진다. 이를 위해 증착, 사진 공정, 식각 공정, 평탄화 공정, 이온 주입 공정을 포함하는 일련의 단위 공정들을 반복적으로 수행한다. 상기 단위 공정들 중에서 사진 공정은 미세한 선폭을 요구하는 최근의 고집적화된 반도체 장치를 구현함에 있어서 매우 중요한 공정중의 하나이다.
상기 사진 공정은 유기물인 포토레지스트층을 선택적으로 노광하여 포토레지스트 패턴을 형성하는 기술이다. 구체적으로 설명하면, 상기 포토레지스트층을 마스크 패턴를 사용하여 선택적으로 노광한다. 그러면 상기 노광에 의해 상기 포토레지스트의 용해도가 변하게 되고, 현상 공정에 의해 용해도가 큰 부분을 제거하여 포토레지스트 패턴을 형성한다.
상기 노광 공정은 1회 노광시에 웨이퍼의 소정 부위에 광이 조사되고, 상기 광이 조사된 부위에만 포토레지스트 패턴이 형성된다. 1회 노광시에 상기 광이 조사되는 부위의 넓이에 따라 상기 웨이퍼 상에 패턴이 형성되는 부위를 나타내는 샷 영역의 사이즈가 달라진다. 따라서 상기 노광 공정을 수행할 때는 상기 샷(shot)영역간의 경계를 구분할 수 있도록 마크(mark)를 형성한다.
상기 샷 영역의 경계에 마크를 형성하는 방법에 대한 일 예가 슈지 등(Tsuji, et al.)에게 허여된 미 합중국 특허 제 6,005,294호에 개시되어 있다.
상기 마크는 하나의 웨이퍼에 수행되는 일련의 노광 공정 중에서 샷 영역의사이즈가 가장 작은 노광 공정을 기준으로 하고, 상기 샷 영역의 각 모서리에 형성하였다.
그러나 반도체 장치의 제조를 위해 하나의 웨이퍼에서 수행되는 일련의 노광 공정에서, 상기 각각의 노광 공정에 의해 형성되는 샷 영역의 사이즈는 항상 동일하지 않다. 그러므로 상기 기준과 다른 샷 영역만큼 포토레지스트 패턴을 형성시키는 노광 장치를 사용하여 공정을 수행하면, 샷 영역의 경계를 구분하기가 매우 어렵다.
특히 상기 포토레지스트 패턴이 바르게 형성되었는가를 검사하고 계측하는 공정을 수행할 때 상기 샷 영역의 경계를 구분하기가 어려우며, 만일 상기 샷 영역의 경계를 바르게 구분하지 못하면 검사 오류가 발생되어 공정 불량을 야기하는 문제점이 있다.
따라서, 본 발명의 목적은 노광 공정에서 샷 영역의 경계를 구분하기 위한 마크 형성 방법을 제공하는 데 있다.
도 1a 내지 도 1c는 샷 영역의 경계를 구분하기 위한 마크의 형상을 나타내는 도면이다.
도 2a 내지 도 2b는 샷 영역의 경계를 구분하기 위한 마크의 형상을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 마크의 형성 방법을 설명하기 위한 도면이다.
도 4는 도 3의 설명에서 제1 마크를 형성한 일 예를 나타내는 도면이다.
도 5는 도 3의 설명에서 제2 마크를 형성한 일 예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 마크 12 : 제2 마크
30 : 제1 샷영역 32 : 제2 샷 영역
상기한 목적을 달성하기 위하여, 본 발명은 하나의 웨이퍼에 대해 일련의 노광 공정을 수행할 때, 상기 샷 영역의 경계를 구분하기 위한 마크를 1회 노광 시에 웨이퍼 상에 패턴으로 형성되는 샷 영역의 사이즈에 따라 각각 구별되는 형상을 갖도록 형성한다.
본 발명의 마크는 각각의 샷 영역의 각 모서리 부위에 형성된다.
따라서 하나의 웨이퍼에 대해 일련의 노광 공정이 수행되더라도, 각 노광 공정시에서의 샷 영역의 경계를 용이하게 구분할 수 있다. 그러므로 상기 샷 영역의 경계를 바르게 구분하지 못하여 발생되는 검사 오류 및 공정 불량을 최소화 할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1c는 샷 영역의 경계를 구분하기 위한 마크의 형상을 나타내는 도면이다.
도 1a 내지 도 1c에 도시한 마크는 연속적으로 이어지는 라인 형태를 갖는다. 이러한 라인 형태의 마크는 일반적으로 하부막을 식각하기 위한 식각 마스크 로서의 포토레지스트 패턴을 형성할 때, 노광 공정에서 샷 영역의 경계를 표시한다.
도 1a는 하나의 웨이퍼에 단위 공정들을 수행하여 반도체 장치로 제조될 때 까지 수행되는 일련의 노광 공정에서, 샷 영역의 사이즈가 가장 작은 노광 공정에서의 샷 영역인 기준 샷 영역의 경계를 표시하는 제1 마크(10)의 형상을 나타낸다.
그리고 도 1b 내지 도 1c는 상기 기준 샷 영역에 비해 샷 영역의 사이즈가 큰 노광 공정에서의 샷 영역의 경계를 표시하기 위한 제2 마크(12) 및 제3 마크(13)를 나타낸다.
도 2a 내지 도 2b는 샷 영역의 경계를 구분하기 위한 마크의 형상을 나타내는 도면이다.
도 2a 내지 도 2b에 도시한 마크는 다수개의 작은 패턴들로 이루어진 박스 형태를 갖는다. 이러한 박스 형태의 마크는 일반적으로 이온 주입을 위한 포토레지스트 패턴을 형성하는 노광 공정에서 샷 영역의 경계를 표시한다.
마찬가지로, 도 2a는 일련의 노광 공정에서, 샷 영역의 사이즈가 가장 작은 노광 공정에 의 샷 영역인 기준 샷 영역의 경계를 표시하는 제4 마크(20)의 형상을 나타낸다. 그리고 도 2b는 상기 기준 샷 영역에 비해 샷 영역의 사이즈가 큰 노광 공정에서의 샷 영역의 경계를 표시하기 위한 제5 마크(22)를 나타낸다.
상기 마크들은 포토레지스트막을 노광할 때, 샷 영역의 각 모서리 부위에 형성하여 상기 샷 영역의 경계를 용이하게 구분할 수 있도록 한다.
상기 마크들의 형상을 도시하였지만 상기 형상은 일 예에 불과하며, 샷 영역의 사이즈에 따라 다양한 형상을 갖는 마크들을 형성할 수 있다. 다만, 상기 샷 영역의 사이즈가 작을 경우에 상기 웨이퍼에 형성되는 마크의 수가 많아지기 때문에, 상기 샷 영역의 사이즈가 작을수록 간단한 패턴의 마크를 형성하는 것이 바람직하다.
도 3은 본 발명의 일 실시예에 따른 마크의 형성 방법을 설명하기 위한 도면이다.
도 3을 참조하면, 웨이퍼 상에 제 1막(S10)을 형성하고, 상기 제 1막 상에 포토레지스트막을 코팅한다.(S12)
상기 코팅된 포토레지스트막에 대해 제1 노광을 수행하여 포토레지스트 패턴을 형성하고, 상기 제1 노광 시에 제 1샷 영역의 경계를 표시하는 제1 마크를 동시에 형성한다.(S14)
이를 좀 더 자세히 설명하면, 상기 포토레지스트막 상에 마스크를 개재하고 노광하여 상기 포토레지스트 패턴을 형성한다.
그런데, 상기 노광 공정을 수행할 때 웨이퍼 전체에 광을 조사하여 일시에 포토레지스트 패턴을 형성하는 것이 아니라, 1회 노광 시에 소정의 부위에만 광이 조사되고 상기 광이 조사된 부위에만 포토레지스트 패턴이 형성된다. 그러므로 상기 웨이퍼 전체에 포토레지스트 패턴을 형성하기 위해서는 수회에 걸쳐 노광이 수행되어야 한다.
이러한 1회 노광을 샷 이라고 하며, 상기 샷에 의해 상기 포토레지스트 패턴이 형성되는 영역을 샷 영역이라고 한다. 따라서 상기 1회 노광에 의해 광이 조사되는 범위가 넓을 경우에는 상기 샷 영역의 사이즈가 넓어지고, 반면에 상기 포토레지스트 패턴의 정렬 정밀도는 떨어지게 된다. 상기 샷 영역의 사이즈는 각 노광 공정을 수행하기 위한 장비마다 다르고, 하나의 웨이퍼에서 수행되는 일련의 노광 공정에서 모두 동일한 샷 영역을 가지면서 공정이 수행되는 것이 아니다. 따라서 상기 포토레지스트 패턴을 형성할 때 각 노광 공정에 의해 형성되는 샷 영역의 경계를 확인하는 마크도 함께 형성한다.
즉, 상기 포토레지스트 패턴을 형성하기 위한 상기 제1 노광을 수행할 때, 상기 제1 노광 공정에서의 제 1샷 영역의 경계를 표시하는 제1 마크를 동시에 형성한다. 상기 제1 마크는 상기 제1 샷영역의 각 모서리 부분에 형성되어 상기 제1 샷 영역의 경계를 구분할 수 있도록 한다.
상기 제1 샷 영역은 상기 하나의 웨이퍼 상에 수행되는 일련의 노광 공정에서 가장 작은 샷 영역을 갖는 기준 샷 영역이다. 즉, 상기 제1 노광 공정은 1회 노광에 의해 포토레지스트 패턴이 형성되는 부위의 면적이 작다. 또한 상기 제1 노광 공정에 의해 상기 웨이퍼 상에 형성되는 제1 마크의 수는 많아진다. 그러므로 기준샷 영역을 표시하는 제1 마크는 단순한 패턴으로 형성하는 것이 바람직하다.
도 4는 도 3의 설명에서 제1 마크를 형성한 일 예를 나타내는 도면이다.
도 4를 참조하면, 점선으로 도시한 각각의 사각형만큼이 제1 샷 영역(30)을 나타내고, 상기 제1 샷 영역(30)의 각 모서리 부위에 제1 마크(10)가 형성되어 있다. 상기 제1 마크(10)는 상기 도 1a에 도시된 마크로 나타내었다.
상기 포토레지스트 패턴이 형성된 상기 제1 막에 대해 소정의 단위 공정들을 수행한다.(S16)
상기 단위 공정들은 상기 포토레지스트 패턴의 정렬 정밀도를 검사하고 계측하는 공정과, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 제1막을 식각하여 제1막 패턴을 형성하는 공정들을 포함한다.
상기 포토레지스트 패턴의 정렬 정밀도를 검사하고 계측하는 공정에서 패턴이 정확히 형성되지 않은 것이 확인되면, 상기 포토레지스트막을 제거하고 리워크를 수행하여 공정 불량을 방지할 수 있기 때문에 상기 정렬 정밀도를 정확히 검사하는 것이 매우 중요하다.
상기 정렬 정밀도를 검사를 위해서는 샷 영역의 경계를 구분하여야 하며, 이는 상기 제1 마크에 의해 용이하게 구분할 수 있다.
상기 단위 공정들이 수행된 결과물 상에 제 2막을 형성하고(S18), 상기 제 2막 상에 포토레지스트를 코팅한다.(S20)
상기 코팅된 포토레지스트막에 대해 제2 노광을 수행하여 포토레지스트 패턴을 형성하고, 상기 제2 노광 시에 제2 샷 영역의 경계를 표시하는 제2 마크를 동시에 형성한다.(S22) 이 때 상기 제2 샷 영역은 상기 제1 샷 영역과 다른 사이즈를 갖는다.
상기 제2 마크는 상기 제2 샷 영역의 각 모서리 부위에 형성하여 상기 제2 샷 영역의 경계를 구분한다. 그리고 이 때 형성되는 제2 마크는 상기 제1 마크와는 구분되는 형상을 갖도록 한다.
상기 제2 노광에서의 제2 샷 영역은 기준 샷인 상기 제1 샷 영역에 비해 1보다 큰 정수배의 사이즈를 갖는다. 그리고 상기 제2 마크를 형성할 때 상기 제2 마크가 형성되지 않는 부위에 한해, 상기 기준 샷 영역을 구분하기 위한 제1 마크를 더 형성시킨다.
따라서 상기 제1 마크에 의해 기준 샷 영역을 구분할 수 있을 뿐 아니라 현 노광 공정인 제2 노광 공정에서의 제2 샷 영역도 용이하게 구분할 수 있다.
도 5는 도 3의 설명에서 제2 마크를 형성한 일 예를 나타내는 도면이다.
도 5를 참조하면, 점선으로 도시한 각각의 사각형만큼이 제2 샷 영역(32)을 나타내고, 이는 상기 도 4에 도시한 제1 샷 영역(30)의 2배 사이즈를 가진다.
또한 상기 제2 마크(12)를 형성할 때 상기 제2 마크(12)가 형성되지 않는 부위에 한해, 상기 기준 샷 영역을 구분하기 위한 제1 마크(10)를 더 형성되어 있다.그리고, 상기 제1 및 제2 마크(10, 12)는 각각 상기 도 1a 및 1b에 도시한 마크를 사용하여 나타내었다.
따라서 상기 제2 노광에 의해 형성된 포토레지스트 패턴의 정렬 정밀도를 검사하고 계측할 때, 상기 제2 마크에 의해 상기 제2 샷 영역을 용이하게 구분할 수 있고, 이로 인해 상기 검사시의 오류를 최소화 할 수 있다. 때문에 상기 검사 오류에 따른 반도체 장치의 불량을 미연에 방지할 수 있다.
계속적으로 상기 웨이퍼에 대해 일련의 노광 공정을 수행할 때, 상기 샷 영역의 사이즈에 따라 각각 구별되는 형상의 마크를 형성할 수 있다. 그리고, 식각 마스크로 사용되는 포토레지스트 패턴 뿐 아니라 이온 주입을 위한 포토레지스트 패턴에서도 상기와 같이 샷 영역의 사이즈에 따라 각각 구별되는 형상의 마크를 형성할 수 있음을 알려둔다.
상술한 바와 같이 본 발명에 의하면, 상기 웨이퍼에 대해 일련의 노광 공정을 수행할 때 상기 샷 영역의 사이즈에 따라 각각 구별되는 형상의 마크를 형성함으로서 샷 영역의 경계를 용이하게 구분할 수 있다. 따라서 상기 샷의 경계를 바르게 구분하지 못하여 발생되는 검사 오류를 방지하고, 상기 검사 오류에 의한 공정 불량을 최소화 하여 반도체 장치의 생산성을 향상시키는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 하나의 웨이퍼에 대해 일련의 노광 공정을 수행할 때, 상기 샷 영역의 경계를 구분하기 위한 마크는 1회 노광 시에 웨이퍼 상에 패턴으로 형성되는 샷 영역의 사이즈에 따라 각각 구별되는 형상을 갖도록 형성하는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  2. 제1항에 있어서, 상기 마크는 각각의 샷 영역의 각 모서리 부위에 형성되는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  3. 제1항에 있어서, 상기 일련의 노광 공정 중에서 샷 영역의 사이즈가 가장 작은 노광 공정에서의 샷 영역을 기준 샷 영역으로 하고, 상기 기준 샷 영역과 다른 샷 영역을 갖는 노광 공정에서의 샷 영역들은 상기 기준 샷 영역의 사이즈에 대해 1보다 큰 정수배의 사이즈를 갖는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  4. 제3항에 있어서, 상기 기준 샷 영역과 다른 샷 영역을 갖는 노광 공정에서 는 상기 샷 영역을 구분하기 위한 제2 마크를 형성하고, 동시에 상기 제2 마크가 형성되지 않는 부위에 한하여 상기 기준 샷 영역을 구분하는 제1 마크를 더 형성시키는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  5. 제1항에 있어서, 상기 각각의 마크들은 라인으로 이루어지는 소정의 형태를 갖는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  6. 제1항에 있어서, 상기 각각의 마크들은 다수개의 작은 패턴으로 이루어지는 소정의 형태를 갖는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  7. 반도체 기판상에 제1막을 형성하고 포토레지스트를 코팅하는 단계;
    상기 코팅된 포토레지스트에 대해 제1 노광을 수행하여 포토레지스트 패턴을 형성하고, 이 때 상기 제1 샷 영역의 경계를 표시하는 제1 마크를 동시에 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 제1막에 대해 소정의 단위 공정을 수행하는 단계;
    상기 단위 공정이 수행된 결과물 상에 제2막을 형성하고, 상기 제2막 상에 포토레지스트를 코팅하는 단계;
    상기 코팅된 포토레지스트에 대해 제2 노광을 수행하여 포토레지스트 패턴을 형성하고, 이 때 제2 샷 영역의 경계를 표시하는 제2 마크를 형성하는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  8. 제7항에 있어서, 상기 제1 마크는 상기 제1 샷 영역의 각 모서리 부위에 형성되는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  9. 제7항에 있어서, 상기 제2 마크는 상기 제2 샷 영역의 각 모서리 부위에 형성되는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  10. 제7항에 있어서, 상기 제1 마크와 제2 마크는 서로 구별되는 형상을 갖도록 형성하는 것을 특징으로 하는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  11. 제7항에 있어서, 상기 제1 샷 영역은 수행되는 일련의 노광 공정에서 가장 작은 샷 영역을 갖는 기준 샷 영역인 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  12. 제7항에 있어서, 상기 제2 샷 영역은 상기 제1 샷 영역에 대해 1보다 큰 정수배의 사이즈를 갖는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
  13. 제1항에 있어서, 상기 제2 마크를 하고, 동시에 상기 제2 마크가 형성되지 않는 부위에 한하여 상기 기준 샷 영역을 구분하는 제1 마크를 더 형성시키는 것을 특징으로 하는 반도체 공정에서 마크 형성 방법.
KR1020010026081A 2001-05-14 2001-05-14 반도체 공정에서 마크 형성 방법 KR100611071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010026081A KR100611071B1 (ko) 2001-05-14 2001-05-14 반도체 공정에서 마크 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010026081A KR100611071B1 (ko) 2001-05-14 2001-05-14 반도체 공정에서 마크 형성 방법

Publications (2)

Publication Number Publication Date
KR20020087532A true KR20020087532A (ko) 2002-11-23
KR100611071B1 KR100611071B1 (ko) 2006-08-09

Family

ID=27704728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026081A KR100611071B1 (ko) 2001-05-14 2001-05-14 반도체 공정에서 마크 형성 방법

Country Status (1)

Country Link
KR (1) KR100611071B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246921A (ja) * 1990-02-23 1991-11-05 Matsushita Electron Corp 半導体装置の製造方法
JP3369266B2 (ja) * 1993-09-24 2003-01-20 株式会社ニコン ステージの位置制御精度の測定方法
JP3372685B2 (ja) * 1994-12-15 2003-02-04 キヤノン株式会社 半導体露光装置
JPH09232202A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 投影露光装置におけるアライメント方法
US6071656A (en) * 1999-07-07 2000-06-06 United Microelectronics Corp. Photolithography technique utilizing alignment marks at scribe line intersections

Also Published As

Publication number Publication date
KR100611071B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
US7241541B2 (en) Method of the adjustable matching map system in lithography
US6245584B1 (en) Method for detecting adjustment error in photolithographic stepping printer
US7855035B2 (en) Exposure mask, manufacturing method of electronic device, and checking method of exposure mask
US20050085085A1 (en) Composite patterning with trenches
US6420077B1 (en) Contact hole model-based optical proximity correction method
US6737205B2 (en) Arrangement and method for transferring a pattern from a mask to a wafer
US20050026385A1 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
JP7445003B2 (ja) マルチステッププロセス検査方法
KR100611071B1 (ko) 반도체 공정에서 마크 형성 방법
KR20100089503A (ko) 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법
US6228661B1 (en) Method to determine the dark-to-clear exposure dose for the swing curve
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
KR100644068B1 (ko) 포토리소그라피용 마스크
KR20050066889A (ko) 마스크 정렬 및 오버레이 정렬을 위한 마크 시스템
KR20030000990A (ko) 반도체 기판의 오버레이 측정방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR100532761B1 (ko) 오버레이 측정 마크의 형성 방법
US6410350B1 (en) Detecting die speed variations
US7709186B2 (en) Method for exposing photoresist film of semiconductor device
KR20090106902A (ko) 블랭크마스크 및 이를 이용한 포토마스크 제조방법
KR20050032871A (ko) 반도체 소자 제조장치 및 제조 방법
KR20070005810A (ko) 웨이퍼 얼라인먼트 방법
KR19980055914A (ko) 반도체 소자 제조용 래티클
JPH06295854A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee