KR19980055914A - 반도체 소자 제조용 래티클 - Google Patents

Abstract

본 발명은 반도체 소자 제조용 래티클에 관한 것으로, 노광 필드부의 외측 각 상부 및 하부에 대향하여 인접하도록 일정 간격으로 다수개의 라인 패턴이 형성된 모니터링부를 형성함으로써 래티클 및 웨이퍼 간의 수직 및 수평차로 인해 발생되는 포커스 및 수평불량을 조절할 수 있는 효과가 있다.

Description

반도체 소자 제조용 래티클

본 발명은 반도체 소자 제조용 래티클에 관한 것으로 특히, 노광 공정시 웨이퍼의 수평도(Leaveling)를 조절할 수 있는 반도체 소자 제조용 래티클에 관한 것이다.

일반적으로 반도체 소자를 제조하기 위해서는 도전층, 절연막 등과 같은 여러가지의 층을 형성해야 하며, 각각의 층을 형성한 후에는 필요한 부분만 남도록 제거시키기 위한 패터닝 공정을 실시하게 된다. 이와 같은 패터닝 공정은 사진(Lithography) 및 식각(Etch) 공정에 의해 이루어지며 사진 공정은 감광막(Photoresist)을 도포한 후 래티클(Reticle)을 이용하여 감광막을 노광(Exposure)하고, 현상(Develop)하여 감광막 패턴을 형성하는 과정이고, 식각 공정은 사진 공정에 의해 얻어진 감광막 패턴을 마스크(Mask)로 이용하여 패터닝하는 과정이다.

즉, 패터닝 공정은 래티클 상에 레이-아웃(Lay-out)된 패턴을 소정의 층에 그대로 구현시키는 기술이다. 그런데 상기 노광 공정시 노광 장비(Stepper)의 스테이지(Stage)상에 장착된 웨이퍼의 수평(Level) 상태가 정확히 조절되지 않은 경우 웨이퍼의 중앙부와 주변부 또는 주변부간의 패턴이 서로 다르게 형성되는 현상이 발생된다. 이를 방지하기 위해서는 웨이퍼의 각 부분에 형성된 패턴을 CD-SEM(Critical Dimension Scanning Electron Microscope)상 평면도만으로 판단하여 노광장비의 수직 및 수평 불량 정도를 판단하고, 판단된 결과에 따라 스테이지의 위치를 수직 및 수평으로 이동시켜 웨이퍼의 포커스(Focus) 및 수평도를 조절한다. 그러나 이와 같은 작업은 조작자에 따라 일정치 않고, CD-SEM 측정 장비의 상태에 따라 다르므로 웨이퍼의 포커스 및 수평도를 정확하게 조절할 수 없기 때문에 소자의 특성을 저하시키는 문제가 발생된다.

따라서 본 발명은 노광 필드부의 외측 각 모서리 부분에 크기가 일정한 다수개의 라인 패턴을 갖는 모니터링부를 형성하고, 이를 이용하여 웨이퍼 상에 형성된 모니터 패턴을 CD-SEM 장비로 판단하여 수평불량 정도를 판단할 수 있는 반도체 소자 제조용 래티클을 제공하는 것을 그 목적이 있다.

상술한 목적을 실현하기 위한 본 발명에 따른 반도체 소자 제조용 래티클은 크롬을 선택적으로 코팅시킬 수 있는 기판과, 웨이퍼가 노광될 다이와 일치되며 중앙부에 회로 패턴이 형성되는 노광 필드부와, 상기 노광 필드부 양측 외부의 상부 및 하부 가장자리에 인접하도록 대향하여 형성되는 모니터링부로 이루어진다.

도 1은 본 발명에 따른 반도체 소자 제조용 래티클의 평면도.

도 2는 도 1에 도시된 모니터링부의 확대 평면도.

도 3은 도 1의 반도체 소자 제조용 래티클을 이용한 사진 공정에 의해 패턴이 형성된 웨이퍼의 평면도.

도 4는 웨이퍼의 수평불량에 따른 모니터 패턴의 형상을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

1 : 기판2 : 노광 필드부

3A 내지 3D : 제 1 내지 제 4 모니터링부

4A 내지 4D : 제 1 내지 제 4 모니터링 패턴부

6 : 스트라이브 라인10 : 웨이퍼

31 : 라인 패턴41 : 모니터 패턴

F1 내지 F4 : 제 1 내지 제 4 노광필드

이하, 본 발명에 따른 반도체 소자 제조용 래티클을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 반도체 소자 제조용 래티클의 평면도이고, 도 2는 도 1에 도시된 모니터링부의 확대 평면도이다.

반도체 소자 제조용 래티클은 도 1에 도시된 바와 같이 웨이퍼의 노광될 다이(Die)와 일치되는 기판(1)과, 이 기판(1)의 중앙부에 회로 패턴이 형성된 노광 필드부(2)가 형성된다. 기판(1)은 사용되는 감광막의 종류에 따라 크롬(Cr)을 선택적으로 코팅(Coating)시킬 수 있는 석영 기판을 이용한다. 상기 노광 필드부(5) 일측 외부의 상부 및 하부에는 노광 필드부(5)와 인접 되도록 제 1 및 제 4 모니터링부(3A 및 3D)가 각각 형성되고, 노광 필드부(5) 다른 일측 외부의 상부 및 하부에는 노광 필드부(5)와 인접 되도록 제 2 및 제 3 모니터링부(3B 및 3C)가 각각 형성된다. 그리고, 제 1 내지 제 4 모니터링부(3A 내지 3D)는 도 2에 도시된 바와 같이 일정 간격으로 크기가 동일한 라인 패턴(31)이 다수개 형성된다. 그리고, 이 라인 패턴(31)은 0.3 내지 1.5㎛의 크기로 형성되며, 라인 패턴(31)의 개수는 수차례의 시험에 의해 적절하게 결정한다.

상기와 같이 구성된 래티클을 이용한 사진 공정을 도 3을 참조하여 설명하면 다음과 같다. 감광막이 형성된 웨이퍼(10)를 노광 장비의 스테이지(도시안됨) 상에 장착시킨 후 상기 래티클을 이용하여 웨이퍼(10)의 제 1 내지 제 4 노광 필드(F1 내지 F4)를 각각 노광시킨다. 다음으로 이 웨이퍼(10) 상에 노광된 감광막을 현상하면 제 1 내지 제 4 노광 필드(F1 내지 F4)와 인접된 스크라이브 라인(6)상에는 제 1 내지 제 4 모니터링 패턴부(4A 내지 4D)가 각각 형성되는데, 제 1 노광 필드(F1) 우측 하부의 스크라이브 라인(6) 상에는 제 3 모니터링부(3C)에 의해 제 3 모니터링 패턴부(4C)가 형성되고, 제 2 노광 필드(F2) 좌측 하부의 스크라이브 라인(6) 상에는 제 4 모니터링부(3D)에 의해 제 4 모니터링 패턴부(4D)가 형성되고, 제 3 노광 필드(F3) 좌측 상부의 스크라이브 라인(6) 상에는 제 1 모니터링부(3A)에 의해 제 1 모니터링 패턴부(4A)가 형성되고, 제 4 노광 필드(F4) 우측 상부의 스크라이브 라인(6) 상에는 제 2 모니터링부(3B)에 의해 제 2 모니터링 패턴부(4B)가 형성된다. 그리고, 상기 제 1 내지 제 4 모니터링 패턴부(4A 내지 4D) 각각에는 라인 패턴(31)과 일치되는 모니터 패턴(41)이 형성된다. 제 1 내지 제 4 모니터링 패턴부(4A 내지 4D)에 형성된 각각의 모니터 패턴(41)은 반도체 소자 제조용 래티클에 형성된 제 1 내지 제 4 모니터링부(3A 내지 3D)의 라인 패턴(31)에 의해 형성된 패턴이다. 이때 라인 패턴(31)에 형성된 각각의 모니터 패턴(41)의 형상을 도 4에 도시하였는데, 좌측으로부터 화살표 A로 도시된 방향은 포커스가 +방향으로 전이(Shift) 됨에 따라 형성된 모니터 패턴(41)의 단면을 도시한다. 즉, 모니터 패턴(41)의 경사(Sleep) 정도에 따라 수평불량 정도를 알 수 있다. 그러므로 이를 고려하여 웨이퍼(10)의 수평도가 조절되도록 스테이지를 이동시킨다.

상술한 바와 같이 본 발명에 의하면 노광 필드부의 외측 각 모서리부에 모니터링부가 형성된 래티클을 이용하여 스크라이브 라인상에 모니터링 패턴부를 형성하고, 모니터링 패턴부에 형성된 각각의 모니터 패턴을 형상을 검사하여 웨이퍼의 포커스 및 수평도를 조절함으로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Claims (3)

1. 반도체 소자 제조용 래티클에 있어서,

   크롬을 선택적으로 코팅시킬 수 있는 기판과,

   웨이퍼가 노광될 다이와 일치되며 중앙부에 회로 패턴이 형성되는 노광 필드부와,

   상기 노광 필드부 양측 외부의 상부 및 하부 가장자리에 인접하도록 대향하여 형성되는 모니터링부로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 래티클.
2. 제1항에 있어서,

   상기 모니터링부는 일정 간격으로 크기가 동일한 라인 패턴이 다수개 형성되는 것을 특징으로 하는 반도체 소자 제조용 래티클.
3. 제2항에 있어서,

   상기 라인 패턴은 0.3 내지 1.5㎛의 크기로 형성되는 것을 특징으로 하는 반도체 소자 제조용 래티클.