KR20020082688A - 이동 전화기 시스템의 수신장치 - Google Patents

이동 전화기 시스템의 수신장치 Download PDF

Info

Publication number
KR20020082688A
KR20020082688A KR1020010022414A KR20010022414A KR20020082688A KR 20020082688 A KR20020082688 A KR 20020082688A KR 1020010022414 A KR1020010022414 A KR 1020010022414A KR 20010022414 A KR20010022414 A KR 20010022414A KR 20020082688 A KR20020082688 A KR 20020082688A
Authority
KR
South Korea
Prior art keywords
clock
offset
voltage
response
output
Prior art date
Application number
KR1020010022414A
Other languages
English (en)
Other versions
KR100388478B1 (ko
Inventor
최준혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0022414A priority Critical patent/KR100388478B1/ko
Publication of KR20020082688A publication Critical patent/KR20020082688A/ko
Application granted granted Critical
Publication of KR100388478B1 publication Critical patent/KR100388478B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/007—Control dependent on the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/008—Control by switched capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 이동 전화기 시스템의 초기 셋팅 시간을 현저히 감소시키는 이동 전화기 수신장치에 관한것으로 이를 위한 본 발명은, 수신된 전파를 필터링하여 두개의 차동 신호를 출력하는 고차 능동 필터; 상기 차동 신호 중 하나를 일입력으로 하는 증감수단; 상기 증감수단의 출력을 일입력으로 하고 상기 고차능동필터의 출력을 타입력으로 하여 디지털 신호로 변환하는 아날로그-디지털 변환수단; 상기 디지털 신호를 입력으로 하여 디지털 프로세싱 및 옵셋 보정 작업을 활성화하기 위한 제어신호를 출력하는 디지털 신호 처리수단; 상기 고차 능동 필터의 두개의 차동 신호를 일입력으로 하여 피드백 루프를 형성하며, 상기 제어신호를 타입력으로 하여 활성화 되어 상기 일입력을 출력하는 스위칭 수단; 상기 디지털 신호 처리수단의 상기 제어신호를 일입력으로 하여 다른 피드백 루프를 형성하며, 상기 제1 제어신호에 의해 활성화되어 타입력인 상기 스위칭 수단의 출력에서 옵셋값을 추출하여 상기 증감수단의 타입력으로 전달하는 옵셋검출수단을 포함하여 이루어지는 것을 특징으로 한다.

Description

이동 전화기 시스템의 수신장치{Receive apparatus for mobile communication system}
본 발명은 이동 전화기 시스템에서 옵셋을 감소시키는 수신장치에 관한것으로, 특히 이동 전화기 시스템의 초기 셋팅 시간을 현저히 감소시키는 이동 전화기 수신장치에 관한것이다.
일반적으로, 이동전화기 시스템의 수신장치는 수신된 전파를 고차 능동 필터에서 필터링한후 아날로그-디지털 변환기에서 디지털 신호로 변환시키고, 디지털 시그널 프로세싱(DSP)한다음, 최종적으로 음성신호로 변환하는 과정으로 되어있다.
이와같이 구성된 수신장치가 전원 입력이 된다음 정상적으로 사용할수 있는 상태를 셋팅되었다고 하며, 사용할수 있을때 까지 걸리는 시간을 초기 셋팅 시간이라 하며, 상기 초기 셋팅 시간은 작을수록 좋다.
이동 전화기 시스템에서는 고차 능동 필터를 사용하게 되는데, 능동 필터는 반도체 제조 공정상에서 발생하는 오차로 인하여 실제 필터로서 사용할때 다양한 직류 옵셋값을 가지게 되며, 이 옵셋값으로 인하여 상기 아날로그-디지털 변환기에서 변환된 신호가 왜곡되게 된다.
따라서, 이동 전화기 시스템에서는 상기 고차 능동 필터의 옵셋값을 제거하기 위한 회로를 내장해야 하였으며 상기 옵셋값은 이동 전화기 시스템이 초기, 즉 전원이 들어오는 시점에 상기 고차 능동 필터의 옵셋값을 저장해 두었다가 이동 전화기 시스템이 정보(예컨데 음성, 문자등)를 수신할때 적용할수 있어야 한다.
도 1은 종래의 이동 전화기 시스템의 수신장치를 도시한 블럭 다이어 그램으로, 종래의 이동 전화기 시스템의 수신장치는, 수신된 전파를 필터링 하는 고차 능동 필터(10)와, 상기 고차 능동 필터(10)의 아날로그 출력값을 디지털값으로 변환하는 아날로그-디지털 변환기(20)와, 옵셋의 영향을 받은 상기 아날로그-디지털 변환기(20)의 출력에서 옵셋값만을 저장하는 옵셋저장 레지스터(30)와, 상기 옵셋저장 레지스터(30)에 디지털의 형태로 저장된 옵셋값을 아날로그 형태로 바꾸는 디지털-아날로그 변환기(40)를 포함하여 이루어진다.
상기와 같이 구성된 종래의 이동 전화기 시스템의 수신장치의 동작을 도 1을 참조하여 설명하면, 먼저 고차 능동 필터(10)에서 반도체 공정상에 발생한 옵셋값이 포함된 신호가 아날로그-디지털 변환기(20)에 입력된다.
다음으로, 상기 아날로그-디지털 변환기(20)의 출력이 4비트라고 가정하면 총 16 가지의 디지털 값을 표현할수 있으며, 상기 로우 패스 필터(10)의 출력파형이 사인파의 형태를 띄므로 상기 16개의 디지털값중 중간인 7 내지 8번째 디지털값을 이동 전화기가 전파를 수신하기 전인 초기상태의 데이터로 설정할수 있다.
다음으로, 옵셋저장 레지스터(30)는 상기 초기상태의 데이터값을 저장하고 상기 아날로그-디지털 변환기(20)의 출력전압이 옵셋저장 레지스터(30)가 가지고 있는 데이터 보다 크거나 작을 경우 그 차이(옵셋값)를 디지털-아날로그 변환기(40)로 전달한다.
마지막으로, 디지털-아날로그 변환기(40)는 상기 옵셋저장 레지스터(30)에서 전송받은 옵셋값을 아날로그 값으로 바꾸어 상기 아날로그-디지털 변환기(20)의 입력값에서 가감한다.
여기서, 상기 옵셋저장 레지스터(30)는 기준 데이터와 상기 아날로그-디지털 변환기(20)의 출력값을 비교하여 옵셋값을 찾아내고 저장하는데, 일종의래치(latch)로 구성되어 있다.
즉, 일정시간 딜레이된 후에야 디지털-아날로그 변환기(40)로 옵셋값을 전송할수 있으며, 이로인해 이동전화기 시스템의 수신장치의 초기 셋팅시간이 길어지게 되었으며 상기 옵셋저장 레지스터(30)에서 출력되는 옵셋값을 상기 디지털-아날로그 변환기(20)에서 변환하는 과정을 거쳐야 하므로 이또한 많은 시간을 소요하게 되어 이동 전화기 시스템의 수신장치의 초기 셋팅시간이 길어지게 되는 문제점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여, 디지털-아날로그 변환기와 레지스터를 사용하지 않으면서도 이동 전화기 시스템의 수신장치의 초기 셋팅시간을 감소시키는 옵셋 제거 시스쳄을 제공하고자 한다.
도 1은 종래의 이동전화 시스템의 수신장치의 블럭 다이어 그램.
도 2는 본 발명에 따른 이동전화 시스템의 수신장치의 블럭 다이어 그램.
도 3은 본 발명에 따른 옵셋 검출 회로부의 블럭 다이어 그램.
도 4는 본 발명에 따른 옵셋 검출 회로부의 상세 회로도.
도 5는 본 발명에 따른 클럭 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : 고차 능동 필터 200 : 아날로그-디지털 변환부
300 : 디지털 신호 처리부 400 : 스위치부
500 : 옵셋 검출 회로부 600 : 증감부
본 발명은 이동 전화기 시스템에서 옵셋을 감소시키면서 이동 전화기 시스템의 초기 셋팅 시간을 현저히 감소시키는 이동 전화기 시스템의 수신장치에 관한것으로, 수신된 전파를 필터링하여 두개의 차동 신호를 출력하는 고차 능동 필터; 상기 차동 신호 중 하나를 일입력으로 하는 증감수단; 상기 증감수단의 출력을 일입력으로 하고 상기 고차능동필터의 출력을 타입력으로 하여 디지털 신호로 변환하는 아날로그-디지털 변환수단; 상기 디지털 신호를 입력으로 하여 디지털 프로세싱 및옵셋 보정 작업을 활성화하기 위한 제어신호를 출력하는 디지털 신호 처리수단; 상기 고차 능동 필터의 두개의 차동 신호를 일입력으로 하여 피드백 루프를 형성하며, 상기 제어신호를 타입력으로 하여 활성화 되어 상기 일입력을 출력하는 스위칭 수단; 상기 디지털 신호 처리수단의 상기 제어신호를 일입력으로 하여 다른 피드백 루프를 형성하며, 상기 제어신호에 의해 활성화되어 타입력인 상기 스위칭 수단의 출력에서 옵셋값을 추출하여 상기 증감수단의 타입력으로 전달하여 상기 증감수단에 입력되는 차동신호가 증감수단에서 가감되도록 하는 옵셋검출수단을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 옵셋 제거 시스템을 나타낸다.
도 2 내지 도 4를 참조하면, 본 발명은 수신된 전파를 필터링하여 두개의 차동 신호(V1, V2)를 출력하는 고차 능동 필터(100)와, 상기 차동 신호 중 하나를 일입력으로 하는 증감부(600)와, 상기 증감부(600)의 출력을 일입력으로 하고 상기 고차 능동 필터(100)의 출력을 타입력으로 하여 디지털 신호로 변환하는 아날로그-디지털 변환부(200)와, 상기 디지털 신호를 입력으로 하여 디지털 프로세싱 및 옵셋 보정 작업을 활성화하기 위한 제어신호(옵셋 셋팅 컨트롤)를 출력하는 디지털 신호 처리부(300)와, 상기 고차 능동 필터(100)의 두개의 차동 신호(V1, V2)를 일입력으로 하여 피드백 루프를 형성하며, 상기 제어신호(옵셋 셋팅 컨트롤)를 타입력으로 하여 활성화 되어 상기 일입력(V1, V2)을 출력하는 스위칭부(400)와, 상기 디지털 신호 처리부(300)의 상기 제어신호(옵셋 셋팅 컨트롤)를 일입력으로 하여 다른 피드백 루프를 형성하며, 상기 제어신호(옵셋 셋팅 컨트롤)에 의해 활성화되어 타입력인 상기 스위칭 수단의 출력에서 옵셋값(Vd)을 추출하여 상기 증감부(600)의 타입력으로 전달하여 상기 증감부(600)에 입력되는 차동신호가 증감부(600)에서 가감되도록 하는 옵셋검출부(500)를 포함하여 이루어지는 것을 특징으로 한다.
구체적으로, 상기 고차 능동 필터(100)는 외부에서 수신되는 전파를 필터링하여 두개의 차동 출력전압(V1, V2)을 생성하고, 아날로그-디지털 변환부(200)는 상기 고차 능동 필터(100)의 출력과 상기 옵셋 검출 회로부(500)로부터 피드백되는 옵셋(Vd)값을 입력받으며, 디지털 신호 처리부(300)는 상기 아날로그-디지털 변환부(200)의 출력을 인가받고, 제어신호(옵셋 셋팅 컨트롤)를 상기 옵셋 검출 회로부(500)와 스위치부(400)로 공급한다.
옵셋 검출 회로부(500)는 도 3에 도시된 바와 같이, 상기 고차 능동 필터(100)의 출력(V1)이 옵셋 클럭 생성 회로(510)의 양(+)입력 단자에 연결되고, 고차 능동 필터(100)의 출력(V2)이 옵셋 클럭 생성 회로(510)의 음(-)입력 단자에 연결되고, 기준 클럭 생성회로(520)에는 50%의 듀티비를 얻을수 있도록 조정된 전압(Va)이 인가되고, 상기 옵셋 클럭 생성회로(510)과 기준 클럭 생성회로(520)의 출력이 위상 검출기(530)에 입력되고, 상기 위상 검출기(530)의 출력은 차지 펌핑회로(540)에 인가되며, 상기 차지 펌핑 회로(540)의 출력은 로우 패스 필터(550)에 인가된후 상기 로우 패스 필터(550)의 출력은 상기 옵셋 클럭 생성회로(510)의 양(+) 입력단자와 상기 도 2에 도시된 아날로그-디지털 변환회로(200)로 피드백 되도록 구성되어 있다.
또한, 상기 상기 옵셋 클럭 생성수단과 기준 클럭 생성회로(510)와 기준 클럭 생성회로(520)는 도 4에 도시된 바와 같이, 입력 전압에 비례하는 전류를 출력하는 전달 컨덕턴스 증폭기(511)와, 제1 클럭(PHI)에 응답하여, 상기 전달 컨덕턴스 증폭기(511)의 양(+)단자와 제1 캐패시터(516)를 단락 또는 오픈시키는 스위치(512)와, 제1 클럭(PHI)에 응답하여, 상기 전달 컨덕턴스 증폭기(511)의 음(-)단자와 제2 캐패시터(517)를 단락 또는 오픈시키는 스위치(513)와, 제2 클럭(/PHI)에 응답하여, 상기 전달 컨덕턴스 증폭기(511)의 음(-)단자에 하이 레벨의 전압(VH)이 공급되도록 하는 스위치(514)와, 제2 클럭(/PHI)에 응답하여, 상기 전달 컨덕턴스 증폭기(511)의 양(+)단자에 로우 레벨의 전압(VL)이 공급되도록 하는 스위치(515)와, 제1 클럭(PHI)가 활성화 되었을때 상기 제1 캐패시터(516)와 제2 캐패시터(517)의 전위를 비교하여 클럭을 생성하는 비교기(518)와, 제1 클럭(PHI)에 응답하여, 제1 캐패시터(516)와 비교기(518)의 음(-)단자를 연결하는 스위치(519)와, 제1 클럭(PHI)에 응답하여, 제2 캐패시터(517)와 비교기(518)의 양(+)단자를 연결하는 스위치(520)와, 제2 클럭(/PHI)에 응답하여 하이 레벨의 전압(VH)을 비교기(518)의 양(+)단자에 공급하는 스위치(521) 및 제2 클럭(/PHI)에 응답하여 로우 레벨의 전압(VL)을 비교기의 음(-)단자에 공급하는 스위치(522)를포함하여 이루어진다.
상기와 같이 구성된 이동 전화기 시스템에서 옵셋을 감소시키는 회로의 동작을 도 2 내지 도 5를 참조하여 상세히 설명하기로 한다.
먼저, 이동 전화기 수신 시스템에 전원이 인가되면 고차 능동 필터(100)에서는 무신호(no input signal state)상태이므로 출력되는 전압(V1, V2)는 매우 작은 값을 가지게 되며, 상기 출력되는 전압(V1, V2)에는 고차 능동 필터가 가지고 있는 직류 옵셋값이 더해져서 출력된다.
다음으로, 상기 고차 능동 필터(100)의 차동 출력 신호(V1, V2)는 아날로그-디지털 변환회로(200)로 인가되게 된다.
여기서, 고차 능동 필터(100)의 출력전압(V1)은 옵셋 검출 회로부(500)에서 생성되는 옵셋 전압(Vd)을 뺀 전압값을 아날로그-디지털 변환부(200)에 인가하는데, 본 발명의 이동 전화기 시스템의 수신장치의 옵셋값은 이동 전화기 시스템이 초기화 되는 단계, 즉 외부의 전파가 수신되기 전에 옵셋값을 찾아서 제거하는 단계가 되므로 외부 전파를 아날로그-디지털 변환하는 것이 아니라 상기 고차 능동 필터(100)의 옵셋 전압을 아날로그-디지털 변환을 하게 되는 것이다.
따라서 디지털 신호 처리부(300)에는 입력된 신호(예컨데 음성, 문자신호등)가 없으므로 디지털 신호 처리부(300)에서는 제어신호(옵셋 셋팅 컨트롤)가 생성되지 않으며, 제어신호(옵셋 셋팅 컨트롤)가 생성되지 않으므로, 상기 스위치부(400)와 옵셋 검출 회로부(500)가 활성화 되지 않게되며, 아날로그-디지털 변환부(200)에서는 고차 능동 필터(100)에서 생성된 직류 옵셋값이 인가되어 디지털 신호로 변환된다.
상기 아날로그-디지털 변환부(200)의 출력전압은 디지털 처리부(300)로 인가되어 최종적으로 음성신호를 생성해야 하나, 상기 아날로그-디지털 변환회로(200)에서 음성 데이터가 전송되지 않는 초기 셋팅중이므로 제어신호(옵셋 셋팅 컨트롤)를 스위치부(400)와 옵셋 검출 회로부(500)로 전송한다.
마지막으로, 스위치부(400)는 제어신호(옵셋 셋팅 컨트롤)에 응답하여 상기 고차 능동 필터(100)의 출력전압(V1, V2)을 옵셋 검출 회로부(500)로 인가하며, 옵셋 검출 회로부(500)에서는 상기 고차 능동 필터(100)에서 생성된 옵셋 전압(Vd)만을 찾아내어 상기 증감부(600)로 피드백 하여 상기 고차 능동 필터에서 출력된 차동 신호를 가감함으로서 이동 전화기 시스템의 옵셋을 제거하도록 한다.
여기서, 상기 옵셋 검출 회로부(500)의 동작을 도 2와 도 3과 도 5를 참조하여 상세히 살펴보기로 한다.
먼저, 기준 클럭 생성회로(520)에는 50%의 듀티비를 가지는 클럭이 생성되도록 조정된 전압(Va)이 인가된다.
다음으로, 제어신호(옵셋 셋팅 컨트롤)에 의하여 활성화된 스위치부(200)에 의하여 상기 고차 능동 필터(100)에서 생성된 전압(V1, V2)이 옵셋 클럭 생성회로(520)에 인가되는데, 옵셋 클럭 생성회로의 양(+)단자에는 고차 능동 필터(100)에서 생성된 전압(V1)과 상기 기준 클럭 생성회로(510)에 공급되는 전압(Va)이 인가되며, 옵셋 클럭 생성회로(520)의 음(-)단자에는 상기 고차 능동 필터(100)에서 생성된 전압(V2)과 로우 패스 필터(550)에서 피드백되는 옵셋전압(Vd)을 피드백 받도록 되어있다.
여기서, 옵셋 검출 회로부(510)에 인가되는 전압(V1, V2)은 이동 전화기 시스템에 전원이 인가되는 순간의 고차 능동 필터의 출력전압이므로 매우 작은 전압이 되며, 상기 고차 능동 필터(100)가 가지고 있는 직류 옵셋 전압이 옵셋 클럭 생성회로(510)의 음(-)단자에 인가된다.
즉, 옵셋 클럭 생성회로(510)에서는 기준전압(Va)과 상기 고차 능동 필터(100)에서 생성된 옵셋 전압(Vd)의 합에 해당하는 클럭을 생성한다.
다음으로, 위상 검출기(530)에서는, 상기 옵셋 클럭 생성회로(510)와 기준 클럭 생성회로(520)에서 생성된 클럭을 비교하여 도 5에 도시된 위상 검출기 출력파형에 나타난 바와 같이 그 차이(phase excess)에 해당하는 클럭을 생성한다.
마지막으로, 차지 펌핑 회로(540)는 상기 위상 검출기(530)에서 출력되는 클럭의 폭이 크면 높은 전압을 생성하고, 위상 검출기(530)에서 출력되는 클럭의 폭이 작으면 낮은 전압을 생성하여 로우 패스 필터(550)에서 스무딩(smoothing)하여 도 5에 도시된 위상 검출기(530)에서 출력되는 계단파 형태의 출력전압을 직류전압의 형태로 바꾸어 상기 옵셋 클럭 생성회로(510)의 음(-)단자로 피드백하여 옵셋을 보정하고 상기 아날로그-디지털 변환부(200)로도 피드백 하게 된다.
여기서, 상기 옵셋 클럭 생성회로(510)와 기준 클럭 생성회로(520)의 동작을 도 4와 도 5를 참조하여 상세히 설명하기로 한다.
기준 클럭 생성회로(520)가 50%의 듀티비를 갖는 클럭을 생성하는 과정을 보면, 먼저 50%의 듀티비를 갖도록 조정된 전압(Va)을 전달 컨덕턴스 증폭기(Gmcell)의 양(+)단자에 인가하고 전달 컨덕턴스 증폭기(Gm cell)의 음(-)단자는 접지된다.
도 5를 참조하면 제1 클럭(PHI)가 하이 레벨인 ①구간에서는 스위치(512, 513, 519, 520)가 단락되므로 제1 캐패시터(516)에는 기준전압(Va)에 해당하는 전류가 충전된다.
이때의 클럭 파형은 제1 캐패시터(516)에 충전된 전류에 의하여 발생된 전압에 의하여 도 5의 ①'구간에서와 같이 비교기(518)의 음(-)단자에 높은 전위가 인가되므로 로우 레벨의 출력이 된다.
다음으로, 제1 클럭(/PHI)가 하이 레벨인 ②구간에서는 스위치(514, 515, 521, 522)가 단락되고 나머지 스위치(512, 513, 519, 520)는 오픈되므로 제1 캐패시터(516)는 기준전압(Va)에 해당하는 전류가 충전되어 있는 상태가 되고, 제2 캐패시터(517)에는 하이 레벨의 전압(VH)가 충전된다.
비교기(518)에는 하이 레벨의 전압이 양(+)단자에 인가되어 있으므로 ②' 구간에서와 같이 기준 클럭은 하이 레벨 상태에 있다.
다음으로, ③구간에서는 스위치(512, 513, 519, 520)가 단락되는데 상기 ②구간에서 제2 캐패시터(517)에 충전되어 있었던 하이 레벨의 전압(VH)에 의하여 ③'구간에서와 같이 일정시간 동안 기준 클럭은 하이 레벨의 상태를 유지한다.
이후 제1 캐패시터(516)는 상기 전달 컨덕턴스 증폭기(511)의 양(+)단자로 부터 출력되는 전류를 인가받아 전위가 상승하게 되고, 제2 캐패시터(517)는 상기 전달 컨덕턴스 증폭기(511)의 음(-)단자로 방전되어 결국에는 비교기의 양(+)단자의 전위가 낮아져서 ④'구간에서와 같이 기준 클럭은 로우 레벨이 된다.
여기서 상기 전달 컨덕턴스 증폭기(511)의 양(+)단자에서 출력되는 전류량에 따라서 비교기(518)에서 출력되는 클럭 파형의 듀티비가 변하는 것을 볼수 있는데, 상기 옵셋 클럭 생성회로(510)는 상기 전달 컨덕턴스 증폭기(511)의 양(+)단자에 옵셋전압(Vd)이 더 입력됨으로서 듀티비가 작아지게 된다.
즉, 옵셋 클럭 생성회로(510)에서 클럭이 생성되는 과정은 상기 기준 클럭 생성회로(520)에서 클럭이 생성되는 과정과 동일하나, 기준 클럭 생성회로(520)와는 달리 상기 옵셋 클럭 생성회로(510)의 양(+)단자에 옵셋 전압(Vd)을 더 인가 받게 되는데, 상기 전달 컨덕턴스 증폭기(511)에 인가되는 옵셋전압(Vd)의 전위가 높을수록 전달 컨덕턴스는 더 많은 전류를 생성하여 출력하게 되고, 제1 캐패시터(516)를 더 빨리 충전시켜서 제2 캐패시터(517)의 전위보다 높게 됨으로서 ㉮구간에 도시된 바와 같이 기준 클럭 발생회로(520)에서 출력되는 클럭에 비해 듀티비가 작은 클럭이 생성되게 된다.
상기한 바와 같이 본 발명은 종래에 래치(Latch)로 이루어진 레지스터나 신호를 변환하는데 시간이 많이 걸리는 아날로그-디지털 변환기를 사용하지 않으면서 고차 능동 필터의 옵셋을 감소시킴으로서 이동 전화기 시스템의 초기화 시간을 대폭 감소시킬수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 따른 이동 전화기 시스템의 수신장치는 이동 전화기 시스템의 옵셋을 감소시키면서 초기 셋팅 시간을 현저히 감소시킬수 있다.

Claims (3)

  1. 수신된 전파를 필터링하여 두개의 차동 신호를 출력하는 고차 능동 필터;
    상기 차동 신호 중 하나를 일입력으로 하는 증감수단;
    상기 증감수단의 출력을 일입력으로 하고 상기 고차능동필터의 출력을 타입력으로 하여 디지털 신호로 변환하는 아날로그-디지털 변환수단;
    상기 디지털 신호를 입력으로 하여 디지털 프로세싱 및 옵셋 보정 작업을 활성화하기 위한 제어신호를 출력하는 디지털 신호 처리수단;
    상기 고차 능동 필터의 두개의 차동 신호를 일입력으로 하여 피드백 루프를 형성하며, 상기 제어신호를 타입력으로 하여 활성화 되어 상기 일입력을 출력하는 스위칭 수단;
    상기 디지털 신호 처리수단의 상기 제어신호를 일입력으로 하여 다른 피드백 루프를 형성하며, 상기 제어신호에 의해 활성화되어 타입력인 상기 스위칭 수단의 출력에서 옵셋값을 추출하여 상기 증감수단의 타입력으로 전달하여 상기 증감수단에 입력되는 차동신호가 증감수단에서 가감되도록 하는 옵셋검출수단
    을 포함하여 이루어지는 이동 전화기 시스템의 수신장치.
  2. 제 1 항에 있어서,
    상기 옵셋 제거 수단은,
    50%의 듀티비를 갖는 클럭을 생성하는 기준 클럭 생성수단;
    양(+)입력 단자에 상기 50%의 듀티비를 생성할수 있는 전압과 음(-)입력 단자에 옵셋값을 피드백 받아 옵셋의 영향을 받은 전압에 응답하여 클럭을 생성하는 옵셋 클럭 생성수단;
    상기 기준 클럭 생성수단과 옵셋 클럭 생성수단의 출력값에서 위상차이를 검출하여 그 차이를 클럭의 형태로 출력하는 위상 검출수단;
    상기 위상 검출수단에서 출력되는 클럭에 응답하여 전압을 생성하는 차지 펌핑수단;
    상기 차지 펌핑수단의 출력전압의 노이즈를 제거한후 상기 아날로그-디지털 변환수단에 입력되는 전압을 가감하는 전압을 상기 옵셋 클럭 생성수단의 양(+)단자로 피드백하고, 아날로그-디지털 변환수단으로 전달하는 로우 패스 필터링 수단을 포함하여 이루어지는 것을 특징으로 하는 이동 전화기 시스템의 수신장치.
  3. 제 2 항에 있어서,
    상기 옵셋 클럭 생성수단과 기준 클럭 생성수단은,
    입력 전압에 비례하는 전류를 출력하는 전달 컨덕턴스 증폭기;
    제1 클럭에 응답하여, 상기 전달 컨덕턴스 증폭기의 양(+)단자와 제1 캐패시터를 단락 또는 오픈시키는 제1 스위칭 수단;
    제1 클럭에 응답하여, 상기 전달 컨덕턴스 증폭기의 음(-)단자와 제2 캐패시터를 단락 또는 오픈시키는 제2 스위칭 수단;
    제2 클럭에 응답하여, 상기 전달 컨덕턴스 증폭기의 음(-)단자에 하이 레벨의 전압이 공급되도록 하는 제3 스위칭 수단;
    제2 클럭에 응답하여, 상기 전달 컨덕턴스 증폭기의 양(+)단자에 로우 레벨의 전압이 공급되도록 하는 제4 스위칭 수단;
    제1 클럭가 활성화 되었을때 상기 제1 캐패시터와 제2 캐패시터의 전위를 비교하여 클럭을 생성하는 비교수단;
    제1 클럭에 응답하여, 제1 캐패시터와 비교수단의 음(-)단자를 연결하는 제5 스위칭 수단;
    제1 클럭에 응답하여, 제2 캐패시터와 비교수단의 양(+)단자를 연결하는 제6 스위칭 수단;
    제2 클럭에 응답하여 하이 레벨의 전압을 비교기의 양(+)단자에 공급하는 제7 스위칭 수단; 및
    제2 클럭에 응답하여 로우 레벨의 전압을 비교기의 음(-)단자에 공급하는 제8 스위칭 수단을 포함하여 이루어지는 것을 특징으로 하는 이동 전화기 시스템의 수신장치.
KR10-2001-0022414A 2001-04-25 2001-04-25 이동 전화기 시스템의 수신장치 KR100388478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0022414A KR100388478B1 (ko) 2001-04-25 2001-04-25 이동 전화기 시스템의 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0022414A KR100388478B1 (ko) 2001-04-25 2001-04-25 이동 전화기 시스템의 수신장치

Publications (2)

Publication Number Publication Date
KR20020082688A true KR20020082688A (ko) 2002-10-31
KR100388478B1 KR100388478B1 (ko) 2003-06-25

Family

ID=27702545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0022414A KR100388478B1 (ko) 2001-04-25 2001-04-25 이동 전화기 시스템의 수신장치

Country Status (1)

Country Link
KR (1) KR100388478B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048306B1 (ko) * 2009-05-08 2011-07-13 주식회사 코아로직 무선 주파수 수신기 및 이를 이용한 무선 주파수 수신 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048306B1 (ko) * 2009-05-08 2011-07-13 주식회사 코아로직 무선 주파수 수신기 및 이를 이용한 무선 주파수 수신 방법

Also Published As

Publication number Publication date
KR100388478B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US6535157B1 (en) Low power cyclic A/D converter
US5410270A (en) Differential amplifier circuit having offset cancellation and method therefor
US6262626B1 (en) Circuit comprising means for reducing the DC-offset and the noise produced by an amplifier
JP4022272B2 (ja) スイッチドキャパシタ利得段
JP4477720B2 (ja) ディジタルカメラのアナログ信号処理装置
EP1317068A1 (en) Incremental-delta analogue to digital conversion
US20090002214A1 (en) Filter With Forward Coupling
TW200513041A (en) Semiconductor integrated circuit
JP3602836B2 (ja) オフセット補償機能を有するバーストモード受信装置及びそのデータ復元方法
US6870495B1 (en) Double throughput analog to digital converter
EP3567720A1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US6498573B2 (en) Sigma-delta A/D converter
JP2944302B2 (ja) サンプリング回路
JP3369448B2 (ja) ディジタルスイッチングアンプ
US20090167362A1 (en) Comparator
JPH0563578A (ja) アナログ／デイジタル変換器
KR100388478B1 (ko) 이동 전화기 시스템의 수신장치
US6946986B2 (en) Differential sampling circuit for generating a differential input signal DC offset
US7907078B2 (en) Analog-to-digital converter and analog to-digital conversion method
CN116405032A (zh) 一种噪声整形逐次逼近型模数转换器及控制方法
US20030052806A1 (en) Sigma-delta analog-to-digital converter having improved reference multiplexer
CN115483933A (zh) 一种动态放大器校准电路
CN108199700B (zh) 一种高精度的比较器电路
US6867722B2 (en) H-bridge common-mode noise reduction circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee