KR20020079211A - Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same - Google Patents
Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same Download PDFInfo
- Publication number
- KR20020079211A KR20020079211A KR1020010019951A KR20010019951A KR20020079211A KR 20020079211 A KR20020079211 A KR 20020079211A KR 1020010019951 A KR1020010019951 A KR 1020010019951A KR 20010019951 A KR20010019951 A KR 20010019951A KR 20020079211 A KR20020079211 A KR 20020079211A
- Authority
- KR
- South Korea
- Prior art keywords
- mounting plate
- chip mounting
- molding
- semiconductor package
- mold
- Prior art date
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 238000003825 pressing Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지 제조용 몰딩 금형과 이것을 이용한 반도체 패키지 몰딩 방법에 관한 것으로서, 더욱 상세하게는 칩탑재판의 저면이 외부로 노출되며 제조되는 반도체 패키지에 있어서, 몰딩 공정후에 칩탑재판의 저면에 몰딩수지의 찌꺼기가 끼이는 것을 미연에 방지할 수 있도록 한 구조의 반도체 패키지 제조용 몰딩 금형과 이것을 이용한 반도체 패키지 몰딩 방법에 관한 것이다.The present invention relates to a molding die for manufacturing a semiconductor package and a method for molding a semiconductor package using the same, and more particularly, in a semiconductor package manufactured by exposing a bottom surface of a chip mounting plate to the outside, molding on a bottom surface of a chip mounting plate after a molding process. The present invention relates to a molding die for manufacturing a semiconductor package having a structure capable of preventing the residue of resin from being caught and a semiconductor package molding method using the same.
최근에 각종 전자통신기기의 소형화에 따라, 반도체 패키지의 제조 추세도 칩의 크기에 가깝게 경박단소화로 제조되는 추세에 있으며, 또한 반도체 칩에서 발생하는 열의 방출을 극대화시킬 수 있는 구조로 제조되고 있다.Recently, with the miniaturization of various electronic communication devices, the manufacturing trend of semiconductor packages is also tended to be made light and small, close to the size of the chip, and is also manufactured in a structure that can maximize the emission of heat generated in the semiconductor chip. .
여기서, 상기 칩의 크기에 가깝게 소형화로 제조되는 동시에 반도체 칩에서 발생하는 열의 방출을 용이하게 실현할 수 있는 반도체 패키지의 일종을 첨부한 도 3a 및 3b, 도 4를 참조로 설명하면 다음과 같다.3A, 3B, and 4, which are manufactured in a compact size close to the size of the chip and which can easily realize heat emission generated from the semiconductor chip, will be described with reference to FIGS. 3A, 3B, and 4.
상기 반도체 패키지(200)는 설계에 따라 반도체 패키지 영역이 4×4, 또는 4×5의 배열로 형성된 리드프레임(반도체 칩의 크기에 가까운 크기라 하여, 마이크로 리드프레임(Micro leadframe)이라고도 함)을 이용하여 제조된 것으로서, 이 리드프레임의 칩탑재판(18)의 테두리 저면과, 인너리드(20)(Inner lead)의 안쪽 끝단부 저면은 하프 에칭(Half etching)처리된 구조를 이루고 있다.The semiconductor package 200 may include a lead frame (referred to as a size close to the size of a semiconductor chip, also called a micro leadframe) in which semiconductor package regions are arranged in an array of 4 × 4 or 4 × 5 according to design. As manufactured by using the lead frame, the bottom surface of the edge of the chip mounting plate 18 of the lead frame and the bottom surface of the inner end of the inner lead 20 form a half etched structure.
이에, 상기 리드프레임의 칩탑재판(18)에 반도체 칩(22)을 접착수단(28)으로 부착하는 공정과; 상기 반도체 칩(22)의 본딩패드와 상기 각각의 인너리드(20)간을 전기적으로 접속시키기 위하여 와이어(24)로 연결하는 공정과; 상기 하프 에칭된 부분을 제외한 칩탑재판(18)의 저면과, 각 리드(20)의 저면을 외부로 노출시키면서 상기 반도체 칩(22)과 와이어(24)등을 수지(26)로 몰딩하는 공정과; 리드프레임의 아우터 리드(Outer lead)와 타이바(30)(Tie bar)등을 펀칭하여 낱개의 반도체 패키지로 싱귤레이션(Singulation)되도록 한 공정등을 거쳐 첨부한 도 4에 나타낸 바와 같은 구조의 반도체 패키지(100)로 제조된다.Thus, the step of attaching the semiconductor chip 22 to the chip mounting plate 18 of the lead frame by an adhesive means 28; Connecting wires (24) to electrically connect the bonding pads of the semiconductor chip (22) and the respective inner leads (20); Molding the semiconductor chip 22, the wire 24, and the like with the resin 26 while exposing the bottom surface of the chip mounting plate 18 and the bottom surface of each lead 20 to the outside except the half-etched portion. and; A semiconductor having a structure as shown in FIG. 4 attached through a process of punching an outer lead of a lead frame, a tie bar, and the like to be singulated into a single semiconductor package. It is made into a package 100.
이와 같이 제조되는 상기 반도체 패키지의 몰딩공정에 대하여 첨부한 도 3a,3b를 참조로 보다 상세하게 설명하면 다음과 같다.The molding process of the semiconductor package manufactured as described above will be described in more detail with reference to FIGS. 3A and 3B.
상기 몰딩공정은 소정 체적 공간의 캐비티(32)(Cavity)가 저면에 형성된 상형(12)과, 평평한 면으로 형성된 하형(14)으로 구성된 몰딩금형(10)을 이용하여 진행된다.The molding process is performed by using a molding mold 10 including an upper mold 12 having a cavity 32 of a predetermined volume space formed on a bottom surface thereof, and a lower mold 14 having a flat surface.
먼저, 상기와 같은 반도체 칩의 부착공정과 와이어 본딩 공정을 마친 리드프레임을 상기 하형(14)의 평평한 표면에 안착시킨 후, 상기 상형(12)을 하방향으로이동시켜 하형(14)과 클램핑되도록 한다.First, the lead frame having the above-described semiconductor chip attachment process and wire bonding process is seated on a flat surface of the lower mold 14, and then the upper mold 12 is moved downward to be clamped with the lower mold 14. do.
이때, 상기 상형(12)과 하형(14)에 의하여 클램핑되는 부분은 리드프레임의 각 아우터리드(미도시됨)와 타이바(30)가 되고, 이 타이바(30)와 연결되어 있는 칩탑재판(18)은 하형(14)의 표면에 그대로 올려진 상태가 된다.At this time, the portions clamped by the upper mold 12 and the lower mold 14 are each outer (not shown) and tie bar 30 of the lead frame, the chip mounting is connected to the tie bar 30 The plate 18 is in a state mounted on the surface of the lower mold 14 as it is.
따라서, 상기 상형(12)의 캐비티(32) 공간으로 수지(26)를 소정의 압력으로 공급함에 따라, 상기 반도체 칩(22)과, 와이어(24)와, 각 인너리드(20)와, 칩탑재판(18)등이 몰딩되는 것이다.Therefore, as the resin 26 is supplied to the cavity 32 space of the upper die 12 at a predetermined pressure, the semiconductor chip 22, the wire 24, the inner lead 20, and the chip are supplied. The mounting plate 18 is molded.
이때, 상기 하프 에칭된 부분을 제외한 상기 인너리드(20)의 저면과 상기 칩탑재판(18)의 저면은 몰딩시에 상기 하형(14)의 표면에 밀착된 상태이기 때문에, 몰딩금형(10)으로부터 탈형된 후에도 외부로 노출된 상태가 되는 것이다.At this time, since the bottom surface of the inner lead 20 except the half-etched portion and the bottom surface of the chip mounting plate 18 are in close contact with the surface of the lower mold 14 during molding, the molding mold 10 Even after demolding from, it will be exposed to the outside.
그러나, 상기 반도체 패키지를 탈형시킨 후, 외부로 노출된 칩탑재판의 저면에서 그 테두리 영역에 몰딩수지가 덮여지거나, 끼이게 되는 불량이 발견되고 있다.However, after demolding the semiconductor package, a defect has been found in which a molding resin is covered or pinched on the edge region of the bottom surface of the chip mounting plate exposed to the outside.
이러한 몰딩수지 찌꺼기가 칩탑재판의 저면 테두리에 묻게 되는 이유는 다음과 같다.The reason why such molding resin residues are buried on the bottom edge of the chip mounting plate is as follows.
도 3a,3b에 도시한 바와 같이, 상기 칩탑재판(18)은 상형(12)의 캐비티(32)와 상하로 일치되며 하형(14)의 표면에 올려진 상태로서, 칩탑재판(18)의 모서리 부분과 일체로 연결된 타이바(30)에만 상형(12)과 하형(14)의 클램핑력이 작용할 뿐, 하형(14)의 표면에 그대로 올려진 상기 칩탑재판(18)에는 클램핑력이 작용되지 않게 된다.As shown in FIGS. 3A and 3B, the chip mounting plate 18 is vertically aligned with the cavity 32 of the upper mold 12 and mounted on the surface of the lower mold 14. The clamping force of the upper mold 12 and the lower mold 14 only acts on the tie bar 30 integrally connected to the corner portion of the chip, and the clamping force is applied to the chip mounting plate 18 which is mounted on the surface of the lower mold 14 as it is. It will not work.
즉, 상기 칩탑재판(18)의 저면은 하형(14)의 표면과 접착하고 있기 때문에 하형(14)의 클램핑력이 작용하게 되지만, 반도체 칩이 부착된 상면쪽은 상형(12)의 캐비티(32)와 일치되어 있을 뿐, 상형(12)의 클램핑력을 받지 못하게 되는 것이다.That is, since the bottom surface of the chip mounting plate 18 is adhered to the surface of the lower mold 14, the clamping force of the lower mold 14 acts, but the upper surface of the upper surface on which the semiconductor chip is attached is the cavity of the upper mold 12 ( Only in accordance with 32, it will not receive the clamping force of the upper die (12).
비록, 상기 칩탑재판(18)과 일체로 연결된 타이바(30)가 상기 상형(12) 및 하형(14) 사이에 물리면서 클램핑력을 받고 있지만, 칩탑재판(18)에까지 그 클램핑력이 작용하지는 않는다.Although the tie bar 30 integrally connected to the chip mounting plate 18 receives a clamping force while being bitten between the upper mold 12 and the lower mold 14, the clamping force is applied to the chip mounting plate 18. It doesn't work.
따라서, 상기 칩탑재판(18)의 저면과 상기 하형(14)의 표면 사이의 틈새를 따라서, 몰딩시의 수지(26)가 스며들게 되고, 이 스며든 수지(26)는 몰딩금형(10)으로부터 탈형된 후, 외부로 노출된 칩탑재판(18)의 저면에 계속 묻어 있게 되고, 첨부한 도 4에 도시한 바와 같이 칩탑재판(18)의 저면 테두리에 집중적으로 묻어 있게 된다.Therefore, along the gap between the bottom face of the chip mounting plate 18 and the surface of the lower mold 14, the resin 26 at the time of molding soaks in, and the resin 26 is impregnated from the molding mold 10. After demolding, it is continuously buried in the bottom surface of the chip mounting plate 18 exposed to the outside, and as shown in the accompanying Figure 4 is concentrated on the bottom edge of the chip mounting plate 18.
이에따라, 소위 디플레쉬(Deflash) 공정이라 하여, 상기 칩탑재판의 저면에 묻은 몰딩수지 찌거기를 제거하는 공정을 실시하게 된다.Accordingly, a so-called deflash process is performed to remove molding resin residues on the bottom surface of the chip mounting plate.
그러나, 디플레쉬 공정을 한 번 거치게 되더라도, 몰딩수지 찌거기가 제대로 제거되지 않게 되고, 몰딩수지 찌거기가 제대로 제거되지 않은 상태에서 후공정의 솔더(solder) 도금 공정을 진행하게 되면, 칩탑재판에 솔더 도금이 제대로 되지 않는 문제점이 있다.However, even after a single flushing process, the molding resin residue is not properly removed, and if the molding resin residue is not properly removed, the solder plating process of the post-process is performed on the chip mounting plate. There is a problem that the plating is not properly.
특히, 산화 방지를 위한 상기 리드프레임의 솔더 도금 공정에서, 칩탑재판의 저면에 대한 도금이 제대로 되지 않아, 재차 칩탑재판에 끼인 몰딩수지 찌거기를 제거하는 디플레쉬 공정을 반복하여 진행한 후, 다시 솔더 도금라인으로 보내어 도금을 재실시하는 등 작업상 번거로움이 있어, 작업성을 크게 떨어뜨리게 된다.In particular, in the solder plating process of the lead frame for preventing oxidation, the plating on the bottom surface of the chip mounting plate is not properly performed, and then the process of repeatedly removing the molding resin residue stuck to the chip mounting plate is repeated. Sending it back to the solder plating line to perform plating again, which is cumbersome in operation, greatly reducing workability.
이는, 반도체 패키지의 제조 공정상 규정된 사이클 타임(Cycle time)을 증가시키고, 또 다른 불량 요인의 가능성으로 작용할 수 있다.This increases the cycle time defined in the manufacturing process of the semiconductor package and may act as a possibility of another failure factor.
따라서, 본 발명은 상기와 같은 제반 문제점들을 해결하기 위하여, 칩탑재판과 접촉하게 되는 몰딩금형의 하형 표면에 소정 두께의 돌출부를 형성한 구조의 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a molding mold for manufacturing a semiconductor package, in which a protrusion having a predetermined thickness is formed on a lower mold surface of a molding mold which comes into contact with the chip mounting plate.
또한, 본 발명은 몰딩공정시 칩탑재판의 저면이 상기 하형의 돌출부 표면에 밀착되게 하는 동시에 이 돌출부에 의한 하형의 클램핑력을 더 받게 함으로써, 몰딩금형의 하형의 돌출부 표면과 칩탑재판의 저면간의 밀착력이 더욱 커지게 되어, 결국 하형의 돌출부 표면과, 칩탑재판의 저면 사이의 틈새로 기존과 같이 몰딩시의 수지가 스며드는 것을 미연에 방지할 수 있게 한 반도체 패키지 몰딩 방법을 제공하는데 그 목적이 있다.In addition, in the present invention, the bottom surface of the chip mounting plate is brought into close contact with the surface of the protrusion of the lower mold during the molding process, and at the same time, the lower surface of the protrusion of the molding die and the bottom of the chip mounting plate are further subjected to the clamping force of the lower mold. To provide a semiconductor package molding method in which the adhesion between the joints is further increased, and as a result, a gap between the bottom surface of the lower die and the bottom surface of the chip mounting plate can prevent the resin from seeping into the mold as before. There is this.
도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 종단면도로서, 도 1a는 인너리드가 보여지게 단면한 것이고, 도 1b는 타이바가 보여지게 단면한 것이다.1A and 1B are longitudinal cross-sectional views illustrating a molding mold for manufacturing a semiconductor package according to the present invention and a state in which a lead frame for manufacturing a semiconductor package is clamped to the molding mold, and FIG. 1A is a cross-sectional view showing an inner lead, and FIG. The tie bar is shown in cross section.
도 2는 본 발명의 반도체 패키지와, 기존의 반도체 패키지가 마더보드에 실장된 상태를 나타내는 비교 단면도,2 is a comparative cross-sectional view showing a semiconductor package of the present invention and a state in which a conventional semiconductor package is mounted on a motherboard;
도 3a,3b는 기존의 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 단면도로서, 도 3a는 인너리드가 보여지게 단면한 것이고, 도 3b는 타이바가 보여지게 단면한 것이다.3A and 3B are cross-sectional views illustrating a molding mold for manufacturing a semiconductor package and a state in which a lead frame for manufacturing a semiconductor package is clamped to the molding mold. FIG. 3A is a cross-sectional view showing an inner lead, and FIG. 3B shows a tie bar. It is cross section.
도 4는 기존의 반도체 패키지의 불량상태를 설명하기 위한 저면 사시도.4 is a bottom perspective view for explaining a defective state of a conventional semiconductor package.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 몰딩 금형12 : 상형10: molding die 12: upper mold
14 : 하형16 : 돌출부14: lower mold 16: protrusion
18 : 칩탑재판20 : 인너리드(Inner lead)18: chip mounting plate 20: inner lead (Inner lead)
22 : 반도체 칩24 : 와이어22 semiconductor chip 24 wire
26 : 수지28 : 접착수단26 resin 28 adhesive means
30 : 타이바(Tie bar)32 : 캐비티(Cavity)30: tie bar 32: cavity
34 : 마더보드(Mother board)100,200 : 반도체 패키지34: motherboard (mother board) 100,200: semiconductor package
이하, 본 발명을 첨부도면을 참조로 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조용 몰딩 금형은:Molding mold for manufacturing a semiconductor package of the present invention for achieving the above object is:
소정 체적 공간의 캐비티가 저면에 형성된 구조의 상형과, 평평한 표면으로 형성된 구조의 하형으로 구성된 반도체 패키지 제조용 몰딩금형에 있어서,In the molding mold for semiconductor package manufacture which consists of the upper mold | type of the structure in which the cavity of the predetermined volume space was formed in the bottom face, and the lower mold | type of the structure formed in the flat surface,
상기 하형(14)의 표면에 리드프레임의 칩탑재판(18) 저면과 접촉되는 면적에 걸쳐서 돌출부(16)를 일체로 형성한 것을 특징으로 한다.The protruding portion 16 is integrally formed on the surface of the lower mold 14 over the area in contact with the bottom surface of the chip mounting plate 18 of the lead frame.
바람직한 상기 돌출부(16)의 돌출 높이는 2mil 이하 인 것을 특징으로 한다.The projecting height of the protrusion 16 is characterized in that less than 2mil.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 몰딩 방법은:The semiconductor package molding method of the present invention for achieving the above object is:
캐비티(32)가 저면에 형성된 구조의 상형(12)과, 표면에 돌출부(16)가 형성된 구조의 하형(14)으로 구성된 반도체 패키지 제조용 몰딩금형(10)을 제공하는 단계와; 상기 하형(14)의 표면에 반도체 칩(22) 부착공정과 와이어(24) 본딩 공정을 마친 리드프레임의 칩탑재판(18)을 올려 놓는 동시에 칩탑재판(18)의 저면이 상기 하형(14)의 돌출부(16)에 밀착되게 하는 단계와; 상기 상형(12)을 하형(14)과 클램핑되도록 하방향으로 이동시켜, 상기 리드프레임의 각 외부리드와 타이바(30)가 상기 상형(12)과 하형(14) 사이에 물리면서 클램핑되도록 한 단계와; 상기 상형(12)과 하형(14)간의 클램핑으로 상기 하형(14)의 돌출부(16)에 의하여 칩탑재판(18)의 저면이 위쪽으로 들어 올려지는 동시에 일체로 연결되어 있는 타이바(30)가 칩탑재판(18)쪽을 향하여 상향으로 경사지며 위치되는 단계와; 상기 상형(12)의 캐비티(32)로 몰딩수지(26)를 소정의 압으로 공급하여, 상기 반도체 칩(22)이 실장된 칩탑재판(18)과, 와이어(24)와, 각 인너리드(20)가 몰딩되도록 한 단계로 이루어진 것을 특징으로 한다.Providing a molding mold (10) for manufacturing a semiconductor package, the upper mold (12) having a structure in which a cavity (32) is formed at the bottom, and a lower mold (14) having a structure in which protrusions (16) are formed on a surface thereof; The bottom surface of the chip mounting plate 18 is placed on the surface of the lower mold 14 by placing the chip mounting plate 18 of the lead frame after the semiconductor chip 22 attaching process and the wire 24 bonding process are completed. Close contact with the protrusions 16); The upper die 12 is moved downward to be clamped with the lower die 14 so that each outer lead and tie bar 30 of the lead frame is clamped while being clamped between the upper die 12 and the lower die 14. Steps; The tie bar 30 is connected to the bottom surface of the chip mounting plate 18 by the protrusion 16 of the lower mold 14 and upwardly connected by the clamping between the upper mold 12 and the lower mold 14. Is inclined upwardly toward the chip mounting plate 18; The molding resin 26 is supplied to the cavity 32 of the upper die 12 at a predetermined pressure, and the chip mounting plate 18 on which the semiconductor chip 22 is mounted, the wire 24, and each inner lead Characterized in that it consists of a step 20 to be molded.
특히, 상기 칩탑재판(18)과 평행한 위치로 있던 타이바(30)가 상향으로 경사지게 되면서, 본래의 평행한 위치로 돌아가려는 탄성복원력을 갖게 되고, 이 타이바(30)의 탄성복원력은 상기 칩탑재판(18)을 밑으로 누르는 힘으로 작용되어, 칩탑재판(18)의 저면이 상기 돌출부(16)에 더 밀착되는 것을 특징으로 한다.In particular, while the tie bar 30 in parallel with the chip mounting plate 18 is inclined upward, it has elastic restoring force to return to its original parallel position, and the elastic restoring force of the tie bar 30 is The chip mounting plate 18 acts as a force to push down, and the bottom surface of the chip mounting plate 18 is characterized in that it is in close contact with the protrusion 16.
여기서 본 발명의 실시예를 첨부한 도면을 참조로 하여, 더욱 상세하게 설명하면 다음과 같다.Herein with reference to the accompanying drawings, an embodiment of the present invention will be described in more detail as follows.
도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 몰딩금형과, 이 몰딩금형에 반도체 패키지 제조용 리드프레임이 클램핑된 상태를 나타내는 종단면도로서, 도 1a는 인너리드가 보여지게 단면한 도면이고, 도 1b는 타이바가 보여지게 단면한 도면이다.1A and 1B are longitudinal cross-sectional views illustrating a molding mold for manufacturing a semiconductor package according to the present invention and a state in which a lead frame for manufacturing a semiconductor package is clamped to the molding mold, and FIG. 1A is a cross-sectional view showing an inner lead, and FIG. 1B. Is a cross-sectional view showing the tie bar.
상기 몰딩 금형(10)은 소정 체적 공간의 캐비티(32)가 저면에 형성된 구조의 상형(12)과, 평평한 표면으로 형성된 구조의 하형(14)으로 구성되어 있다.The molding die 10 is composed of an upper mold 12 having a structure in which a cavity 32 of a predetermined volume space is formed on a bottom surface, and a lower mold 14 having a structure formed with a flat surface.
특히, 상기 몰딩 금형(10)의 하형(14)의 표면에는 약 2mil의 높이를 갖는 돌출부(16)가 일체로 형성된다.In particular, a protrusion 16 having a height of about 2 mils is integrally formed on the surface of the lower mold 14 of the molding die 10.
이때, 상기 하형(14)의 돌출부(16)의 면적은 접촉하게 될 리드프레임의 칩탑재판(18)의 면적과 동일하게 형성하는 것이 바람직하다.At this time, the area of the projecting portion 16 of the lower mold 14 is preferably formed equal to the area of the chip mounting plate 18 of the lead frame to be in contact.
한편, 반도체 패키지 영역이 4×4등의 매트릭스 배열을 갖거나 일방향으로 배열된 형태의 리드프레임을 클램핑할 수 있도록 상기 몰딩 금형(10)의 상형(12)에는 각 반도체 패키지 영역의 몰딩영역과 일치하는 다수의 캐비티(32)가 형성되어 있다.On the other hand, the upper mold 12 of the molding die 10 coincides with the molding region of each semiconductor package region so that the semiconductor package region can clamp a lead frame having a matrix arrangement such as 4 × 4 or one direction. A plurality of cavities 32 are formed.
여기서 상기와 같은 구조로 이루어진 몰딩 금형을 이용하여, 본 발명의 반도체 패키지 몰딩 방법을 설명하면 다음과 같다.Herein, the semiconductor package molding method of the present invention will be described using a molding die having the above structure.
먼저, 상기 몰딩 금형(10)의 하형(14)의 표면에 반도체 칩(22) 부착공정과와이어(24) 본딩 공정을 마친 리드프레임의 칩탑재판(18)을 올려 놓게 된다.First, the chip mounting plate 18 of the lead frame having the semiconductor chip 22 attaching process and the wire 24 bonding process is placed on the surface of the lower mold 14 of the molding die 10.
이때, 상기 칩탑재판(18)의 저면이 상기 하형(14)의 돌출부(16) 표면에 밀착되어진다.At this time, the bottom surface of the chip mounting plate 18 is in close contact with the surface of the protrusion 16 of the lower die 14.
다음으로, 상기 상형(12)과 하형(14)이 서로 밀착되어 클램핑되도록 상기 상형(12)을 하형(14)쪽을 향하여 이동시킴으로써, 상기 리드프레임의 각 외부리드와 타이바(30)가 상기 상형(12)과 하형(14) 사이에 물리면서 클램핑된다.Next, by moving the upper mold 12 toward the lower mold 14 so that the upper mold 12 and the lower mold 14 are in close contact with each other, the outer leads and the tie bars 30 of the lead frame are moved. It is clamped while being bitten between the upper mold 12 and the lower mold 14.
이어서, 상기 상형(12)과 하형(14)간의 클램핑과 동시에 상기 하형(14)의 돌출부(16)에 의하여 칩탑재판(18)의 저면이 위쪽으로 들어 올려진다.Subsequently, the bottom surface of the chip mounting plate 18 is lifted upward by the protrusion 16 of the lower mold 14 simultaneously with the clamping between the upper mold 12 and the lower mold 14.
즉, 약 2mil의 높이의 돌출부(16)에 의하여 상기 칩탑재판(18)도 약 2mil의 높이로 들어 올려지게 된다.That is, the chip mounting plate 18 is also lifted to a height of about 2 mil by the protrusion 16 having a height of about 2 mil.
이와 동시에, 상기 칩탑재판(18)과 일체로 연결되어 있는 타이바(30)가 칩탑재판(18)쪽을 향하여 상향으로 경사지며 위치된다.At the same time, the tie bar 30, which is integrally connected with the chip mounting plate 18, is inclined upwardly toward the chip mounting plate 18.
보다 상세하게는, 상기 칩탑재판(18)와, 이 칩탑재판(18)의 모서리에 일체로 연결되어 있는 상기 타이바(30)는 서로 평행한 위치였지만, 칩탑재판(18)이 약 2mil정도 위쪽으로 들어올려지면서, 타이바(30)가 칩탑재판(18)쪽으로 상향 경사지게 되는 것이다.More specifically, the chip mounting plate 18 and the tie bar 30 integrally connected to the edges of the chip mounting plate 18 were parallel to each other, but the chip mounting plate 18 was weak. Lifting upwards of about 2 mils, the tie bar 30 is inclined upward toward the chip mounting plate 18.
이때, 상기 칩탑재판(18)과 평행한 위치로 있던 타이바(30)가 상향으로 경사지게 되면서, 본래의 평행한 위치로 돌아가려는 탄성복원력을 갖게 되고, 이 타이바(30)의 탄성복원력은 일체로 연결되어 있는 상기 칩탑재판(18)을 밑으로 누르는 힘으로 작용되어, 결국 상기 타이바(30)의 탄성복원력에 의하여 칩탑재판(18)의 저면이 상기 돌출부(16) 표면에 더 밀착될 수 있게 된다.At this time, while the tie bar 30 in parallel with the chip mounting plate 18 is inclined upward, it has elastic restoring force to return to the original parallel position, and the elastic restoring force of the tie bar 30 is The bottom surface of the chip mounting plate 18 is further applied to the surface of the protruding portion 16 by the force of pressing the chip mounting plate 18 which is integrally connected to the bottom, and by the elastic restoring force of the tie bar 30. It can be in close contact.
마지막으로, 상기 상형(12)의 캐비티(32)로 몰딩수지(26)를 소정의 압으로 공급하여, 상기 반도체 칩(22)이 실장된 칩탑재판(18)과, 와이어(24)와, 각 인너리드(20)가 몰딩되도록 한다.Finally, the molding resin 26 is supplied to the cavity 32 of the upper die 12 at a predetermined pressure so that the chip mounting plate 18 on which the semiconductor chip 22 is mounted, the wire 24, Each inner lead 20 is molded.
이때, 몰딩수지(26)는 칩탑재판(18)의 저면과 돌출부(16)의 표면 사이의 틈새로 스며들지 않게 되는 바, 그 이유는 몰딩수지(26)의 흐름이 돌출부(16)의 측면에 걸리게 되기 때문이다.At this time, the molding resin 26 does not penetrate into the gap between the bottom of the chip mounting plate 18 and the surface of the protrusion 16, because the flow of the molding resin 26 is the side of the protrusion 16 Because it is caught.
또한, 몰딩수지의 흐름력이 상기 돌출부(16)의 측면에 미리 걸리며 완충되어, 기존에 칩탑재판(18)이 수지의 흐름력에 의하여 틸팅(tilting)되는 것을 방지할 수 있고, 그에따라 기존에 틸팅된 칩탑재판과 하형의 표면 사이의 틈새로 수지가 새어 들어가는 것을 방지할 수 있다.In addition, the flow force of the molding resin is buffered in advance to the side of the protrusion 16, it is possible to prevent the chip mounting plate 18 from being tilted by the flow force of the resin, and accordingly The resin can be prevented from leaking into the gap between the tilted chip mounting plate and the lower die surface.
또한, 타이바(30)의 탄성복원력에 의하여 상기 칩탑재판(18)은 돌출부(16)의 표면에 더욱 밀착된 상태이기 때문에, 몰딩 수지가 상기 칩탑재판(18)의 저면과 돌출부(16)의 표면 사이의 틈새로 침투되지 않게 된다.In addition, since the chip mounting plate 18 is in a state of being closely adhered to the surface of the protrusion 16 by the elastic restoring force of the tie bar 30, the molding resin is formed on the bottom surface and the protrusion 16 of the chip mounting plate 18. It will not penetrate into the gaps between the surfaces of).
이에따라, 칩탑재판의 저면 테두리 부분에 몰딩수지의 찌꺼기가 끼이는 것을 미연에 방지할 수 있는 효과를 얻을 수 있는 것이다.Accordingly, it is possible to obtain an effect that can prevent the residue of the molding resin from being caught in the bottom edge of the chip mounting plate.
이와 같은 몰딩 방법으로 제조된 반도체 패키지(100)를 보면, 칩탑재판(18)의 저면이 외부로 노출되되, 첨부한 도에 도시한 바와 같이 2mil정도 들어간 구조가 된다.Looking at the semiconductor package 100 manufactured by such a molding method, the bottom surface of the chip mounting plate 18 is exposed to the outside, as shown in the accompanying drawings has a structure of about 2mil.
여기서, 첨부한 도 2를 참조로, 본 발명의 반도체 패키지와 기존의 반도체패키지가 마더보드(mother board)에 실장된 상태를 비교하여 설명하면 다음과 같다.Here, with reference to the accompanying Figure 2, it will be described by comparing the semiconductor package of the present invention and a conventional semiconductor package mounted on a motherboard (mother board) as follows.
반도체 패키지를 마더보드(24)에 실장하려면, 마더보드의 실장면에 솔더액을 도포하고, 그 위에 반도체 패키지를 실장하는 솔더 조인팅(solder jointing) 방법을 사용하게 된다.In order to mount the semiconductor package on the motherboard 24, a solder joint method is used to apply a solder solution to the mounting surface of the motherboard and mount the semiconductor package thereon.
이에, 첨부한 도 2에 도시한 바와 같이, 저면이 평평한 기존의 반도체 패키지(200)에 비하여, 본 발명의 반도체 패키지(100)는 칩탑재판(18)의 저면이 약 2mil 정도 들어간 구조이기 때문에, 이 들어간 부분으로 솔더액이 채워지면서 마더보드(24)와의 결합력을 기존보다 크게 증대시킬 수 있게 된다.Accordingly, as shown in FIG. 2, the semiconductor package 100 of the present invention has a structure in which the bottom surface of the chip mounting plate 18 is about 2 mils, compared to the conventional semiconductor package 200 having a flat bottom surface. As the solder liquid is filled into the portion into which it enters, the bonding force with the motherboard 24 can be greatly increased than before.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체 패키지 몰딩 방법에 의하면, 몰딩 금형의 하형의 표면에 칩탑재판이 밀착되는 돌출부를 형성함으로써, 몰딩공정시 칩탑재판의 저면과 돌출부의 표면 사이로 수지가 침투하는 것을 방지할 수 있어, 결국 칩탑재판의 저면 테두리에 몰딩수지의 찌꺼기가 끼이는 현상을 미연에 방지할 수 있게 된다.As described above, according to the molding die for manufacturing a semiconductor package according to the present invention and the semiconductor package molding method using the same, the bottom surface of the chip mounting plate is formed during the molding process by forming a protrusion in which the chip mounting plate adheres to the surface of the lower mold of the molding die. It is possible to prevent the resin from penetrating between the surface of the protrusion and the projection, thereby preventing the residue of molding resin from being caught on the bottom edge of the chip mounting plate.
또한, 본 발명의 반도체 패키지는 몰딩금형으로부터 탈형한 후에 칩탑재판의 저면이 약 2mil 정도 들어간 구조이기 때문에, 이 들어간 부분으로 솔더액이 채워지면서 마더보드와의 결합력을 기존보다 크게 증대시킬 수 있다.In addition, since the semiconductor package of the present invention has a structure in which the bottom surface of the chip mounting plate is about 2 mil after demolding from the molding mold, the bonding force with the motherboard can be greatly increased while the solder liquid is filled in the portion containing the chip. .
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010019951A KR100567129B1 (en) | 2001-04-13 | 2001-04-13 | Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010019951A KR100567129B1 (en) | 2001-04-13 | 2001-04-13 | Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020079211A true KR20020079211A (en) | 2002-10-19 |
| KR100567129B1 KR100567129B1 (en) | 2006-03-31 |
Family
ID=27701083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010019951A KR100567129B1 (en) | 2001-04-13 | 2001-04-13 | Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567129B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657159B1 (en) * | 2005-04-25 | 2006-12-13 | 앰코 테크놀로지 코리아 주식회사 | Mold structure for manufacturing semiconductor package |
| KR20120010044A (en) * | 2010-07-23 | 2012-02-02 | 삼성테크윈 주식회사 | Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577160A (en) * | 1978-12-07 | 1980-06-10 | Nec Corp | Semiconductor device |
| JPS6155946A (en) * | 1984-08-27 | 1986-03-20 | Hitachi Chem Co Ltd | Structure of package for semiconductors |
| JPH1084055A (en) * | 1996-09-06 | 1998-03-31 | Seiko Epson Corp | Semiconductor device and its manufacturing method |
| JPH10326800A (en) * | 1997-05-26 | 1998-12-08 | Seiko Epson Corp | Manufacture of semiconductor device and mold for semiconductor manufacturing device |
-
2001
- 2001-04-13 KR KR1020010019951A patent/KR100567129B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657159B1 (en) * | 2005-04-25 | 2006-12-13 | 앰코 테크놀로지 코리아 주식회사 | Mold structure for manufacturing semiconductor package |
| KR20120010044A (en) * | 2010-07-23 | 2012-02-02 | 삼성테크윈 주식회사 | Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100567129B1 (en) | 2006-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| KR101054602B1 (en) | Method of manufacturing semiconductor device | |
| KR100190981B1 (en) | Method of manufacturing one side resin sealing type semiconductor devices | |
| US6812063B2 (en) | Semiconductor package and fabricating method thereof | |
| US20030030131A1 (en) | Semiconductor package apparatus and method | |
| US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
| JP2002151625A (en) | Semiconductor device and its manufacturing method | |
| JP2001077232A (en) | Semiconductor device and manufacture thereof | |
| US7354804B2 (en) | Method for fabricating lead frame and method of fabricating semiconductor device using the same | |
| KR100567129B1 (en) | Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same | |
| JP2001035961A (en) | Semiconductor and manufacture thereof | |
| JPH11176856A (en) | Manufacture of semiconductor device | |
| US7632720B2 (en) | Method of manufacturing a semiconductor device | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| JP2002151531A (en) | Method for manufacturing semiconductor device | |
| JP2018056310A (en) | Resin encapsulation mold, and method of manufacturing semiconductor device using the same | |
| JP2002050646A (en) | Manufacturing method of semiconductor device | |
| JP3127104B2 (en) | Mold for sealing resin-encapsulated semiconductor device and manufacturing method using the same | |
| US20140027894A1 (en) | Resin molded semiconductor device and manufacturing method thereof | |
| KR100418512B1 (en) | Mold chase for semiconductor package and method for use the same | |
| KR100239708B1 (en) | Manufacturing method of blp package | |
| KR100196289B1 (en) | Mcp bonding apparatus | |
| JP2000138247A (en) | Resin encapsulation method of chip size package and resin molding equipment | |
| JP2003045905A (en) | Method and apparatus for resin sealing | |
| JPH04269854A (en) | Semiconductor device; its manufacture; molding apparatus used for it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140304 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180313 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190313 Year of fee payment: 14 |