KR20120010044A - Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same - Google Patents

Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same Download PDF

Info

Publication number
KR20120010044A
KR20120010044A KR1020100071599A KR20100071599A KR20120010044A KR 20120010044 A KR20120010044 A KR 20120010044A KR 1020100071599 A KR1020100071599 A KR 1020100071599A KR 20100071599 A KR20100071599 A KR 20100071599A KR 20120010044 A KR20120010044 A KR 20120010044A
Authority
KR
South Korea
Prior art keywords
lead
resin
metal plate
etching
groove
Prior art date
Application number
KR1020100071599A
Other languages
Korean (ko)
Other versions
KR101674537B1 (en
Inventor
유상수
김재하
구성근
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020100071599A priority Critical patent/KR101674537B1/en
Publication of KR20120010044A publication Critical patent/KR20120010044A/en
Application granted granted Critical
Publication of KR101674537B1 publication Critical patent/KR101674537B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

PURPOSE: A method for manufacturing a lead frame and a semiconductor package is provided to improve the cohesive property of a solder ball and the semiconductor package by multiplying a contact area between the solder ball and the semiconductor package. CONSTITUTION: A metal plate(100) including a die pad domain in which a lead(110) is formed and a read domain in which a die pad(120) is formed is prepared. A first groove is formed in one side(102) by executing an etching process. Resin(200) is arranged in one side of the metal plate. The level difference between a land domain surface of the lead and the resin is formed. The lead domain and the die pad domain are separated by forming a second groove corresponding to the first groove in the other side of the metal plate.

Description

리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 {Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same}Leadframe manufacturing method and method for manufacturing leadframe and semiconductor package and semiconductor package according thereto {Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same}

본 발명은 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체패키지 제조방법과 그에 따른 반도체패키지에 관한 것으로, 더욱 상세하게는 솔더 볼의 부착성을 높일 수 있는 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체패키지 제조방법과 그에 따른 반도체패키지에 관한 것이다.The present invention relates to a method for manufacturing a lead frame, a method for manufacturing a lead frame and a semiconductor package, and a semiconductor package according to the present invention, and more particularly, a lead frame manufacturing method and a lead frame and semiconductor according to the present invention can increase the adhesion of solder balls The present invention relates to a package manufacturing method and a semiconductor package.

리드프레임은 반도체 칩을 올려 부착하는 금속기판으로서, 반도체 칩을 지지하는 동시에 상기 반도체 칩과 외부회로(예, 인쇄회로기판)를 전기적으로 연결시켜 주는 기능을 하며, 반도체 칩과 함께 반도체 패키지를 구성한다. The lead frame is a metal substrate on which a semiconductor chip is attached and attached. The lead frame supports a semiconductor chip and electrically connects the semiconductor chip and an external circuit (for example, a printed circuit board) and forms a semiconductor package together with the semiconductor chip. do.

리드프레임은 일반적으로 다이 패드와 리드로 구성되며, 다이 패드에는 반도체 칩이 안착되고 리드는 외부회로와 연결된다. 리드와 반도체 칩은 와이어로 반도체 칩과 연결된다.The lead frame is generally composed of a die pad and a lead. The die pad is mounted with a semiconductor chip and the lead is connected to an external circuit. The lead and the semiconductor chip are connected to the semiconductor chip by a wire.

이러한 리드프레임 중에는 솔더 볼을 리드에 부착하여 외부회로와 연결하는 볼 그리드 어레이 형식으로 제작되는 경우가 있는데, 볼 그리드 어레이 형식의 리드프레임은 리드의 수가 많고 그 사이에 간격이 적은 경우에도 효과적으로 적용될 수 있다. Some of these lead frames are manufactured in the form of ball grid arrays in which solder balls are attached to leads and connected to external circuits. The lead frame in the form of ball grid arrays can be effectively applied even when there are a large number of leads and a small gap between them. have.

그런데 솔더 볼이 리드프레임과 분리될 경우 반도체 칩과 외부회로와의 연결이 손상될 수 있으며, 리드프레임으로부터 분리된 솔더 볼이 이동하여 다른 솔더 볼과 접촉되면 회로가 단락되는 등의 문제가 있다. However, when the solder ball is separated from the lead frame, the connection between the semiconductor chip and the external circuit may be damaged, and when the solder ball separated from the lead frame moves and contacts other solder balls, the circuit may be shorted.

본 발명은 솔더 볼이 리드프레임에 안정적으로 부착될 수 있는 리드프레임 제조방법과 이에 따른 리드프레임 및 반도체 패키지 제조방법과 이에 따른 반도체 패키지를 제공함에 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a lead frame manufacturing method in which solder balls can be stably attached to a lead frame, a lead frame and a semiconductor package manufacturing method, and a semiconductor package according thereto.

상기의 목적을 달성하기 위하여 본 발명에 일 실시예에 따른 리드프레임 제조방법은, 리드가 형성될 리드 영역과 다이 패드가 형성될 다이 패드 영역을 가지는 금속판으로 리드프레임을 제조하는 방법으로서, 상기 금속판의 일면에 상기 리드의 랜드 영역을 결정하고 상기 랜드 영역에 대응하여 에칭 레지스트를 배치하는 에칭 레지스트 배치단계와, 에칭 공정을 수행하여 상기 금속판의 상기 일면에 제1홈을 형성하는 제1에칭단계와, 상기 제1홈이 형성된 상기 금속판의 상기 일면에 수지를 배치하는 수지 배치단계와, 상기 에칭 레지스트 제거여 상기 랜드 영역의 표면과 상기 배치된 수지 사이의 높이 차를 형성하는 에칭 레지스트 제거단계와, 에칭 공정을 수행하여 상기 금속판의 타면에 상기 제1홈에 대응되는 제2홈을 형성함으로써 상기 리드 영역과 상기 다이 패드 영역을 분리하는 제2에칭단계를 포함한다. In order to achieve the above object, a method of manufacturing a lead frame according to an embodiment of the present invention is a method of manufacturing a lead frame from a metal plate having a lead region where a lead is to be formed and a die pad region where a die pad is to be formed. An etching resist arrangement step of determining a land area of the lead on one surface of the substrate and disposing an etching resist corresponding to the land area, and performing a etching process to form a first groove on the surface of the metal plate; A resin disposing step of disposing a resin on the one surface of the metal plate on which the first groove is formed; removing the etching resist to remove the etching resist to form a height difference between the surface of the land region and the disposed resin; The lead region is formed by performing an etching process to form a second groove corresponding to the first groove on the other surface of the metal plate. And a second etching step of separating the said die pad area.

또한 본 발명의 다른 일 실시예에 따른 리드프레임은, 다이 패드와, 일면에 랜드가 마련된 복수의 리드와, 상기 다이 패드와 상기 리드 사이, 또는 상기 리드와 리드 사이 중 적어도 일부에 배치되며, 그 일부가 상기 랜드의 연장면으로부터 돌출되게 형성된 수지를 구비한다. In addition, a lead frame according to another embodiment of the present invention is disposed on at least a portion of a die pad, a plurality of leads provided with lands on one surface, between the die pad and the lead, or between the lead and the lead. A part is provided with resin formed so that it may protrude from the extended surface of the said land.

또한 본 발명의 또 다른 일 실시예에 따른 반도체 패키지 제조방법은, 리드가 형성될 리드 영역과 다이 패드가 형성될 다이 패드 영역을 가지는 금속판의 일면에 상기 리드의 랜드 영역에 대응하여 에칭 레지스트를 배치하는 에칭 레지스트 배치단계와, 에칭 공정을 수행하여 상기 금속판의 일면에 제1홈을 형성하는 제1에칭단계와, 상기 제1홈이 형성된 금속판의 일면에 수지를 배치하는 수지 배치단계와, 상기 에칭 레지스트 제거하여 상기 랜드 영역의 표면과 상기 배치된 수지 사이의 높이 차를 형성하는 에칭 레지스트 제거단계와, 에칭 공정을 수행하여 상기 금속판의 타면에 상기 제1홈에 대응되는 제2홈을 형성함으로써 상기 리드 영역과 상기 다이 패드 영역을 분리하는 제2에칭단계와, 상기 다이 패드에 반도체 칩을 부착하는 다이 부착단계와, 상기 반도체 칩과 상기 리드를 와이어로 연결하는 와이어 본딩(wire bonding)단계와, 상기 반도체 칩 및 상기 와이어를 밀봉하도록 덮는 봉지재를 형성하는 몰딩단계를 포함한다. In addition, according to another embodiment of the present invention, a method of manufacturing a semiconductor package may include etching resist disposed on a surface of a metal plate having a lead region where a lead is to be formed and a die pad region where a die pad is to be formed. An etching resist disposing step, a first etching step of forming a first groove on one surface of the metal plate by performing an etching process, a resin disposing step of disposing a resin on one surface of the metal plate on which the first groove is formed, and the etching Removing the resist to form a height difference between the surface of the land region and the disposed resin; and performing an etching process to form a second groove corresponding to the first groove on the other surface of the metal plate. A second etching step of separating a lead region and the die pad region, a die attaching step of attaching a semiconductor chip to the die pad, and A wire bonding step of connecting the semiconductor chip and the lead with a wire, and a molding step of forming an encapsulant covering the semiconductor chip and the wire to seal the wire.

또한 본 발명의 또 다른 일 실시예에 따른 반도체 패키지는, 본 발명의 상기 일 실시예에 따른 리드프레임을 구비하며, 상기 리드프레임의 다이 패드에 안착되는 반도체 칩과, 상기 반도체 칩과 상기 리드프레임의 리드를 연결하는 와이어와, 상기 반도체 칩 및 상기 와이어를 밀봉하도록 덮는 봉지재를 포함한다. In addition, the semiconductor package according to another embodiment of the present invention, a semiconductor chip having a lead frame according to the embodiment of the present invention, which is seated on a die pad of the lead frame, the semiconductor chip and the lead frame And a wire connecting the leads of the semiconductor chip and an encapsulant covering the semiconductor chip and the wire.

본 발명에 따른 리드프레임 제조방법, 이에 따른 리드프레임, 반도체 패키지 제조방법 및 이에 따른 반도체 패키지에 의하면, 솔더 볼이 리드프레임에 안정적으로 부착될 수 있다. According to the method of manufacturing a lead frame according to the present invention, the lead frame, the semiconductor package manufacturing method, and the semiconductor package according to the present invention, solder balls may be stably attached to the lead frame.

도 1a은 금속판의 상면을 개략적으로 도시한 평면도이다.
도 1b는 도 1의 금속판의 저면을 개략적으로 도시한 저면도이다.
도 3c은 도 1의 금속판의 Ic-Ic선을 따라 취한 단면을 개략적으로 도시한 단면도이다.
도 2 내지 도 16은 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 개략적 단면도이다.
도 17은 도 16의 반도체 패키지에 솔더 볼이 부착된 상태를 개략적으로 도시한 단면도이다.
도 18은 도 17의 XVIII 부분을 개략적으로 확대하여 도시한 도면이다. 1A is a plan view schematically illustrating a top surface of a metal plate.
FIG. 1B is a bottom view schematically illustrating the bottom of the metal plate of FIG. 1.
FIG. 3C is a schematic cross-sectional view taken along the line Ic-Ic of the metal plate of FIG. 1. FIG.
2 to 16 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
17 is a cross-sectional view schematically illustrating a state in which solder balls are attached to the semiconductor package of FIG. 16.
FIG. 18 is a schematic enlarged view of a portion XVIII of FIG. 17.

이하 도면을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지 제조방법에 관하여 설명한다. 본 실시예에 따른 반도체 패키지 제조방법은 본 발명의 다른 일 실시예에 따른 리드프레임의 제조방법을 포함하므로 함께 설명한다. Hereinafter, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described with reference to the drawings. Since the semiconductor package manufacturing method according to the present embodiment includes the manufacturing method of the lead frame according to another embodiment of the present invention will be described together.

도 1a은 금속판의 상면을 개략적으로 도시한 평면도이며, 도 1b는 도 1의 금속판의 저면을 개략적으로 도시한 저면도이며, 도 3c은 도 1의 금속판의 Ic-Ic선을 따라 취한 단면을 개략적으로 도시한 단면도이다. 도 2 내지 도 16은 본 발명의 일 실시예에 따른 반도체 패키지 제조방법을 설명하기 위한 개략적 단면도이다. 도 17은 도 16의 반도체 패키지에 솔더 볼이 부착된 상태를 개략적으로 도시한 단면도이며, 도 18은 도 17의 XVIII 부분을 개략적으로 확대하여 도시한 도면이다. FIG. 1A is a plan view schematically illustrating a top surface of a metal plate, FIG. 1B is a bottom view schematically illustrating a bottom surface of the metal plate of FIG. 1, and FIG. 3C schematically illustrates a cross section taken along line Ic-Ic of the metal plate of FIG. 1. It is shown in cross section. 2 to 16 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention. FIG. 17 is a cross-sectional view schematically illustrating a state where solder balls are attached to the semiconductor package of FIG. 16, and FIG. 18 is a schematic enlarged view of a portion XVIII of FIG. 17.

도 1a 내지 도 17을 참조하면, 본 실시예에 따른 반도체 패키지 제조방법은 리드(110)가 형성될 리드 영역(110')과 다이 패드(120)가 형성될 다이 패드 영역(120')을 가지는 금속판(100)으로 리드프레임(2)을 제조한 후, 이를 이용하여 반도체 패키지(1)를 제조하는 방법에 관한 것이다. 본 실시예에 따른 반도체 패키지(1) 제조방법은 에칭 레지스트 배치단계, 제1에칭단계, 제1도금층 형성단계, 수지 배치단계, 에칭 레지스트 제거단계, 제2도금층 형성단계, 제2에칭단계, 다이 부착단계, 와이어 본딩단계, 몰딩단계를 포함한다.1A to 17, a method of manufacturing a semiconductor package according to the present exemplary embodiment includes a lead region 110 ′ in which the lead 110 is to be formed and a die pad region 120 ′ in which the die pad 120 is to be formed. After the lead frame 2 is manufactured from the metal plate 100, the present invention relates to a method of manufacturing the semiconductor package 1 using the same. In the method for manufacturing a semiconductor package 1 according to the present embodiment, an etching resist disposing step, a first etching step, a first plating layer forming step, a resin disposing step, an etching resist removing step, a second plating layer forming step, a second etching step, a die Attachment step, wire bonding step, molding step.

에칭 레지스트 배치단계는 금속판(100)의 일면(102)에 리드(110)의 랜드 영역(112')을 결정하고, 랜드 영역(112')에 대응하는 패턴으로 에칭 레지스트(10)를 배치하는 단계이다. In the etching resist disposing step, the land region 112 ′ of the lead 110 is determined on one surface 102 of the metal plate 100, and the etching resist 10 is disposed in a pattern corresponding to the land region 112 ′. to be.

금속판(100)은 도 1a 내지 도 1b에 이점쇄선으로 도시된 바와 같이, 다이 패드(120)가 형성될 다이 패드 영역(120')과 리드(110)가 형성될 리드 영역(110')을 구비한다. 리드 영역(110')의 저면이 솔더 볼(solder ball)이 부착되는 랜드 영역(112')이다. The metal plate 100 has a die pad region 120 ′ in which the die pad 120 is to be formed and a lead region 110 ′ in which the lead 110 is to be formed, as shown by a dashed line in FIGS. 1A to 1B. do. The bottom surface of the lead region 110 'is a land region 112' to which solder balls are attached.

에칭 레지스트(10)는 도 1b 내지 도 1c에 가상선으로 도시된 바와 같이,랜드 영역(112')에 대응하는 패턴으로 배치된다. 에칭 레지스트(10)가 랜드 영역(112')에 대응하는 패턴으로 금속판(100)의 일면(102)에 배치되면, 에칭 레지스트(10)는 랜드 영역(112')과 다이 패드 영역(120')의 저면부(122')를 덮어주되 다른 부분은 노출시킨다. The etching resist 10 is disposed in a pattern corresponding to the land region 112 ′, as shown in phantom lines in FIGS. 1B-1C. When the etching resist 10 is disposed on one surface 102 of the metal plate 100 in a pattern corresponding to the land region 112 ', the etching resist 10 is formed of the land region 112' and the die pad region 120 '. Cover the bottom portion 122 'of the exposed portion.

에칭 레지스트(10)를 랜드 영역(112')에 대응하는 패턴으로 배치하기 위하여, 먼저 도 2에 도시된 바와 같이 에칭 레지스트(10)를 금속판(100)의 저면에 해당되는 일면(102) 및 그 타면(104)에 도포한다. 그리고 랜드 영역(112')에 대응하는 패턴을 가지는 마스크를 이용한 노광 공정을 통하여, 도 3에 도시된 바와 같이 랜드 영역(112')과 다이 패드 영역(120')의 저면부(122') 이외의 영역에 배치된 에칭 레지스트(10)를 제거한다. In order to arrange the etching resist 10 in a pattern corresponding to the land region 112 ′, first, as shown in FIG. 2, the etching resist 10 is formed on one surface 102 corresponding to the bottom surface of the metal plate 100 and the same. It is applied to the other surface 104. Then, through the exposure process using a mask having a pattern corresponding to the land area 112 ′, the land area 112 ′ and the bottom portion 122 ′ of the die pad area 120 ′ are shown as shown in FIG. 3. The etching resist 10 disposed in the region of is removed.

에칭 레지스트(10)는 조사 광에 노출되면 화학적인 반응을 통하여 경화되는 감광성 수지성분, 보다 구체적으로 DFR(Dried Film Resist) 또는 포토 레지스트(Photo-resist, PR) 등이 사용될 수 있다. 특히 에칭 레지스트(10)로서 전착 에칭 레지스트(electro-deposition resist)를 이용할 경우에는 에칭 레지스트의 두께를 용이하게 제어할 수 있다. The etching resist 10 may be a photosensitive resin component that is cured through a chemical reaction when exposed to irradiation light, more specifically, a dry film resist (DFR) or a photo-resist (PR). In particular, when an electrodeposition etching resist (electro-deposition resist) is used as the etching resist 10, the thickness of the etching resist can be easily controlled.

도면에는 도시되지 않았으나, 금속판(100)의 측면이 에칭되지 않도록 금속판(100)의 측면에도 에칭 레지스트(10)가 배치된다.Although not shown in the drawing, the etching resist 10 is disposed on the side of the metal plate 100 so that the side of the metal plate 100 is not etched.

다음으로 제1에칭단계가 수행된다. Next, a first etching step is performed.

제1에칭단계는 에칭 공정을 수행하여 금속판(100)의 일면(102)에 제1홈(150)을 형성하는 단계이다. 금속판(100)의 일면(102)에는 랜드 영역(112')에 대응하는 패턴으로 에칭 레지스트(10)가 배치되어 있으므로, 본 단계에 의해서 형성되는 제1홈(150)은 랜드 영역(112')을 포함하지 않는 형태로 금속판(100)의 일면(102)에 형성된다. The first etching step is a step of forming the first groove 150 on one surface 102 of the metal plate 100 by performing an etching process. Since the etching resist 10 is disposed on one surface 102 of the metal plate 100 in a pattern corresponding to the land region 112 ′, the first groove 150 formed by this step is the land region 112 ′. It is formed on one surface 102 of the metal plate 100 in a form that does not include.

다음으로 제1도금층 형성단계가 수행된다. Next, the first plating layer forming step is performed.

제1도금층 형성단계는 도 5에 도시된 바와 같이, 제1홈(150)의 표면(152)에, 제1홈(150)의 표면보다 거친 표면을 가지는 제1도금층(250)을 형성하는 단계이다. As shown in FIG. 5, the first plating layer forming step includes forming a first plating layer 250 having a surface rougher than the surface of the first groove 150 on the surface 152 of the first groove 150. to be.

제1도금층(250)은 니켈(Ni) 또는 구리(Cu) 등을 포함하며, 그 표면이 제1홈(150)의 표면(152)보다 거칠도록 소정의 표면 조도를 가진다. 제1도금층(250)은 본 출원인에 의한 등록특허 제10-0819800호에 기재된 러퍼(rougher) Ni 도금층에 대응되는 것으로, 제1도금층(250)의 형성방법은 등록특허 제10-0819800호에 기재되어 있으므로 이에 대한 구체적인 설명은 생략한다. The first plating layer 250 includes nickel (Ni), copper (Cu), or the like, and has a predetermined surface roughness such that its surface is rougher than the surface 152 of the first groove 150. The first plating layer 250 corresponds to the rougher Ni plating layer described in Korean Patent No. 10-0819800 by the present applicant, and the method of forming the first plating layer 250 is described in Korean Patent No. 10-0819800. The detailed description thereof is omitted.

다음으로 수지 배치단계가 수행된다. Next, a resin batch step is performed.

수지 배치단계는 제1홈(150)이 형성된 금속판(100)의 일면(102)에 수지(200)를 배치하는 단계이다. 본 단계에서는 수지(200)를 제1홈(150)을 채우도록 배치하되, 그 일부(210)가 랜드 영역(112')의 연장면(11)으로부터 돌출되도록 한다. 수지(200)의 소재로는 PI(Polyimide), PSR(Photo Solder Resist) 또는 EMC(Epoxy Molding Composite) 중 하나를 포함하거나 그 중의 하나가 될 수 있다.In the resin disposing step, the resin 200 is disposed on one surface 102 of the metal plate 100 on which the first groove 150 is formed. In this step, the resin 200 is disposed to fill the first groove 150, but a part 210 of the resin 200 protrudes from the extension surface 11 of the land region 112 ′. The material of the resin 200 may include or be one of polyimide (PI), photo solder resist (PSR), or epoxy molding composite (EMC).

본 실시예에서 수지 배치단계는 수지 도포단계 및 수지표면 제거단계를 포함한다. The resin disposing step in this embodiment includes a resin coating step and a resin surface removing step.

수지 도포단계는 도 6에 도시된 바와 같이, 금속판(100)의 일면(102)을 수지(200)로 덮는 단계로서, 수지(200)가 제1홈(150)를 채움과 동시에 에칭 레지스트(10)를 덮어주도록 수지(200)를 금속판(100)의 일면(102)에 도포하는 단계이다. 제1홈(150)의 표면(152)에는 표면 조도가 큰 제1도금층(250)이 형성되어 있으므로, 제1홈(150)에 채워지는 수지(200)는 제1도금층(250)에 효과적으로 부착된다. As shown in FIG. 6, the resin coating step is a step of covering one surface 102 of the metal plate 100 with the resin 200, and the resin 200 fills the first groove 150 and the etching resist 10 at the same time. ) Is a step of applying the resin 200 to one surface 102 of the metal plate 100 to cover. Since the first plating layer 250 having the high surface roughness is formed on the surface 152 of the first groove 150, the resin 200 filled in the first groove 150 effectively adheres to the first plating layer 250. do.

다음으로 수지표면 제거단계가 수행되는데, 수지표면 제거단계는 도 7에 도시된 바와 같이 에칭 레지스트(10)가 노출되도록 도포된 수지(200)의 두께의 일부를 제거하는 단계이다. 본 단계에서는 수지(200)의 두께의 일부를 제거하기 위한 방법으로 수지(200)의 표면을 세라믹 재질의 브러시(brush)로 브러싱(brushing)하는 방법, 즉 브러시로 수지(200)의 두께의 일부를 깎아내는 방법이 사용될 수 있다. 이와 같이 에칭 레지스트(10)가 노출될 때까지 수지(200)를 깎아내면, 도 7에 도시된 바와 같이 수지(200)의 일부(210)는 솔더 볼 랜드부(112)의 연장면(11)으로 돌출되고 다른 일부(220)는 제1홈(150)의 내부에 배치된다. Next, the resin surface removing step is performed, and the resin surface removing step is removing a part of the thickness of the resin 200 applied to expose the etching resist 10 as shown in FIG. 7. In this step, a method of brushing the surface of the resin 200 with a brush made of a ceramic material, that is, a part of the thickness of the resin 200 with a brush as a method for removing a part of the thickness of the resin 200. The method of scraping off can be used. When the resin 200 is scraped off until the etching resist 10 is exposed as described above, a portion 210 of the resin 200 extends 11 of the solder ball land portion 112 as shown in FIG. 7. Protruding into the other portion 220 is disposed inside the first groove 150.

다음으로 에칭 레지스트 제거단계를 수행한다. Next, the etching resist removal step is performed.

에칭 레지스트 제거단계는 수지 배치단계에서 외부로 노출된 에칭 레지스트(10)를 제거하여 랜드 영역(112')의 표면과 수지(200) 사이의 높이 차를 형성하는 단계이다.In the etching resist removing step, the etching resist 10 exposed to the outside in the resin disposing step is formed to form a height difference between the surface of the land region 112 ′ and the resin 200.

에칭 레지스트(10)를 제거하면, 에칭 레지스트(10)가 덮여 있던 금속판(100)의 랜드 영역(112')과 다이 패드 영역(120')의 저면부(122')가 노출된다. 금속판(100)의 랜드 영역(112')과 다이 패드 영역(120')에는 수지(200)가 배치되어 있지 않으므로, 에칭 레지스트(10)를 제거하면 랜드 영역(112') 및 다이 패드 영역(120')의 표면과 수지(200) 사이에는 높이 차가 형성된다. 즉, 랜드 영역(112')의 둘레에 단차가 형성된다. When the etching resist 10 is removed, the land region 112 'of the metal plate 100 covered with the etching resist 10 and the bottom portion 122' of the die pad region 120 'are exposed. Since the resin 200 is not disposed in the land region 112 ′ and the die pad region 120 ′ of the metal plate 100, when the etching resist 10 is removed, the land region 112 ′ and the die pad region 120 are removed. A difference in height is formed between the surface of ') and the resin 200. That is, a step is formed around the land area 112 '.

다음으로 제2도금층 형성단계를 수행한다. Next, a second plating layer forming step is performed.

제2도금층 형성단계는 후술할 제2에칭단계에서 제2홈(170)이 형성될 부분을 제외한 금속판(100)의 타면(104)의 일부에 제2도금층(300)을 형성하는 단계이다. 제2홈(170)은 도 1에 가상선으로 도시된 바와 같이 금속판(100)의 일면(102)에 형성된 제1홈(150)에 대응되는 패턴으로 형성된다.The second plating layer forming step is a step of forming the second plating layer 300 on a part of the other surface 104 of the metal plate 100 except for the portion where the second groove 170 is to be formed in the second etching step to be described later. The second groove 170 is formed in a pattern corresponding to the first groove 150 formed on one surface 102 of the metal plate 100, as shown by a virtual line in FIG.

본 실시예에서 제2도금층 형성단계는 도금 레지스트 배치단계, 도금층 형성단계 및 도금 레지스트 제거단계를 포함한다. In the present embodiment, the second plating layer forming step includes a plating resist disposing step, a plating layer forming step, and a plating resist removing step.

도금 레지스트 배치단계는 금속판(100)의 타면(104)에 제2홈(170)이 형성될 부분, 즉 제1홈(150)에 대응되는 부분에 도금 레지스트를 배치하는 단계이다. 도금 레지스트(30)는 감광성 물질, 예컨대 액상감광제를 포함하는 소재로 이루어질 수 있다. 도금 레지스트(30)를 제2홈(170)에 대응되는 패턴으로 배치하기 위해서, 도 9에 도시된 바와 같이 도금 레지스트(30)를 금속판(100)의 양면에 도포하고 도 10에 도시된 바와 같이 도금 레지스트(30)를 패터닝한다. In the plating resist disposing step, the plating resist is disposed on a portion where the second groove 170 is to be formed on the other surface 104 of the metal plate 100, that is, a portion corresponding to the first groove 150. The plating resist 30 may be formed of a material including a photosensitive material such as a liquid photosensitive agent. In order to arrange the plating resist 30 in a pattern corresponding to the second groove 170, the plating resist 30 is applied to both surfaces of the metal plate 100 as shown in FIG. 9 and as shown in FIG. 10. The plating resist 30 is patterned.

다음으로 도금단계를 수행한다. Next, the plating step is performed.

도금단계는 금속판(100)의 일면(102) 및 타면(104)에 제2도금층(300)을 형성하는 단계이다. 제2도금층(300)은 도금 레지스트(30)가 배치된 부분에는 형성될 수 없으므로, 도 11에 도시된 바와 같이 제2도금층(300)은 도금 레지스트(30)가 배치되지 않은 부분에 형성된다. 제2도금층(300)은 팔라듐(Pd), 금(Au), 니켈(Ni) 또는 이들의 합금 등으로 이루어질 수 있으며, 그 두께는 수 마이크로미터 내지는 수십 마이크로미터 정도로 매우 얇은 것이 바람직하다.The plating step is a step of forming the second plating layer 300 on one surface 102 and the other surface 104 of the metal plate 100. Since the second plating layer 300 may not be formed at the portion where the plating resist 30 is disposed, as shown in FIG. 11, the second plating layer 300 is formed at the portion where the plating resist 30 is not disposed. The second plating layer 300 may be made of palladium (Pd), gold (Au), nickel (Ni), or an alloy thereof, and the thickness thereof may be very thin, such as several micrometers or several tens of micrometers.

다음으로 도금 레지스트 제거단계가 수행된다. Next, a plating resist removing step is performed.

도금 레지스트 제거단계는 도금 레지스트(30)를 제거하는 단계이다. 따라서 도 12에 도시된 바와 같이 금속판(100)의 타면(104)의 일부가 노출되며, 이후 진행될 에칭 공정에 의해서 제2홈(170)이 형성될 수 있다. The plating resist removing step is to remove the plating resist 30. Therefore, as shown in FIG. 12, a portion of the other surface 104 of the metal plate 100 is exposed, and a second groove 170 may be formed by an etching process to be performed later.

다음으로 제2에칭단계를 수행한다. Next, a second etching step is performed.

제2에칭단계는 에칭 공정을 수행하여, 금속판(100)의 타면(104)에 제1홈(150)에 대응되는 제2홈(170)을 형성하는 단계이다. 상술한 바와 같이 제2도금층(300)은 제1홈(150)에 대응되는 부분을 제외한 형태로 금속판(100)의 타면(104)에 배치되므로, 이를 에칭하면 금속판(100)의 타면에는 제1홈(150)에 대응되는 형태로 제2홈(170)이 형성된다. 제2홈(170)이 제1홈(150)과 만날 때까지 에칭 공정을 수행하면, 금속판(100)의 리드 영역(110')과 다이 패드 영역(120')이 분리된다. 따라서 리드(110)와 다이 패드(120)가 형성된다. 리드(110)와 다이 패드(120) 사이에는 수지(200)가 배치되어 있으므로 리드(110)와 다이 패드(120)는 상호 고정된다. The second etching step is a step of forming the second groove 170 corresponding to the first groove 150 on the other surface 104 of the metal plate 100 by performing an etching process. As described above, since the second plating layer 300 is disposed on the other surface 104 of the metal plate 100 in a shape except for a portion corresponding to the first groove 150, when the etching is performed, the second plating layer 300 is formed on the other surface of the metal plate 100. The second groove 170 is formed in a shape corresponding to the groove 150. When the etching process is performed until the second groove 170 meets the first groove 150, the lead region 110 ′ and the die pad region 120 ′ of the metal plate 100 are separated. Accordingly, the lead 110 and the die pad 120 are formed. Since the resin 200 is disposed between the lid 110 and the die pad 120, the lid 110 and the die pad 120 are fixed to each other.

상술한 방법으로 금속판(100)으로부터 리드(110)와 다이 패드(120)를 형성함으로써 리드프레임(2)이 제조된다. The lead frame 2 is manufactured by forming the lead 110 and the die pad 120 from the metal plate 100 by the above-described method.

다음으로 칩 부착단계를 수행한다. Next, the chip attaching step is performed.

칩 부착단계는 도 14에 도시된 바와 같이, 상기의 방법으로 제조된 리드프레임(2)의 다이 패드(120)에 반도체 칩(400)을 부착하는 단계이다. In the chip attaching step, as shown in FIG. 14, the semiconductor chip 400 is attached to the die pad 120 of the lead frame 2 manufactured by the above method.

다음으로 와이어 본딩단계를 수행한다. Next, the wire bonding step is performed.

와이어 본딩단계는 도 15에 도시된 바와 같이, 리드프레임(2)의 다이 패드(120)에 부착된 반도체 칩(400)과 리드프레임(2)의 리드(110)를 와이어(500)로 연결하는 단계이다. In the wire bonding step, as shown in FIG. 15, the semiconductor chip 400 attached to the die pad 120 of the lead frame 2 and the lead 110 of the lead frame 2 are connected with the wire 500. Step.

다음으로 몰딩단계를 수행한다. Next, the molding step is performed.

몰딩단계는 도 16에 도시된 바와 같이, 반도체 칩(400) 및 와이어(500)를 덮어 밀봉하도록 봉지재(600)를 리드프레임(2)의 상측에 배치하는 단계이다. 봉지재(600)로는 EMC(epoxy molding compound) 등이 사용된다. In the molding step, as shown in FIG. 16, the encapsulant 600 is disposed on the lead frame 2 to cover and seal the semiconductor chip 400 and the wire 500. As the encapsulant 600, an epoxy molding compound (EMC) or the like is used.

몰딩단계가 완료되면 반도체 패키지(2)가 완성된다. When the molding step is completed, the semiconductor package 2 is completed.

이하, 상술한 방법으로 제조된 반도체 패키지(1)의 효과에 대해서 설명한다.Hereinafter, the effect of the semiconductor package 1 manufactured by the method mentioned above is demonstrated.

상술한 방법으로 제조된 반도체 패키지(1)는 도 16에 도시된 바와 같이, 리드프레임(2), 반도체 칩(400), 와이어(500) 및 봉지재(600)를 구비하며, 리드프레임(2)은 다이 패드(120), 리드(110) 및 수지(200)를 구비한다. As shown in FIG. 16, the semiconductor package 1 manufactured by the above-described method includes a lead frame 2, a semiconductor chip 400, a wire 500, and an encapsulant 600, and a lead frame 2. ) Includes a die pad 120, a lid 110, and a resin 200.

다이 패드(120)와 리드(110)는 금속판(100)으로부터 형성되며, 리드(110)의 저면에 해당하는 일면(102)에는 랜드(112)가 마련된다. The die pad 120 and the lead 110 are formed from the metal plate 100, and lands 112 are provided on one surface 102 corresponding to the bottom of the lead 110.

수지(200)는 다이 패드(120)와 리드(110) 사이 및 리드(110)와 리드(110) 사이에 배치되며, 그 일부(210)가 랜드(112)의 연장면(11)으로부터 돌출되게 형성된다. The resin 200 is disposed between the die pad 120 and the lid 110 and between the lid 110 and the lid 110, such that a portion 210 protrudes from the extending surface 11 of the land 112. Is formed.

반도체 칩(400)은 다이 패드(120)의 부착되며, 와이어(500)는 반도체 칩(400)과 리드(110)를 연결하며, 봉지재(600)는 반도체 칩(400)과 와이어(500)를 덮어 밀봉한다. The semiconductor chip 400 is attached to the die pad 120, the wire 500 connects the semiconductor chip 400 and the lead 110, and the encapsulant 600 is the semiconductor chip 400 and the wire 500. Cover and seal.

반도체 패키지(1)의 수지(200)의 일부(210)는 랜드(112)의 연장면(11)으로 돌출되게 형성되어 있으므로, 랜드(112)의 둘레에는 단차가 형성된다. A part 210 of the resin 200 of the semiconductor package 1 is formed to protrude to the extended surface 11 of the land 112, so that a step is formed around the land 112.

반도체 패키지(1)를 외부 회로에 연결하기 위해서는 도 17에 도시된 바와 같이 반도체 패키지(1)의 랜드(112)에 솔더 볼(SB)을 부착하는데, 랜드(112)의 둘레에는 수지(200)에 의해서 단차가 형성되므로, 솔더 볼(SB)과 반도체 패키지(1)와의 접촉 면적이 증가한다. 따라서 반도체 패키지(1)와 솔더 볼(SB)의 부착성이 향상된다. 또한 도 18을 참조하면, 랜드(112)의 표면으로부터 단차진 수지(200)의 일부(210) 사이에 솔더 볼(SB)이 끼워지는 효과도 있으므로, 솔더 볼(SB)이 랜드(112)로부터 이탈하는 것이 효과적으로 억제된다. In order to connect the semiconductor package 1 to an external circuit, a solder ball SB is attached to the land 112 of the semiconductor package 1, as shown in FIG. 17, and the resin 200 is formed around the land 112. Since the step is formed by, the contact area between the solder ball SB and the semiconductor package 1 increases. Therefore, the adhesion between the semiconductor package 1 and the solder balls SB is improved. Referring to FIG. 18, the solder ball SB is also inserted between the portions 210 of the stepped resin 200 from the surface of the land 112, so that the solder ball SB is removed from the land 112. Departure is effectively suppressed.

한편, 본 실시예에 있어서 에칭 레지스트(10)로서 전착 에칭 레지스트(electro-deposition etching resist)를 사용할 경우, 에칭 레지스트(10)의 두께를 조절할 수 있으므로 수지(200)가 랜드(112)의 연장면(11)으로부터 돌출되는 정도를 효과적으로 조절할 수 있다. 따라서 랜드(112)의 형태 또는 솔더 볼(SB)의 크기에 따라서 랜드(112)의 둘레에 형성되는 단차의 높이를 효과적으로 조절할 수 있다. On the other hand, in the present embodiment, when using an electrodeposition etching resist (electro-deposition etching resist) as the etching resist 10, the thickness of the etching resist 10 can be adjusted, so that the resin 200 is an extended surface of the land 112 The degree of protrusion from (11) can be effectively adjusted. Therefore, according to the shape of the land 112 or the size of the solder ball (SB) it is possible to effectively adjust the height of the step formed around the land (112).

또한 상기 실시예의 수지표면 제거단계에서는 물리적인 방법, 즉 브러싱으로 으로 수지(200)의 깎아내는 것으로 설명하였으나, 이와는 달리 용제를 사용하는 화학적인 방법으로 수지표면을 깎아낼 수도 있다. In addition, in the resin surface removal step of the above embodiment, the physical method, ie, the brushing of the resin 200 by brushing, has been described. Alternatively, the surface of the resin may be scraped by a chemical method using a solvent.

또한 본 실시예에서는 라우터블 QFN(Quad Flat No Lead) 형식의 반도체 패키지를 예를 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 다양한 형태의 반도체 패키지에 적용될 수 있다. In addition, in the present embodiment, the semiconductor package in the form of a routable quad flat no lead (QFN) has been described as an example, but the present invention is not limited thereto and may be applied to various types of semiconductor packages.

이상 본 발명의 일부 실시예에 대해 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명은 기술적 사상의 범주 내에서 다양한 형태로 구체화될 수 있다. Although some embodiments of the present invention have been described above, the present invention is not limited thereto, and the present invention may be embodied in various forms within the scope of the technical idea.

1 ... 반도체 패키지 2 ... 리드프레임
10 ... 에칭 레지스트 30 ... 도금 레지스트
100 ... 금속판 110 ... 리드
110' ... 리드영역 112 ... 랜드
112' ... 랜드 영역 120 ... 다이 패드
120' ... 다이 패드 영역 122' ... 다이 패드 영역의 저면
150 ... 제1홈 200 ... 수지
250 ... 제1도금층 300 ... 제2도금층
400 ... 반도체 칩 500 ... 와이어
600 ... 몰드 SB ... 솔더 볼1 ... semiconductor package 2 ... leadframe
10 ... etching resist 30 ... plating resist
100 ... metal plate 110 ... lead
110 '... lead area 112 ... land
112 '... land area 120 ... die pad
120 '... Die Pad Area 122' ... Bottom of the Die Pad Area
150 ... first groove 200 ... resin
250 ... first plating layer 300 ... second plating layer
400 ... semiconductor chip 500 ... wire
600 ... Mold SB ... Solder Ball

Claims (11)

리드가 형성될 리드 영역과 다이 패드가 형성될 다이 패드 영역을 가지는 금속판으로 리드프레임을 제조하는 방법에 있어서,
상기 금속판의 일면에 상기 리드의 랜드 영역을 결정하고, 상기 랜드 영역에 대응하여 에칭 레지스트를 배치하는 에칭 레지스트 배치단계;
에칭 공정을 수행하여 상기 금속판의 상기 일면에 제1홈을 형성하는 제1에칭단계;
상기 제1홈이 형성된 상기 금속판의 상기 일면에 수지를 배치하는 수지 배치단계;
상기 에칭 레지스트 제거여 상기 랜드 영역의 표면과 상기 배치된 수지 사이의 높이 차를 형성하는 에칭 레지스트 제거단계; 및
에칭 공정을 수행하여 상기 금속판의 타면에 상기 제1홈에 대응되는 제2홈을 형성함으로써, 상기 리드 영역과 상기 다이 패드 영역을 분리하는 제2에칭단계;를 포함하는 리드프레임의 제조방법.A method of manufacturing a lead frame from a metal plate having a lead region where a lead is to be formed and a die pad region where a die pad is to be formed,
An etching resist disposing step of determining a land region of the lead on one surface of the metal plate and disposing an etching resist corresponding to the land region;
A first etching step of forming a first groove on the one surface of the metal plate by performing an etching process;
A resin disposing step of disposing a resin on the one surface of the metal plate on which the first groove is formed;
Removing the etching resist to form a height difference between the surface of the land region and the disposed resin; And
And a second etching step of separating the lead region and the die pad region by performing an etching process to form a second groove corresponding to the first groove on the other surface of the metal plate. 제1항에 있어서,
상기 제1에칭단계와 상기 수지 배치단계 사이에,
상기 제1홈의 표면에, 상기 제1홈의 표면보다 거친 표면을 가지는 제1도금층을 형성하는 제1도금층 형성단계를 더 포함하는 리드프레임의 제조방법.The method of claim 1,
Between the first etching step and the resin placement step,
And a first plating layer forming step of forming a first plating layer having a surface rougher than that of the first groove, on the surface of the first groove. 제1항에 있어서,
상기 수지는,
에폭시 몰딩 컴파운드(epoxy moding compound), 폴리이미드(polyimide) 또는 포토 솔더 레지스트(photo solder resist) 중 어느 하나의 소재를 포함하여 형성되는 리드프레임의 제조방법.The method of claim 1,
The resin,
A method of manufacturing a leadframe formed of any one of an epoxy molding compound, a polyimide, or a photo solder resist. 제1항에 있어서,
상기 수지 배치단계는,
상기 제1홈을 채우며 상기 에칭 레지스트를 덮어주도록, 상기 금속판의 상기 일면에 상기 수지를 도포하는 수지 도포단계; 및
상기 에칭 레지스트가 노출되도록, 도포된 상기 수지의 두께의 일부를 제거하는 수지표면 제거단계;를 포함하는 리드프레임의 제조방법.The method of claim 1,
The resin placement step,
A resin coating step of applying the resin to the one surface of the metal plate to fill the first groove and cover the etching resist; And
And a resin surface removing step of removing a portion of the thickness of the resin applied so that the etching resist is exposed. 제4항에 있어서,
상기 수지표면 제거단계는,
상기 도포된 수지의 표면을 브러싱(brushing)하여 깍아 제거하는 단계인 리드프레임의 제조방법.The method of claim 4, wherein
The resin surface removal step,
A method of manufacturing a lead frame which is a step of brushing and removing the surface of the applied resin by brushing. 제1항에 있어서,
상기 에칭 레지스트는 전착 에칭 레지스트(electro-deposition etching resist)인 리드프레임의 제조방법. The method of claim 1,
The etching resist is an electrodeposition etching resist (electro-deposition etching resist) manufacturing method of the lead frame. 제1항에 있어서,
상기 에칭 레지스트 제거단계와 상기 제2에칭단계 사이에,
상기 제2홈이 형성될 부분을 제외한 상기 금속판의 상기 타면의 일부에 제2도금층을 형성하는 제2도금층 형성단계를 더 포함하는 리드프레임의 제조방법.The method of claim 1,
Between the etching resist removing step and the second etching step,
And a second plating layer forming step of forming a second plating layer on a part of the other surface of the metal plate except for the portion where the second groove is to be formed. 제7항에 있어서,
상기 제2도금층 형성단계는,
상기 금속판의 상기 타면에 상기 제2홈이 형성될 부분에 도금 레지스트를 배치하는 도금 레지스트 배치단계;
상기 금속판의 상기 타면을 도금하여 상기 제2도금층을 형성하는 도금단계; 및
상기 도금 레지스트를 제거하는 도금 레지스트 제거단계;를 포함하며,
상기 제2에칭단계는,
상기 도금 레지스트가 제거된 부분으로 노출된 상기 금속판의 상기 타면의 일부를 에칭하는 단계인 리드프레임의 제조방법.The method of claim 7, wherein
The second plating layer forming step,
A plating resist disposing step of disposing a plating resist on a portion where the second groove is to be formed on the other surface of the metal plate;
A plating step of plating the other surface of the metal plate to form the second plating layer; And
A plating resist removing step of removing the plating resist;
The second etching step,
And etching a portion of the other surface of the metal plate exposed to the portion where the plating resist is removed. 리드가 형성될 리드 영역과 다이 패드가 형성될 다이 패드 영역을 가지는 금속판의 일면에 상기 리드의 랜드 영역에 대응하여 에칭 레지스트를 배치하는 에칭 레지스트 배치단계;
에칭 공정을 수행하여 상기 금속판의 일면에 제1홈을 형성하는 제1에칭단계;
상기 제1홈이 형성된 금속판의 일면에 수지를 배치하는 수지 배치단계;
상기 에칭 레지스트 제거하여 상기 랜드 영역의 표면과 상기 배치된 수지 사이의 높이 차를 형성하는 에칭 레지스트 제거단계;
에칭 공정을 수행하여 상기 금속판의 타면에 상기 제1홈에 대응되는 제2홈을 형성함으로써, 상기 리드 영역과 상기 다이 패드 영역을 분리하는 제2에칭단계;
상기 다이 패드에 반도체 칩을 부착하는 다이 부착단계;
상기 반도체 칩과 상기 리드를 와이어로 연결하는 와이어 본딩(wire bonding)단계; 및
상기 반도체 칩 및 상기 와이어를 밀봉하도록 덮는 봉지재를 형성하는 몰딩단계;를 포함하는 반도체 패키지 제조방법. An etching resist placing step of placing an etching resist on one surface of the metal plate having a lead region where a lead is to be formed and a die pad region where a die pad is to be formed, corresponding to the land region of the lead;
A first etching step of forming a first groove on one surface of the metal plate by performing an etching process;
A resin disposing step of disposing a resin on one surface of the metal plate on which the first groove is formed;
Removing the etching resist to form a height difference between the surface of the land region and the disposed resin;
A second etching step of separating the lead region and the die pad region by performing an etching process to form a second groove corresponding to the first groove on the other surface of the metal plate;
A die attaching step of attaching a semiconductor chip to the die pad;
A wire bonding step of connecting the semiconductor chip and the lead with a wire; And
And a molding step of forming an encapsulant covering the semiconductor chip and the wire. 다이 패드;
일면에 랜드가 마련된 복수의 리드; 및
상기 다이 패드와 상기 리드 사이, 또는 상기 리드와 리드 사이 중 적어도 일부에 배치되며, 그 일부가 상기 랜드의 연장면으로부터 돌출되게 형성된 수지;를 구비한 리드프레임.Die pads;
A plurality of leads provided with lands on one surface; And
And a resin disposed between at least a portion of the die pad and the lead or between the lead and the lead, the portion of which is formed to protrude from the extended surface of the land. 다이 패드와,
일면에 랜드가 마련된 복수의 리드와,
상기 다이 패드와 상기 리드 사이, 또는 상기 리드와 리드 사이 중 적어도 일부에 배치되며, 그 일부가 상기 랜드의 연장면으로부터 돌출되게 형성된 수지를 구비한 리드프레임;
상기 다이 패드에 안착되는 반도체 칩;
상기 반도체 칩과 상기 리드를 연결하는 와이어; 및
상기 반도체 칩 및 상기 와이어를 밀봉하도록 덮는 봉지재를 포함하는 반도체 패키지. With die pad,
A plurality of leads provided with land on one side,
A lead frame disposed between the die pad and the lead or between at least a portion of the lead and the lead, the lead frame having a resin formed to protrude from an extended surface of the land;
A semiconductor chip seated on the die pad;
A wire connecting the semiconductor chip and the lead; And
And an encapsulant covering the semiconductor chip and the wire.
KR1020100071599A 2010-07-23 2010-07-23 Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same KR101674537B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100071599A KR101674537B1 (en) 2010-07-23 2010-07-23 Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071599A KR101674537B1 (en) 2010-07-23 2010-07-23 Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120010044A true KR20120010044A (en) 2012-02-02
KR101674537B1 KR101674537B1 (en) 2016-11-09

Family

ID=45834729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071599A KR101674537B1 (en) 2010-07-23 2010-07-23 Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101674537B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293398B2 (en) 2012-11-09 2016-03-22 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535353B1 (en) * 2020-12-09 2023-05-23 해성디에스 주식회사 Semiconductor package substrate, method for manufacturing the same, Semiconductor package and method for manufacturing the same
KR102583276B1 (en) * 2021-03-08 2023-09-27 해성디에스 주식회사 Semiconductor package substrate, method for manufacturing the same, Semiconductor package and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127195A (en) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp Terminal land frame, its manufacturing method, and method of manufacturing resin-sealed semiconductor device
JP2001127227A (en) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp Terminal land frame, manufacturing method thereof, resin-sealed semiconductor device and manufacturing method thereof
JP2002261187A (en) * 2000-12-28 2002-09-13 Hitachi Ltd Semiconductor device
KR20020079211A (en) * 2001-04-13 2002-10-19 앰코 테크놀로지 코리아 주식회사 Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127195A (en) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp Terminal land frame, its manufacturing method, and method of manufacturing resin-sealed semiconductor device
JP2001127227A (en) * 1999-10-28 2001-05-11 Matsushita Electronics Industry Corp Terminal land frame, manufacturing method thereof, resin-sealed semiconductor device and manufacturing method thereof
JP2002261187A (en) * 2000-12-28 2002-09-13 Hitachi Ltd Semiconductor device
KR20020079211A (en) * 2001-04-13 2002-10-19 앰코 테크놀로지 코리아 주식회사 Molding die for manufacturing semiconductor package and method for molding semiconductor package using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293398B2 (en) 2012-11-09 2016-03-22 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US11018079B2 (en) 2012-11-09 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Land structure for semiconductor package and method therefor
US11908779B2 (en) 2012-11-09 2024-02-20 Amkor Technology Singapore Holding Pte. Ltd. Land structure for semiconductor package and method therefor
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
KR101674537B1 (en) 2016-11-09

Similar Documents

Publication Publication Date Title
JP5526575B2 (en) Semiconductor element substrate manufacturing method and semiconductor device
JP5629969B2 (en) Lead frame type substrate manufacturing method and semiconductor device manufacturing method
WO2010116622A1 (en) Semiconductor device and method of manufacturing substrates for semiconductor elements
CN205609512U (en) Semiconductor package
KR20120010044A (en) Leadframe, method of manufacturing the same and semiconductor package, method of manufacturing the same
KR101648602B1 (en) Method for manufacturing substrate for semiconductor element, and semiconductor device
KR20120031681A (en) Semiconductor package and manufacturing method thereof
KR101186879B1 (en) Leadframe and method of manufacturig same
JP2009147117A (en) Method for manufacturing lead frame type substrate, and semiconductor substrate
KR101674536B1 (en) Method for manufacturing circuit board by using leadframe
KR20110021407A (en) Semiconductor package and method for manufacturing the same
KR101683825B1 (en) Method for manufacturing circuit board for semiconductor package
KR101324223B1 (en) Method for manufacturing lead frame
JP7506564B2 (en) Lead frame, semiconductor device, and method of manufacturing lead frame
KR101187913B1 (en) Leadframe for semiconductor package and the fabrication method thereof
KR100294910B1 (en) A bump grid array package and a method of manufacturing the same
KR101025775B1 (en) Lead frame and method of manufacturing semiconductor package using the same
JP5521301B2 (en) Lead frame type substrate, manufacturing method thereof, and semiconductor device
KR101168413B1 (en) Leadframe and method of manufacturig same
JP4290259B2 (en) Bump grid array semiconductor package manufacturing method
KR101047874B1 (en) Lead frame and semiconductor package and manufacturing method thereof
KR101257454B1 (en) Semiconductor Package and method of manufacturing the same
KR20120031682A (en) Semiconductor package and manufacturing method thereof
KR20120003125A (en) Leadframe and method of manufacturig same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 4