KR20020076040A - 소형화된 모듈형 반도체 패키지 및 그 제조방법 - Google Patents

소형화된 모듈형 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020076040A
KR20020076040A KR1020010016008A KR20010016008A KR20020076040A KR 20020076040 A KR20020076040 A KR 20020076040A KR 1020010016008 A KR1020010016008 A KR 1020010016008A KR 20010016008 A KR20010016008 A KR 20010016008A KR 20020076040 A KR20020076040 A KR 20020076040A
Authority
KR
South Korea
Prior art keywords
lead
additional
semiconductor package
individual
individual element
Prior art date
Application number
KR1020010016008A
Other languages
English (en)
Inventor
박찬익
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020010016008A priority Critical patent/KR20020076040A/ko
Publication of KR20020076040A publication Critical patent/KR20020076040A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

생산이 용이하고, 전체적인 크기를 축소하여 소형화된 전자제품에 사용이 적합한 모듈형 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해, 본 발명은 수정진동자와 같은 개별소자와 표면실장형의 반도체 패키지가 상하 수직방향으로 장착된 구조의 반도체 패키지를 제공한다. 상기 개별소자는 상기 반도체 패키지의 추가리드에 전기적으로 연결된다.

Description

소형화된 모듈형 반도체 패키지 및 그 제조방법{Minimized module type semiconductor package and manufacturing method the same}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 한 개의 반도체 패키지에, 개별소자와 상기 개별소자와 함께 동작되는 표면실장형 반도체 패키지가 함께 패키징(packaging)되는 모듈형 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적인 수정진동소자(Oscillator)는 그 동작을 제어하는 반도체 소자와 함께 작동하기 때문에, 수정진동소자를 인쇄회로 기판에 실장할 경우, 두 개의 반도체 소자, 예컨대 수동진동소자와 제어기능을 수행하는 반도체 패키지를 각각 인쇄회로기판에 실장하게 된다.
이러한 수정진동소자는 그를 보호하는 패키지 재료와 직접적인 접촉에 의한 간접이 없어야 하기 때문에, 수정진동자 칩과 일정공간 이격되는 메탈캔(Metal can)에 싸여서 패키징된다. 그리고 메탈캔에 싸여 패키징되는 수정진동소자는 외부연결단자가 핀(pin) 모양으로, 삽입실장형 형태를 띠게 된다. 한편, 상기 수정진동소자를 제어하기 위한 반도체 소자는 일반적인 반도체 패키지와 같이 표면실장형 형태로 만들어진다.
도 1은 종래 기술에 의해 수동진동 소자와 제어용 반도체 소자를 인쇄회로기판에 실장(Mounting) 하였을 때의 단면도이다.
도 1을 참조하면, 전자제품에 사용되는 인쇄회로기판(10)에 메탈캔에 의해 보호된 삽입실장 형태의 수정진동소자(14)와, 표면실장형태의 제어기능을 수행하는 반도체 패키지(12)가 동시에 실장된 경우이다. 도면에서 참조부호 16은 수정진동소자(14)와 제어용 반도체 패키지(12)를 인쇄회로기판에 연결하기 위해 사용된 납땜덩어리(Pb)를 가리키고, 18은 제어용 반도체 패키지 내부에 들어간 반도체 칩을 각각 가리킨다.
그러나, 상기 기술은, 하나의 인쇄회로기판에 표면실장형 소자와 삽입실장형 소자를 동시에 실장하기 때문에, 인쇄회로기판에 각긱 다른 방법으로 두 번에 나누어 납땜이 이루어진다. 따라서, 표면실장형 패키지만으로 된 단일 납땜공정보다 공정이 더 복잡하고 어려워진다. 그리고, 인쇄회로기판(10)에 두 개의 소자를 실장(mounting)하는데 있어서, 많은 면적이 소요됨으로써, 인쇄회로기판(10)이 사용되는 전자제품을 소형화하는데 불리하다.
도 2은 종래 기술에 의해 수동진동 소자와 제어용 반도체 소자를 하나의 모듈형 반도체 패키지로 만들어 인쇄회로기판에 실장(Mounting) 하였을 때의 단면도이다. 도면의 참조부호 10은 인쇄회로기판을, 14는 수동진동소자를, 18은 제어용 반도체 칩을, 20은 통합된 형태의 모듈형 반도체 패키지를 각각 가리킨다.
그러나, 상기 통합된 형태의 모듈형 반도체 패키지 역시, 수정진동소자(14)와 제어용 반도체 칩(18)을 리드프레임 위에서 수평으로 배열하기 때문에, 반도체 패키지의 크기를 축소하는 면에서 더 이상의 개선효과를 달성하기 어렵다.
더욱, 매우 정교한 기술이 요구되는 표면실장형 소자의 패키징 공정에서 개별소자, 예컨대 수정진동 소자와 같은 메탈캔 형태의 삽입실장형 패키지를 납땜해야 하는 공정이 포함된다. 이로 인해, 통합된 형태의 모듈형 반도체 패키지를 패키징하는 공정은 생산성이 떨어지게 되고, 수율(yield)이 저하되는 문제가 발생한다. 또한, 패키징 공정에서 필연적으로 수반되는 고온의 열에 의해, 수정진동소자의 열화도 문제점으로 대두되며, 제어용 반도체 칩(18)이나 수정진동소자(14)중 어느 하나에 불량이 발생하면, 통합된 형태의 모듈형 반도체 패키지 전체가 불량으로 폐기처분되어야 하는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 개별소자 및 이와 함께 동작되는 반도체 칩을 수평방식이 아닌 상하 수직방향으로 배치함으로써, 소형화를 달성하고, 생산성을 높이며, 제조공정의 수율을 개선할 수 있는 모듈형 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 모듈형 반도체 패키지의 제조방법을 제공하는데 있다.
도 1 및 도 2는 종래 기술에 의한 모듈형 반도체 패키지 및 그 문제점을 설명하기 위해 도시한 단면도들이다.
도 3 내지 도 11은 본 발명의 제1 실시예에 의한 소형화된 모듈형 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 도면들이다.
도 12 및 도 13은 본 발명의 제2 실시예에 의한 소형화된 모듈형 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 도면들이다.
도 14 및 도 15은 본 발명의 제2 실시예에 의한 소형화된 모듈형 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 도면들이다.
도 16은 본 발명의 효과를 설명하기 위해 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 리드프레임, 102: 반도체 칩,
104: 추가리드, 106: 본딩 와이어,
108: 봉합수지, 110: 외부리드,
112: 개별소자, 114: 개별소자의 핀,
116A: 납땜된 솔더, 118: 개별소자 장착부,
120: 삽입홀, 122: 칩 패드,
124: 내부리드, 126: 인쇄회로기판(PCB)
128: 댐바 라인(Dambar line).
상기 기술적 과제를 달성하기 위하여 본 발명은, ① 칩패드와, 내부리드 및 추가리드를 포함하는 리드프레임과, ② 상기 칩패드의 일면에 탑재되며 상기 개별소자와 함께 구동되는 반도체 칩과, ③ 상기 반도체 칩과 내부리드 및 추가리드를 서로 연결하는 본딩와이어와, ④ 상기 내부리드, 칩패드, 반도체 칩 및 본딩와이어를 봉합하되, 상기 추가리드의 삽입홀 영역을 노출시키고, 상기 개별소자가 탑재될 수 있는 개별소자 장착부가 상부에 형성된 봉합수지(EMC)와, ⑤ 상기 내부리드와 연결되고 상기 봉합수지밖으로 노출되고 표면실장형으로 가공된 외부리드와, ⑥ 상기 개별소자 장착부에 탑재되고, 상기 추가리드와 전기적으로 연결되는 개별소자를 구비하는 것을 특징으로 하는 모듈형 반도체 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 추가리드는 개별소자의 핀이 삽입될 수 있는 삽입홀이 형성되어 있고, 내부리드 형태인 것이 적합하고, 상기 개별소자는 메탈 캔 형태의 외형을 갖는 것으로서, 수정진동자인 것이 적합하다.
상기 리드프레임의 추가리드는 적어도 하나 이상인 것이 바람직하며, 상기 반도체 칩은 칩패드의 상부에 접착되거나, 혹은 하부에 접착될 수 있다.
바람직하게는, 상기 봉합수지중 노출되는 추가리드의 삽입홀 영역은, 상기 추가리드의 삽입홀을 포함하여 상기 삽입홀에 개별소자의 핀이 삽입되어 전기적으로 연결될 수 있는 정도의 영역인 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 추가리드와 개별소자가 전기적으로 연결된 형태는, 상기 개별소자의 핀이 추가리드의 삽입홀에 삽입된 상태에서 납땜을 수행하여 연결된 형태이거나, 열에 의해 경화되는 도전성 접착물질을 추가리드의 삽입홀 영역에 형성한 후 개별소자의 핀을 이곳에 접촉시켜 연결된 형태인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 관점에 의한 모듈형 반도체 패키지의 제조방법은, 일반적인 칩패드, 내부리드 및 외부리드에 추가리드를 더 포함하는 리드프레임을 준비하는 단계와, 상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하고 와이어 본딩공정을 수행하는 단계와, 상기 칩패드, 내부리드, 추가리드 및 반도체 칩을 봉합하면서, 상기 추가리드의 삽입홀 영역만을 노출시키고, 개별소자 장착부가 상부에 형성되는 몰딩공정을 수행하는 단계와, 상기 몰딩공정 후 외부로 노출된 리드프레임의 외부리드를 도금하는 단계와, 상기 도금된 외부리드에 대하여 트림잉/폼잉(trimming/forming) 공정을 수행하고 싱귤레이션 공정(Signulation)을 수행하는 단계와, 상기 개별소자 장착부에 개별소자를 탑재하고 상기 개별소자를 상기 추가리드와 전기적으로 연결시키는 단계를 포함하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 관점에 의한 모듈형 반도체 패키지의 제조방법은, 일반적인 칩패드, 내부리드 및 외부리드에 추가리드를 더 포함하는 리드프레임을 준비하는 단계와, 상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하고 와이어 본딩공정을 수행하는 단계와, 상기 칩패드, 내부리드, 추가리드 및 반도체 칩을 봉합하면서, 상기 추가리드의 삽입홀 영역만을 노출시키고, 개별소자 장착부가 상부에 형성되는 몰딩공정을 수행하는 단계와, 상기 몰딩공정 후 외부로 노출된 리드프레임의 외부리드를 도금하는 단계와, 상기 개별소자 장착부에 개별소자를 탑재하고 상기 개별소자를 상기 추가리드와 전기적으로 연결시키는 단계와, 상기 도금된 외부리드에 대하여 트림잉/폼잉(trimming/forming) 공정을 수행하고 싱귤레이션 공정(Signulation)을 수행하는 단계를 포함한다.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하는 방법은, 리드프레임 칩패드 상부에 상기 반도체 칩을 접착하거나, 혹은 전체 패키지 높이를 보다 줄이기 위해 리드프레임 칩패드 하부에 상기 반도체 칩을 접착하는 것이 적합하다.
바람직하게는, 상기 개별소자와 추가리드를 전기적으로 연결시키는 방법은, 상기 개별소자의 핀을 상기 추가리드의 삽입홀에 삽입하여 납땜을 수행하여 연결시키거나, 혹은 상기 추가리드의 삽입홀 영역에 열에 의해 경화되는 도전성 접착물질을 형성한 후, 상기 개별소자의 핀을 이곳에 접촉시켜 연결시키는 것이 적합하다.
본 발명에 따르면, 모듈형 반도체 패키지의 크기를 소형화시키며, 생산성을 높이며, 수율을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 명세서에서 말하는 표면실장형 패키지의 외부리드는 가장 넓은 의미로 사용하고 있으며 도면에 나타난 것과 같은 특정한 형태를 한정하는 것이 아니다.
본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 구현될 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 외부리드의 형상이 안쪽으로 구부려진 형태이지만, 이는 SOP(Small Our-line Package)와 같이 바깥쪽으로 굽은 형태여도 무방하다. 또는 개별소자가 아래의 실시예에서는 수정진동소자이지만, 이는 다른 기능을 수행하는 개별소자로 치환할 수 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
제1 실시예
도 3 내지 도 11은 본 발명의 제1 실시예에 의한 소형화된 모듈형 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 도면들이다.
도 3은 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지의 정면 단면도이고, 도 4는 측면 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지의 구성은, ① 칩 패드와, 내부리드 및 추가리드(도6의 104)를 포함하는 리드프레임(100), ② 상기 리드프레임의 칩패드 하부에 도전성 접착제인 에폭시(epoxy)를 사용하여 접착되는 반도체 칩(102), ③ 상기 반도체 칩(102)과 리드프레임의 내부리드/추가리드를 서로 연결하는 본딩와이어(106), ④ 상기 리드프레임(100)의 내부리드, 칩패드, 반도체 칩(102) 및 본딩와이어(106)를 봉합(molding)하되, 상기 추가리드와 삽입홀 영역(도7의 120')을 노출시키고, 상기 개별소자가 수직방향에서 탑재될 수 있는 개별소자 장착부(118)가 상부에 형성된 봉합수지(EMC : Epoxy Mold Compound, 108), ⑤ 상기 리드프레임의 내부리드와 연결되고 봉합수지(108) 밖으로 노출되어 표면실장형으로 가공된 외부리드(110) 및 ⑥ 상기 개별소자 장착부(118)에 탑재되고, 상기 리드프레임의 추가리드와 하부 방향에서 납땜(116A)에 의해 전기적으로 서로 연결된 개별소자(112)로 이루어진다.
상기 리드프레임(100)은 일반적인 리드프레임과 다른 형태로서, 개별소자(112), 예컨대 삽입실장형의 수정진동소자가 봉합공정 후에 삽입될 수 있는 추가리드를 더 포함한 형태이다. 또한, 개별소자(112)는 내부의 수정진동자 역할을 수행하는 수정진동자 칩을 보호하기 위하여 매탈 캔(metal can) 형태의 외형을 띠고 있다.
상기 삽입홀 영역(도7의 120')은 삽입홀(도7의 120)을 포함하여 상기 삽입홀에 개별소자의 핀이 삽입된 후, 납땜 및 도전성 접착물질, 예컨대 크림 솔더(Cream Solder)의 형성이 가능한 영역을 가리킨다.
따라서, 상술한 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지 구조는, 제어기능을 수행하는 표면실장형 반도체 패키지(도3 및 도4에서 112를 제외한 부분)를 개별소자(112)가 표면실장형으로 인쇄회로기판에 실장될 수 있는 케이스(case) 형태로 만든 후, 그 위에 삽입실장형의 개별소자(112)를 납땜하는 방식으로 만든다.
이로 인하여, 개별소자(112)와 제어용 반도체 칩(102)을 상하방향, 즉 수직방향으로 배치하여 인쇄회로기판에 실장될 때, 소요되는 면적을 획기적으로 줄일 수 있다. 또한, 개별소자(112)를 리드프레임(100)에 전기적으로 연결하는 공정을 봉합공정 이전에 수행하지 않고, 봉합공정을 수행한 후에 수행함으로써, 정교함을 요구하는 표면실장소자 제조공정에 개별소자 부착을 위한 납땜공정을 수행하지 않고, 패키징이 완료된 후에 이를 수행하여 전체적인 생산공정을 용이하게 한다. 그리고, 표면실장소자의 제조공정에서 필연적으로 발생하는 열에 의해 개별소자(112)가 열화되는 문제를 해결할 수 있다. 마지막으로, 만약 개별소자(112) 혹은 제어용 반도체 칩이 포함된 표면실장소자용 반도체 패키지에 불량이 발생하면 이를 개별적으로 교체함으로써, 전체적인 생산 수율(yield)을 높일 수 있다.
이하, 첨부된 도 5 내지 도 10을 참조하여 본 발명의 일 관점에 의한 모듈형 반도체 패키지의 제조방법을 설명하기로 한다.
도 5는 본 발명의 일 관점에 의한 모듈형 반도체 패키지 제조방법의 공정흐름도(flow chart)이며, 도 6은 와이어 본딩을 수행한 후의 평면도이며, 도 7 내지 도 10은 개별소자를 탑재하지 않고 싱귤레이션 공정까지를 수행한 상태의 반도체 패키지에 대한 평면도, 측면도, 밑면도 및 정면도로서, 도 10은 도7의 X-X'면에 대한 단면도이다.
도 5 내지 도 10을 참조하면, 추가리드(104)를 더 포함하는 리드프레임(100)을 준비한다. 이때, 상기 리드프레임(100)은 일반적인 리드프레임과는 다른 형태이다. 즉, 일반적인 리드프레임은 칩패드(122)와 댐바라인(128)을 중심으로 안쪽은 내부리드(124) 바깥쪽은 외부리드(110)로 이루어져 있지만, 본 발명에 사용된 리드프레임(100)은, 내부리드 형태의 추가리드(104)가 적어도 하나 이상 더 형성되어 있다. 여기서, 댐바라인(128)은 봉합공정에서 봉합수지의 유출을 막기 위해 리드와 리드(lead) 사이를 가로질러 설치된 리드프레임의 잔재를 가리킨다. 상기 추가리드(104)에는 개별소자의 핀(pin)이 삽입될 수 있는 삽입홀(120)이 형성되어 있다.
이어서, 상기 리드프레임(100)의 칩패드(122)의 하부면에 개별소자와 함께 동작하는 반도체 칩(102)을 에폭시(epoxy)를 사용하여 부착하고, 오븐 큐어링(oven curing) 공정을 통하여 경화시킨다.
그 후, 본딩 와이어인 금선(gold wire, 106)을 이용하여 와이어 본딩(wirebonding) 공정을 수행하되, 반도체 칩(102)에 있는 본드패드(미도시)와 내부리드(124)를 연결함과 동시에 추가리드(104)도 함께 본딩 와이어(106)로 연결한다(도6 참조).
이어서, 상기 도 6의 리드프레임(100)에서 댐바라인(128) 안쪽에 봉합수지(108)인 EMC(Epoxy Mold Compound)를 형성하여, 리드프레임의 내부리드(124), 칩패드(122) 및 반도체 칩(102)을 봉합한다. 그러나 상기 봉합공정에서 삽입홀 영역(도7의 120')이 노출되어야 하고, 봉합수지(108)의 상부에는 개별소자 장착부(도7의 118)가 형성되도록 봉합공정을 수행한다.
계속해서, 상기 봉합공정을 수행한 후, 외부로 노출된 부분, 즉 외부리드(도6의 110)에 솔더 도금(solder plating) 공정을 진행한다. 이어서, 상기 솔더 도금 공정이 끝난 결과물중 개별소자 장착부(118)에 개별소자를 탑재하되, 메탈 캔에 의해 보호되고, 두 개의 핀(pin) 형태의 외부연결단자를 갖는 개별소자, 예컨대 수정진동소자를 탑재한다. 즉, 두 개의 핀을 추가리드(104)의 삽입홀(120)에 끼우고, 아래방향에서 납땜을 수행하여 개별소자(도4 112)와 표면실장형 패키지를 하나로 통합하여 연결한다.
이어서, 외부로 노출된 부분 중에서 외부리드(110)를 제외한 댐바라인(128) 및 나머지 리드프레임(100) 잔재를 제거하는 트림잉(trimming) 공정을 진행하고, 외부리드(110)를 표면실장형 형태로 구부리는 폼잉(Forming) 공정을 수행한다. 본 발명의 실시예에서는 외부리드(110)를 구부리는 방향이 봉합수지 안쪽으로 구부린다. 이어서, 폼잉이 완전히 끝난 형태의 통합화 된 모듈형 반도체 패키지를 리드프레임(100) 스트립에서 하나씩 떼어내는 싱귤레이션(Signulation) 공정을 수행하여 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지 제조공정을 완료한다.
도 11은 다른 관점에 의하여 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지의 제조방법을 설명하기 위한 공정 흐름도이다. 여기서, 상술한 제1 관점에 의한 제조방법과 동일한 부분을 중복을 피하여 설명을 생략하고, 차이가 있는 부분만을 설명하기로 한다. 간략히 설명하면, 개별소자를 탑재하는 공정을 솔더 도금 공정 이후에 실시하지 않고, 싱귤레이션(Signulation)까지 모두 끝난 후에 실시하는 방법이다. 그 외 나머지 부분은 모두 동일하다.
도 11을 참조하면, 추가리드를 더 포함하는 리드프레임을 준비하고, 반도체 칩을 리드프레임의 칩패드에 접착한다. 이어서, 와이어 본딩 공정을 수행하고, 삽입홀 영역(도7의 120)이 노출되고, 개별소자 장착부(도7의 118)가 상부에 형성되도록 몰딩공정을 수행한다. 이어서, 외부리드에 대하여 솔더도금 공정을 수행하고, 트림잉, 폼잉 및 싱귤레이션 공정까지 제1 관점에 의한 실시예와 동일한 방법으로 수행한다. 마지막으로 개별화가 된 상태에 있는 표면실장형의 제어용 반도체 패키지에 개별소자를 제1 실시예와 동일한 방법으로 탑재한다.
제2 실시예
도 12는 본 발명의 제2 실시예에 의한 모듈형 반도체 패키지의 정면에 대한 단면도이고, 도 13은 측면에 대한 단면도이다.
상술한 제1 실시예와 대부분이 동일하고, 반도체 칩(202)이 리드프레임(200)에 접착될 때에 제1 실시예와 같이 칩 패드의 하부에서 접착되지 않고, 칩패드의상부에서 접착된다. 따라서, 그 구조적 특징과 제조방법 및 효과가 제1 실시예와 동일하기 때문에 중복을 피하여 설명을 생략한다. 이해를 용이하게 하기 위해 도면의 모든 참조부호를 제1 실시예의 도 3 및 도 4와 서로 대응되도록 구성하였다.
제3 실시예
도 14는 본 발명의 제3 실시예에 의한 모듈형 반도체 패키지의 정면에 대한 단면도이고, 도 15은 측면에 대한 단면도이다.
상술한 제1 실시예와 대부분이 동일하고, 반도체 칩(302)이 리드프레임(300)에 접착될 때에 제1 실시예와 같이 칩 패드의 하부에서 접착되지 않고, 칩패드의 상부에서 접착되고, 개별소자(312)가 삽입홀 영역에 전기적으로 연결될 때에 삽입홀 영역 아래에서 납땜에 의해 연결되지 않고, 열에 의해 경화되는 특징을 갖는 도전성 접착제(316B), 예컨대 크림 솔더(cream solder)를 리드프레임(300) 상부에 있는 삽입홀 영역에 형성한 후, 이곳에 개별소자(312)의 핀(pin)을 접촉시켜 개별소자를 리드프레임의 추가리드와 연결하는 방법만 다르다.
따라서, 그 구조적 특징과 제조방법 및 효과가 제1 실시예와 동일하기 때문에 중복을 피하여 설명을 생략한다. 이해를 용이하게 하기 위해 도면의 모든 참조부호를 제1 실시예의 도 3 및 도 4와 서로 대응되도록 구성하였다.
도 16은 본 발명의 효과를 설명하기 위해 도시한 단면도이다.
도 16을 참조하면, 본 발명의 제1 실시예에 의한 모듈형 반도체 패키지가 인쇄회로기판(126)에 실장된 형태를 보여준다. 종래 기술에 의해 실장된 형태(도1 및 도2)와 비교하면, 보다 좁은 영역에서 모듈형 반도체 패키지가 실장될 수 있기때문에 소형화를 추구하는 전자제품에 보다 유리한 효과를 달성할 수 있음을 알 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 개별소자와 표면실장형의 제어용 반도체 패키지를 수직방향으로 배치하여 모듈형 반도체 패키지의 크기를 소형화할 수 있다. 둘째, 개별소자와 제어용 반도체 칩을 연결하는 공정을 봉합 공정 이전에 수행하지 않고, 봉합 공정 이 후에 수행하여 생산을 용이하게 하고, 개별소자가 열화되는 문제점을 해결할 수 있다. 셋재, 개별소자 혹은 제어용 반도체 패키지에 불량이 발생한 경우, 예전처럼 전체를 폐기처분하지 않고 불량이 발생한 부품만을 폐기처분할 수 있기 때문에 전체적인 생산 수율을 개선할 수 있다.

Claims (20)

  1. 칩패드와, 내부리드 및 추가리드를 포함하는 리드프레임;
    상기 칩패드의 일면에 탑재되며 상기 개별소자와 함께 구동되는 반도체 칩;
    상기 반도체 칩과 내부리드 및 추가리드를 서로 연결하는 본딩와이어;
    상기 내부리드, 칩패드, 반도체 칩 및 본딩와이어를 봉합하되, 상기 추가리드의 삽입홀 영역을 노출시키고, 상기 개별소자가 탑재될 수 있는 개별소자 장착부가 상부에 형성된 봉합수지(EMC);
    상기 내부리드와 연결되고 상기 봉합수지밖으로 노출되고 표면실장형으로 가공된 외부리드; 및
    상기 개별소자 장착부에 탑재되고, 상기 추가리드와 전기적으로 연결되는 개별소자를 구비하는 것을 특징으로 하는 모듈형 반도체 패키지.
  2. 제1항에 있어서,
    상기 추가리드는 개별소자의 핀이 삽입될 수 있는 삽입홀이 형성되어 있고, 내부리드 형태인 것을 특징으로 하는 모듈형 반도체 패키지.
  3. 제1항에 있어서,
    상기 개별소자는 메탈 캔 형태의 외형을 갖는 것을 특징으로 하는 모듈형 반도체 패키지.
  4. 제1항에 있어서,
    상기 개별소자는 수정진동자인 것을 특징으로 하는 모듈형 반도체 패키지.
  5. 제2항에 있어서,
    상기 리드프레임의 추가리드는 적어도 하나 이상인 것을 특징으로 하는 모듈형 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 칩은 칩패드의 상부에 접착되는 것을 특징으로 하는 모듈형 반도체 패키지.
  7. 제1항에 있어서,
    상기 반도체 칩은 칩패드의 하부에 접착되는 것을 특징으로 하는 모듈형 반도체 패키지.
  8. 제1항에 있어서,
    상기 봉합수지중 노출되는 추가리드의 삽입홀 영역은,
    상기 추가리드의 삽입홀을 포함하여 상기 삽입홀에 개별소자의 핀이 삽입되어 전기적으로 연결될 수 있는 정도의 영역인 것을 특징으로 하는 모듈형 반도체 패키지.
  9. 제1항에 있어서,
    상기 추가리드와 개별소자가 전기적으로 연결된 형태는 상기 개별소자의 핀이 추가리드의 삽입홀에 삽입된 상태에서 납땜을 수행하여 연결된 것을 특징으로 하는 모듈형 반도체 패키지.
  10. 제1항에 있어서,
    상기 추가리드와 개별소자가 전기적으로 연결된 형태는 열에 의해 경화되는 도전성 접착물질을 추가리드의 삽입홀 영역에 형성한 후 개별소자의 핀을 이곳에 접촉시켜 연결된 것을 특징으로 하는 모듈형 반도체 패키지.
  11. 일반적인 칩패드, 내부리드 및 외부리드에 추가리드를 더 포함하는 리드프레임을 준비하는 단계;
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하고 와이어 본딩공정을 수행하는 단계;
    상기 칩패드, 내부리드, 추가리드 및 반도체 칩을 봉합하면서, 상기 추가리드의 삽입홀 영역만을 노출시키고, 개별소자 장착부가 상부에 형성되는 몰딩공정을 수행하는 단계;
    상기 몰딩공정 후 외부로 노출된 리드프레임의 외부리드를 도금하는 단계;
    상기 도금된 외부리드에 대하여 트림잉/폼잉(trimming/forming) 공정을 수행하고 싱귤레이션 공정(Signulation)을 수행하는 단계; 및
    상기 개별소자 장착부에 개별소자를 탑재하고 상기 개별소자를 상기 추가리드와 전기적으로 연결시키는 단계를 구비하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  12. 제11항에 있어서,
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하는 방법은, 리드프레임 칩패드 상부에 상기 반도체 칩을 접착하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  13. 제11항에 있어서,
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하는 방법은, 리드프레임 칩패드 하부에 상기 반도체 칩을 접착하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  14. 제11항에 있어서,
    상기 개별소자와 추가리드를 전기적으로 연결시키는 방법은, 상기 개별소자의 핀을 상기 추가리드의 삽입홀에 삽입하여 납땜을 수행하여 연결시키는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  15. 제11항에 있어서,
    상기 개별소자와 추가리드를 전기적으로 연결시키는 방법은, 상기 추가리드의 삽입홀 영역에 열에 의해 경화되는 도전성 접착물질을 형성한 후, 상기 개별소자의 핀을 이곳에 접촉시켜 연결시키는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  16. 일반적인 칩패드, 내부리드 및 외부리드에 추가리드를 더 포함하는 리드프레임을 준비하는 단계;
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하고 와이어 본딩공정을 수행하는 단계;
    상기 칩패드, 내부리드, 추가리드 및 반도체 칩을 봉합하면서, 상기 추가리드의 삽입홀 영역만을 노출시키고, 개별소자 장착부가 상부에 형성되는 몰딩공정을 수행하는 단계;
    상기 몰딩공정 후 외부로 노출된 리드프레임의 외부리드를 도금하는 단계;
    상기 개별소자 장착부에 개별소자를 탑재하고 상기 개별소자를 상기 추가리드와 전기적으로 연결시키는 단계; 및
    상기 도금된 외부리드에 대하여 트림잉/폼잉(trimming/forming) 공정을 수행하고 싱귤레이션 공정(Signulation)을 수행하는 단계를 구비하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  17. 제16항에 있어서,
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하는 방법은, 리드프레임 칩패드 상부에 상기 반도체 칩을 접착하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  18. 제16항에 있어서,
    상기 리드프레임의 일면에 개별소자와 함께 구동하는 특징을 갖는 반도체 칩을 접착하는 방법은, 리드프레임 칩패드 하부에 상기 반도체 칩을 접착하는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  19. 제16항에 있어서,
    상기 개별소자와 추가리드를 전기적으로 연결시키는 방법은, 상기 개별소자의 핀을 상기 추가리드의 삽입홀에 삽입하여 납땜을 수행하여 연결시키는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
  20. 제16항에 있어서,
    상기 개별소자와 추가리드를 전기적으로 연결시키는 방법은, 상기 추가리드의 삽입홀 영역에 열에 의해 경화되는 도전성 접착물질을 형성한 후, 상기 개별소자의 핀을 이곳에 접촉시켜 연결시키는 것을 특징으로 하는 모듈형 반도체 패키지 제조방법.
KR1020010016008A 2001-03-27 2001-03-27 소형화된 모듈형 반도체 패키지 및 그 제조방법 KR20020076040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010016008A KR20020076040A (ko) 2001-03-27 2001-03-27 소형화된 모듈형 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010016008A KR20020076040A (ko) 2001-03-27 2001-03-27 소형화된 모듈형 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20020076040A true KR20020076040A (ko) 2002-10-09

Family

ID=27698888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010016008A KR20020076040A (ko) 2001-03-27 2001-03-27 소형화된 모듈형 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20020076040A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59156004A (ja) * 1984-01-20 1984-09-05 Seikosha Co Ltd 発振器の調整法
JPS63263902A (ja) * 1987-04-22 1988-10-31 Matsushima Kogyo Co Ltd 圧電発振器
JPS63305604A (ja) * 1987-06-08 1988-12-13 Matsushima Kogyo Co Ltd 圧電発振器
JPH02257704A (ja) * 1989-03-30 1990-10-18 Nippon Dempa Kogyo Co Ltd 圧電発振器
JPH08227946A (ja) * 1995-02-21 1996-09-03 Nec Yamagata Ltd パッケージの気密封止方法
JP2000022444A (ja) * 1998-07-03 2000-01-21 Tohoku Crystal:Kk 樹脂パッケージの高周波水晶発振器及び実装構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59156004A (ja) * 1984-01-20 1984-09-05 Seikosha Co Ltd 発振器の調整法
JPS63263902A (ja) * 1987-04-22 1988-10-31 Matsushima Kogyo Co Ltd 圧電発振器
JPS63305604A (ja) * 1987-06-08 1988-12-13 Matsushima Kogyo Co Ltd 圧電発振器
JPH02257704A (ja) * 1989-03-30 1990-10-18 Nippon Dempa Kogyo Co Ltd 圧電発振器
JPH08227946A (ja) * 1995-02-21 1996-09-03 Nec Yamagata Ltd パッケージの気密封止方法
JP2000022444A (ja) * 1998-07-03 2000-01-21 Tohoku Crystal:Kk 樹脂パッケージの高周波水晶発振器及び実装構造

Similar Documents

Publication Publication Date Title
US6983537B2 (en) Method of making a plastic package with an air cavity
US7268414B2 (en) Semiconductor package having solder joint of improved reliability
JP2017028333A (ja) 半導体装置の製造方法
JPH041503B2 (ko)
KR100636776B1 (ko) 반도체 장치 및 그 제조 방법
US20020086500A1 (en) Semiconductor package and fabricating method thereof
JP2000068397A (ja) 半導体装置用パッケージ及びその製造方法
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US20030038358A1 (en) Semiconductor package without outer leads
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
KR20020076040A (ko) 소형화된 모듈형 반도체 패키지 및 그 제조방법
JP4543542B2 (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JP2001185567A (ja) 半導体装置およびその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR200245729Y1 (ko) 반도체패키지구조
JP4109995B2 (ja) 半導体装置
JP4103325B2 (ja) 水晶発振器
JP2002026167A (ja) 半導体素子のパッケージとその製造方法
JPH07307408A (ja) Ｉｃパッケージおよびその組立方法
JP2004200719A (ja) 半導体装置
JPH10223822A (ja) 半導体装置
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application