KR20020075628A - 전계방출 표시장치 및 그의 구동방법 - Google Patents

전계방출 표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20020075628A
KR20020075628A KR1020010015750A KR20010015750A KR20020075628A KR 20020075628 A KR20020075628 A KR 20020075628A KR 1020010015750 A KR1020010015750 A KR 1020010015750A KR 20010015750 A KR20010015750 A KR 20010015750A KR 20020075628 A KR20020075628 A KR 20020075628A
Authority
KR
South Korea
Prior art keywords
scan
current
scan pulse
pulse
controller
Prior art date
Application number
KR1020010015750A
Other languages
English (en)
Other versions
KR100385881B1 (ko
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0015750A priority Critical patent/KR100385881B1/ko
Publication of KR20020075628A publication Critical patent/KR20020075628A/ko
Application granted granted Critical
Publication of KR100385881B1 publication Critical patent/KR100385881B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 전계방출 표시장치 및 그의 구동방법에 관한 것으로, 특히 변위전류를 저감시키며 소비전력을 줄일 수 있는 평면형 전계방출 표시소자 및 그의 구동방법에 관한 것이다.
본 발명에 따른 전계방출 표시장치는 복수개의 스캔라인과 복수개의 데이터라인이 교차되고 교차점마다 화소셀들이 매트릭스형태로 배치된 평판 디스플레이 패널에서 다수의 스캔라인에 순차적으로 구동신호를 인가하는 스캔 구동부와, 다수의 스캔라인마다 설치되어 구동신호에 의해 동작되도록 스캔라인에 스캔펄스를 공급하는 스캔펄스 제어부와, 스캔펄스를 스캔라인으로 공급함과 아울러 데이터라인으로부터 공급되는 누설전류가 스캔라인 제어부로 흐르는 것을 방지하기 위한 전류 제어부를 구비하는 것을 특징으로 한다.
본 발명에 따른 전계방출 표시장치의 구동방법은 스캔구동부로부터 상기 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와, 스캔펄스가 스캔펄스 제어부를 통과하는 단계와, 스캔펄스 제어부를 통과한 전류가 저항과 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 전계방출 표시장치의 구동방법은 스캔구동부로부터 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와, 스캔펄스가 스캔펄스 제어부를 통과하는 단계와, 스캔펄스 제어부를 통과한 전류가 제1 및 제2 저항이 직렬로 연결되고 제1 저항에 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함한다.
본 발명에 따르면, 스캔 구동부에 의해 스캔펄스를 보낸 스캔라인 및 셀에만 스위치를 통해 전류가 흘러서 구동되고, 스캔펄스를 보내지 않은 스캔라인 및 셀에는 고저항에 의해 누설전류가 차단되어 소비전력을 줄일 수 있다.

Description

전계방출 표시장치 및 그의 구동방법{Field Emission Display and Driving Method thereof}
본 발명은 전계방출 표시장치 및 그의 구동방법에 관한 것으로, 특히 피크전류를 저감시키며 소비전력을 줄일 수 있는 평면형 전계방출 표시장치 및 그의 구동방법에 관한 것이다.
최근, 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display; 이하, "FED"라 함), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 일렉트로 루미네센스(Electro-Luminescence) 등이 있다. 표시품질을 개선하기 위하여 평판표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.
이 FED는 전계방출 표시장치로부터 방출된 전자를 형광체에 충돌시켜 발생되는 빛을 이용하여 화상을 디스플레이하게 된다. 이러한 FED에 이용되는 전계방출표시장치에는 팁형(FE형), 평면형(MIM형 또는 MIS형), 또는 표면 전도형(SCE형) 등이 있다.
FE형의 전계방출 표시장치에서는 게이트 전극에 전압을 걸어 전자 방출 부분에 전계를 인가함으로써, 실리콘(Si)이나 몰리브덴(Mo)으로 제작된 콘 형태의 돌기부분으로부터 전자를 방출시킨다. MIM형 또는 MIS형 전계방출 표시장치에서는 금속(metal), 절연체층(insulator), 반도체층(metal) 등을 포함하는 적층 구조를 형성하며, 금속층 측으로부터 전자를 터널 효과를 이용하여 절연체층에 주입·통과시켜 전자 방출부로부터 외부에 인출한다. 또한, SCE형 전계방출 표시장치에서는 기판 상에 형성된 박막의 면내방향으로 전류를 흐르게 하여, 미리 형성된 전자 방출부(일반적으로는 박막의 통전 영역내에 존재하는 미세한 균열부분)로부터 전자를 방출시킨다.
그런데, 종래의 일반적인 FED는 게이트(데이터) 및 스캔전극 사이에 가해지는 전압이 수십V에서 100V 정도로 가해져 고전압이 필요하며 이는 FE형에서의 게이트홀 직경에 따라서 가해지는 전압이 달라진다. 이에 비하여 MIM형은 전압이 종래보다 매우 낮은 수V에서 최고 10V 정도만 가해지게 되어 저전압으로 구동할 수 있으며 전자가 직진성으로 방출되어 방출효율이 높은 장점이 있다.
이에 따라, 최근에는 FE형 대신에 MIM형을 이용한 전계방출 표시장치가 연구되고 있다.
도 1은 MIM형 전계방출 표시장치의 화소셀을 나타내는 단면도이다.
도 1을 참조하면, MIM형 FED의 화소셀은 애노드전극(6) 및 형광체(12)가 적층된 상부기판(2)과, 하부기판(4) 상에 형성되는 전계방출어레이(16)를 구비한다.
전계방출어레이(16)는 하부기판(4) 상에 형성되는 스캔전극(10)과, 스캔전극(10)상에 형성되는 절연체층(14)과, 절연체층(14)에 형성되는 데이터전극(8)을 구비한다. 스캔전극(10)은 절연체층(14)에 전류를 공급하게 되며, 절연체층(14)은 스캔전극(10)과 데이터전극(8) 사이를 절연하게 되며, 데이터전극(8)은 전자를 인출시키기 위한 인출전극으로 이용된다. 또한, 스캔전극(10)은 도시되지 않은 스캔 구동부로부터 주사펄스를 공급받고, 데이터전극(14)은 도시되지 않은 데이터 구동부로부터 데이터펄스를 공급받는다.
화상을 표시하기 위하여, 상부기판(2) 상의 애노드전극(6)에는 정극성(+)의 전압이 인가된다. 그리고, 하부기판(4) 상의 스캔전극(10)에는 부극성(-)의 전압이 인가되며, 데이터전극(8)에는 정극성(+)의 전압이 인가된다. 그러면 스캔전극(10)의 일부 전자가 절연층(14)을 터널링(tunneling)하여 그 중 높은 에너지를 갖는 전자가 절연층(14) 및 데이터전극(8)을 통과해서 진공 중으로 방출하게 된다. 방출된 전자는 적색(R), 녹색(G), 청색(B)의 형광체(12)에 충돌하여 형광체(12)를 여기시키게 된다. 이 때, 형광체(12)에 따라 적색(R), 녹색(G), 청색(B) 중 어느 한 색의 가시광이 발생된다.
도 2는 도 1에 도시된 MIM형 FED의 구동파형을 나타내는 파형도이다.
도 3은 도 1에 도시된 MIM형 FED의 스캔라인(SL)과 데이터라인(DL)의 교차된 지점의 화소셀을 나타내는 도면이다.
도 2 및 도 3을 참조하면, 스캔라인(SL)에는 부극성(-)의 스캔펄스(SP)가 순차적으로 공급되고 데이터라인(DL)에는 부극성(-)의 스캔펄스(SP)에 동기되는 정극성(+)의 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압차에 의해 전자가 방출된다.
먼저, 제1 스캔라인(SL1)에 부극성의 스캔펄스(SP)가 인가되고, 데이터라인(DL)에 정극성의 스캔펄스(SP)가 공급되면 제1 스캔라인(SL1)에 형성되어 있는 제1 화소셀(P1)에서 전압차가 발생된다. 이와 같이 화소셀들(P1 내지 Pm) 중 데이터펄스(DP)가 공급된 방전셀들에서는 전위차에 해당하는 전자가 방출된다. 한편, 제2 내지 제n 스캔라인(SL2 내지 SLn)에 형성되어 있는 제2 내지 제n 화소셀(P2 내지 Pm)들에서는 제1 데이터라인(DL1)의 데이터펄스(DP)의 전압만이 인가되기 때문에 전자가 방출되지 않는다. 이와 같은 과정을 반복하여 제n 스캔라인(SLn)까지 순차적으로 스캔펄스(SP) 및 데이터펄스(DP)를 인가하여 제1 내지 제n 화소셀(P1 내지 Pn)을 구동하여 화상을 표시한다. 화상이 표시된 후 제1 내지 제n 스캔라인(SL1 내지 SLn)에는 정극성의 리셋펄스(RP)가 인가된다. 제1 내지 제n 스캔라인(SL1 내지 SLn)에 리셋펄스(RP)가 인가되면 제1 내지 제n 화소셀(P1 내지 Pn)에 충전된 전하들이 제거된다.
도 4는 도 1에 도시된 MIM형 FED의 출력단의 구동회로도이다.
도 4를 참조하면, MIM형 FED의 출력단의 구동회로는 순차적으로 구동신호를 인가하는 스캔구동부(24)와, 스캔구동부(24)로부터 도출된 n개의 스캔라인(SL1 내지 SLn) 및 n개의 스캔라인(SL1 내지 SLn)마다 설치되어 스캔펄스를 선택적으로 흐르게 하는 스캔펄스 제어부(22)를 구비한다.
스캔구동부(24)는 n개의 스캔라인(SL1 내지 SLn)이 연결되어 있으며 데이터라인(DL)에 인가된 데이터신호와 동기되도록 구동신호를 인가한다.
스캔펄스 제어부(22)는 2개의 전계효과 트랜지스터(Field Effect Transistor ; 이하 "FET"라 함)로 구성되며, 제1 FET(Q'1)는 P채널 소자이고 제2 FET(Q1)는 N채널 소자이다. 이는 한 소자가 도통하면 다른 소자는 차단상태에 있게 되며, 이의 역도 성립한다.
스캔구동부(24)로부터 순차적으로 n개의 스캔라인(SL1 내지 SLn)에 부극성(-)의 스캔펄스(SP)가 인가되면 인가된 해당 스캔라인(SL)의 스캔펄스 제어부(22)의 P채널 FET(Q'1 내지 Q'n)는 도통하며 N채널 FET(Q1 내지 Qn)는 차단되게 된다.
제1 FET(Q'1 내지 Q'n)의 게이트는 스캔구동부(24)에서 도출된 스캔라인(SL1 내지 SLn) 및 제2 FET(Q1 내지 Qn)의 게이트와 연결되며 드레인은 공급전압원(Vdd)에 연결된다. 또한 소스는 제2 FET(Q1 내지 Qn)의 드레인과 출력단 스캔라인(SL1 내지 SLn)에 접속된다.
제2 FET(Q1 내지 Qn)의 게이트는 스캔구동부(24)에서 도출된 스캔라인(SL1 내지 SLn) 및 제1 FET(Q'1 내지 Q'n)의 게이트와 연결되며 드레인은 제1 FET(Q'1 내지 Q'n)의 소스 및 출력단 스캔라인(SL1 내지 SLn)에 접속된다. 또한 드레인은 접지된다.
상기 회로의 동작을 살펴보면, 먼저 스캔구동부(24)로부터 제1 스캔라인(SL1)에만 데이터라인(DL)의 데이터펄스(DP)와 동기되는 부극성(-)의 스캔펄스(SP)가 공급된다. 이 때 제1 FET(Q'1)는 턴-온(Turn On)되고 제2 FET(Q1)는 턴-오프(Turn Off)됨과 아울러 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)의 스캔펄스 통과부(22) 내의 제1 FET(Q'2 내지 Q'n)는 턴-오프되고 제2 FET(Q2 내지 Qn)는 턴-온되게 된다. 이로써 제1 스캔라인만이 FET와 공급전압원(Vdd)의 동작으로 스캔라인을 통해 셀에 전류를 인가할 수 있게 된다.
이경우 전류를 통과시킨 스캔라인(SL1)을 제외한 나머지 스캔라인(SL2 내지 SLn)에는 데이터라인(DL)을 따라 인가되는 데이터펄스(DP)로 인해 상당한 누설전류가 흐르게 되어 이에 따른 소비전력이 발생하게 된다.
또한 스캔전극(SP)에 순차적으로 구형파로 인가하는 MIM형 FED에서는 캐패시터(C) 성분이 매우 크고 다이오드 성질을 가지고 있기 때문에 도 5와 같이 순간 피크전류가 큰 변위전류가 흐르게 되는데, 이는 데이터전극(8)과 스캔전극(10)사이의 절연층이 전압에 민감하여 손상되며 수명을 단축시키고 구동하는 구동 IC의 출력에 손상을 가하게 되어 IC의 파괴를 가져온다. 또한, 이 순간피크전류가 큰 변위전류는 발광에 기여하지 않는 영역이므로 전력손실을 초래하게 되어 소비전력이 증가하는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 출력구동회로단에 전류제한용 출력저항을 직렬로 연결하고 또한, 고저항소자와 스위치 소자를 병렬로 한후 직렬저항과 직렬연결하여 다른 스캔 라인에 누설전류가 흐르지 않게 하는 평면형 전계방출 표시소자 및 그의구동방법을 제공하는 데 있다.
도 1은 종래의 평면형 전계방출 표시장치의 화소셀을 나타내는 단면도.
도 2는 종래의 평면형 전계방출 표시장치의 구동하기 위한 파형도.
도 3은 화소셀들이 매트릭스 형태로 배치되어 있는 종래의 평면형 전계방출 표시장치를 나타내는 도면.
도 4는 종래의 평면형 전계방출 표시장치에서 셀에 가해지는 전류 파형을 설명하는 도면.
도 5는 종래의 평면형 전계방출 표시장치의 출력단의 구동 회로도.
도 6은 본 발명의 제1 실시 예에 따른 평면형 전계방출 표시장치의 출력단의 구동 회로도.
도 7은 본 발명의 제2 실시 예에 따른 평면형 전계방출 표시장치의 출력단의 구동 회로도.
도 8는 도 6 및 도 7의 출력단을 통하여 셀에 가해지는 전류 파형을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : 상부기판 4 : 하부기판
6 : 애노드 전극 8 : 데이터 전극
10 : 스캔 전극 12 : 형광체
14 : 절연층 16 : 전계방출어레이
22,32,42 : 병렬 FET 24,34,44 : 스캔 구동부
상기 목적들을 달성하기 위하여, 본 발명에 따른 전계방출 표시장치는 복수개의 스캔라인과 복수개의 데이터라인이 교차되고 상기 교차점마다 화소셀들이 매트릭스형태로 배치된 평판 디스플레이 패널에서 다수의 스캔라인에 순차적으로 구동신호를 인가하는 스캔 구동부와, 다수의 스캔라인마다 설치되어 구동신호에 의해 동작되도록 스캔라인에 스캔펄스를 공급하는 스캔펄스 제어부와, 스캔펄스를 스캔라인으로 공급함과 아울러 데이터라인으로부터 공급되는 누설전류가 스캔라인 제어부로 흐르는 것을 방지하기 위한 전류 제어부를 구비하는 것을 특징으로 한다.
상기 전류 제어부는 스캔펄스 제어부를 통과한 전류를 감소시키기 위한 제1 저항과, 제1 저항과 병렬로 연결되어 있는 스위치를 구비하는 것을 특징으로 한다.
또한 스캔 구동부와 전류 제어부 사이에 전류를 감소시키는 제2 저항을 추가로 구비하는 것을 특징으로 한다.
본 발명에 제1 실시예에 따른 전계방출 표시장치의 구동방법은 스캔구동부로부터 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와, 스캔펄스가 스캔펄스 제어부를 통과하는 단계와, 스캔펄스 제어부를 통과한 전류가 저항과 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함하는 것을 특징으로 한다.
상기 전류 제어부를 통과하는 단계는 스캔펄스 제어부를 통과한 전류가 스캔구동부로부터 순차적으로 인가되는 스캔펄스와 동시에 턴-온되는 스위치를 통해 흐르는 단계와, 스캔펄스가 인가되지 않은 스캔라인의 스위치는 턴 오프되는 단계를 포함하는 것을 특징으로 한다.
또한 데이터라인을 통하여 스캔펄스가 인가되지 않은 스캔라인에 흐르는 전류는 제1 저항에 의해 소멸되는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제2 실시예에 따른 전계방출 표시장치의 구동방법은 스캔구동부로부터 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와, 스캔펄스가 스캔펄스 제어부를 통과하는 단계와, 스캔펄스 제어부를 통과한 전류가 제1 및 제2 저항이 직렬로 연결되고 제1 저항에 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함하는 것을 특징으로 한다.
상기 전류 제어부를 통과하는 단계는 스캔펄스 구동부를 통과한 출력전류 파형을 저감시키기 위한 제2 저항을 통과하는 단계와, 상기 제2 저항을 전류가 상기 스캔구동부로부터 순차적으로 인가되는 스캔펄스와 동시에 턴-온되는 스위치를 통해 흐르는 단계와, 상기 스캔펄스가 인가되지 않은 스캔라인의 스위치는 턴 오프되는 단계를 포함하는 것을 특징으로 한다.
또한 데이터라인을 통하여 상기 스캔펄스가 인가되지 않은 스캔라인에 흐르는 전류는 제1 저항에 의해 소멸되는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6은 본 발명의 제1 실시 예에 의한 MIM형 FED의 출력단 구동회로도이다.
도 6을 참조하면, MIM형 FED의 출력단의 구동회로는 순차적으로 구동신호를 인가하는 스캔구동부(34)와, 스캔구동부(34)로부터 도출된 n개의 스캔라인(SL1 내지 SLn), n개의 스캔라인(SL1 내지 SLn) 마다에 설치되어 스캔펄스(SP)를 선택적으로 흐르게 하는 스캔펄스 제어부(32) 및 데이터라인(DL1 내지 DLn)을 통해 스캔라인(SL1 내지 SLn)으로 누설되어 흐르는 전류의 흐름을 방지하기 위한 전류 제어부(36)를 구비한다.
스캔구동부(34)는 n개의 스캔라인이 연결되어 있으며 데이터라인(DL1 내지 DLn)에 인가된 데이터펄스(DP)와 동기되도록 구동신호를 인가한다.
스캔펄스 제어부(32)는 2개의 FET로 구성되며, 제1 FET(T'1)는 P채널 소자이고 제2 FET(T1)는 N채널 소자이다. 이는 한 소자가 도통하면 다른 소자는 차단상태에 있게 되며, 이의 역도 성립한다.
스캔구동부(34)로부터 순차적으로 n개의 스캔라인(SL1 내지 SLn)에 부극성(-)의 스캔펄스(SP)가 인가되면 인가된 해당 스캔라인(SL)의 스캔펄스 통과부(32)의 P채널 FET(Q'1 내지 Q'n)는 도통하며 N채널 FET(Q1 내지 Qn)는 차단되게 된다.
제1 FET(T'1 내지 T'n)의 게이트는 스캔구동부(34)에서 도출된 스캔라인(SL1 내지 SLn) 및 제2 FET(T1 내지 Tn)의 게이트와 연결되며 드레인은 공급전압원(Vdd)에 연결된다. 또한 소스는 제2 FET(T1 내지 Tn)의 드레인과 출력단 스캔라인(SL1 내지 SLn)에 접속된다.
제2 FET(T1 내지 Tn)의 게이트는 스캔구동부(34)에서 도출된 스캔라인(SL1내지 SLn) 및 제1 FET(T'1 내지 T'n)의 게이트와 연결되며 드레인은 제1 FET(T'1 내지 T'n)의 소스 및 출력단 스캔라인(SL1 내지 SLn)에 접속된다. 또한 드레인은 접지된다.
전류제어부(36)는 스캔펄스 제어부(32) 내 제1 FET(T'1 내지 T'n)의 소스와 제2 FET(T'1 내지 T'n)의 드레인의 접점으로부터의 도출된 출력단 스캔라인(SL1 내지 SLn) 상에 저항(R1 내지 Rn)을 구비하며, 상기 저항(R1 내지 Rn)과 병렬로 연결되며 스캔구동부(34)로부터 순차적으로 스캔라인(SL1 내지 SLn)에 인가되는 구동신호와 동시에 온(On)되는 스위치(SW1 내지 SWn)를 구비한다. 이로써 스캔라인(SL1 내지 SLn)에 스캔펄스(SP)가 인가될 경우 스위치(SW1 내지 SWn)는 온(On)되어 저항(R1 내지 Rn)은 단락(SHORT)되고, 스캔펄스(SP)가 인가되지 않은 스캔라인(SL1 내지 SLn)의 경우는 스위치(SW1 내지 SWn)가 오프(Off) 상태에 있어서 스캔펄스 제어부(32)에서 걸러지지만 데이터라인(DL1 내지 DLn)을 통해 누설되는 전류가 저항(R1 내지 Rn)에 걸리게 되어 소멸되게 된다.
상기 회로의 동작을 살펴보면, 먼저 스캔구동부(24)로부터 제1 스캔라인(SL1)에만 데이터라인(DL)의 데이터펄스(DP)와 동기되는 부극성(-)의 스캔펄스(SP)가 공급된다. 이 때 제1 FET(Q'1)는 턴-온(Turn On)되고 제2 FET(Q1)는 턴-오프(Turn Off)된다. 이와 동시에 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)의 스캔펄스 제어부(32) 내의 제1 FET(Q'2 내지 Q'n)는 턴-오프되고 제2 FET(Q2 내지 Qn)는 턴-온되게 된다.
이로써 제1 스캔라인(SL1) 만의 전류가 FET(T'1, T1)와 공급전압원(Vdd)의동작으로 스캔펄스 제어부(32)를 통과하게 된다. 스캔펄스 제어부(32)를 통과한 전류는 스캔구동부(34)로부터의 구동신호와 함께 동작되는 스위치(SW1)가 온(On)이 되므로 스위치(SW1)를 통해 셀에 흐르게 된다. 또한 종래의 문제점인 데이터라인(DL1 내지 DLn)을 통하여 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)에 누설전류가 흐르게 되는데, 이 때는 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)에는 스위치(SW2 내지 SWn)가 오프되고 수메가 옴(mΩ)의 저항(R2 내지 Rn)을 통하게 되어 상기 누설전류는 소멸되게 되고 이에 따른 소비전력도 감소시킬 수 있다.
도 7은 본 발명의 제2 실시 예에 의한 MIM형 FED의 출력단 구동회로도이다.
도 7을 참조하면, MIM형 FED의 출력단의 구동회로는 순차적으로 구동신호를 인가하는 스캔구동부(44)와, 스캔구동부(44)로부터 도출된 n개의 스캔라인(SL1 내지 SLn), n개의 스캔라인(SL1 내지 SLn)마다에 설치되어 스캔펄스(SP)를 선택적으로 흐르게 하는 스캔펄스 제어부(42) 및 데이터라인(DL1 내지 DLn)을 통해 스캔라인(SL1 내지 SLn)으로 누설되어 흐르는 전류의 흐름을 방지하고 출력파형의 피크전류 및 정전전류를 저감하기 위한 전류 제어부(46)를 구비한다.
스캔구동부(44)는 n개의 스캔라인(SL1 내지 SLn)이 연결되어 있으며 데이터라인(DL1 내지 DLn)에 인가된 데이터펄스(DP)와 동기되도록 구동신호를 인가한다.
스캔펄스 제어부(42)는 2개의 FET로 구성되며, 제1 FET(F'1)는 P채널 소자이고 제2 FET(F1)는 N채널 소자이다. 이는 한 소자가 도통하면 다른 소자는 차단상태에 있게 되며, 이의 역도 성립한다.
스캔구동부(44)로부터 순차적으로 n개의 스캔라인(SL1 내지 SLn)에 부극성(-)의 스캔펄스(SP)가 인가되면 인가된 해당 스캔라인(SL)의 스캔펄스 통과부(42)의 P채널 FET(F'1 내지 F'n)는 도통하며 N채널 FET(F1 내지 Fn)는 차단되게 된다.
제1 FET(F'1 내지 F'n)의 게이트는 스캔구동부(44)에서 도출된 스캔라인(SL1 내지 SLn) 및 제2 FET(F1 내지 Fn)의 게이트와 연결되며 드레인은 공급전압원(Vdd)에 연결된다. 또한 소스는 제2 FET(F1 내지 Fn)의 드레인과 출력단 스캔라인(SL1 내지 SLn)에 접속된다.
제2 FET(F1 내지 Fn)의 게이트는 스캔구동부(44)에서 도출된 스캔라인(SL1 내지 SLn) 및 제1 FET(F'1 내지 F'n)의 게이트와 연결되며 드레인은 제1 FET(F'1 내지 F'n)의 소스 및 출력단 스캔라인(SL1 내지 SLn)에 접속된다. 또한 드레인은 접지된다.
전류제어부(46)는 스캔펄스 제어부(42) 내 제1 FET(F'1 내지 F'n)의 소스와 제2 FET(F'1 내지 F'n)의 드레인의 접점으로부터의 도출된 출력단 스캔라인(SL1 내지 SLn) 상에 제1 저항(R1 내지 Rn-1)을 구비하며, 상기 제1 저항(R1 내지 Rn)과 병렬로 연결되며 스캔구동부(44)로부터 순차적으로 스캔라인(SL1 내지 SLn)에 인가되는 구동신호와 동시에 온(On)되는 스위치(SW1 내지 SWn)를 구비한다. 또한 병렬연결된 제1 저항(R1 내지 Rn-1) 및 스위치(SW1 내지 SWn)와 상기 스캔펄스 제어부(42) 사이에 피크전류 및 정전전류를 감쇠할 목적으로 제2 저항(R2 내지 Rn)을 삽입한다.
이로써 스캔라인(SL1 내지 SLn)에 스캔펄스(SP)가 인가될 경우 먼저 스캔펄스 제어부(42)를 통과한 전류는 수 내지 수십 옴의 저항값을 지니는 제2 저항(R2 내지 Rn)에 의해 피크전류 및 정전전류가 절감된다. 이후 이 전류는 스캔구동부(44)의 구동신호와 동시에 동작하는 스위치(SW1 내지 SWn)를 통하게 된다. 이 때 스위치는 온(On)이 되어 저항(R1 내지 Rn)은 단락(Short)되고, 스캔펄스(SP)가 인가되지 않은 스캔라인(SL1 내지 SLn)의 경우는 스위치(SW1 내지 SWn)가 오프(Off) 상태에 있어서 스캔펄스 제어부(32)에서 걸러지지만 데이터라인(DL1 내지 DLn)을 통해 누설되는 전류가 저항(R1 내지 Rn)에 걸리게 되어 소멸되게 된다.
상기 회로의 동작을 살펴보면, 먼저 스캔구동부(44)로부터 제1 스캔라인(SL1)에만 데이터라인(DL)의 데이터펄스(DP)와 동기되는 부극성(-)의 스캔펄스(SP)가 공급된다. 이 때 제1 FET(F'1)는 턴-온(Turn On)되고 제2 FET(F1)는 턴-오프(Turn Off)된다. 이와 동시에 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)의 스캔펄스 제어부(42) 내의 제1 FET(F'2 내지 F'n)는 턴-오프되고 제2 FET(F2 내지 Fn)는 턴-온되게 된다.
이로써 제1 스캔라인(SL1) 만의 전류가 FET(F'1, F1)와 공급전압원(Vdd)의 동작으로 스캔펄스 제어부(42)를 통과하게 된다. 스캔펄스 제어부(42)를 통과한 전류는 수 내지 수십옴의 제2 저항(R2)을 통과하여 출력파형의 피크전류 및 정전전류를 절반으로 절감하게 된다.
절감된 전류는 스캔구동부(44)로부터의 구동신호와 함께 동작되는 스위치(SW1)가 온(On)이 되므로 스위치(SW1)를 통해 셀에 흐르게 된다. 또한 종래의 문제점인 데이터라인(DL1 내지 DLn)을 통하여 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)에 누설전류가 흐르게 되는데, 이 때는 제1 스캔라인(SL1)을 제외한 스캔라인(SL2 내지 SLn)에는 스위치(SW2 내지 SWn)가 오프되고 수메가 옴(mΩ)의 저항(R2 내지 Rn)을 통하게 되어 상기 누설전류는 소멸되게 되고 이에 따른 소비전력도 감소시킬 수 있게 된다.
도 8은 본 발명에 따른 출력 저항을 통해서 셀에 가해지는 전류 파형을 도시한 것이다.
도 8을 참조하면, 본 발명에 따른 전류 파형은 출력단의 저항에 의해 전류 파형이 저감되어 도 5와 달리 피크전류와 정전전류가 절반 정도로 저감된 상태로 화소셀에 전달된다. 이로써 종래의 발명에서와 같이 매우 피크전류및 정전전류로 인한 구동 회로의 출력에 손상을 가하여 IC를 손상시키고 전력 손실을 초래하는 단점이 해결되게 된다.
상술한 바와 같이, 본 발명에 따른 MIM형 전계방출장치의 구동방법은 스캔 구동부에 의해 스캔펄스를 보낸 스캔라인 및 셀에만 스위치를 통해 전류가 흘러서 구동되고, 스캔펄스를 보내지 않은 스캔라인 및 셀에는 고저항에 의해 누설전류가 차단되어 소비전력을 줄일 수 있다. 또한 각 스캔라인에 수십 옴의 저항을 연결하여 출력파형의 피크전류와 일정한 직류 성분의 전류를 감소하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 복수개의 스캔라인과 복수개의 데이터라인이 교차되고 상기 교차점마다 화소셀들이 매트릭스형태로 배치된 평판 디스플레이 패널에 있어서,
    상기 다수의 스캔라인에 순차적으로 구동신호를 인가하는 스캔 구동부와,
    상기 다수의 스캔라인마다 설치되어 상기 구동신호에 의해 동작되도록 상기 스캔라인에 스캔펄스를 공급하는 스캔펄스 제어부와,
    상기 스캔펄스를 상기 스캔라인으로 공급함과 아울러 상기 데이터라인으로부터 공급되는 누설전류가 상기 스캔라인 제어부로 흐르는 것을 방지하기 위한 전류 제어부를 구비하는 것을 특징으로 하는 전계방출 표시장치.
  2. 제 1 항에 있어서,
    상기 전류 제어부는
    상기 스캔펄스 제어부를 통과한 전류를 감소시키기 위한 제1 저항과,
    상기 제1 저항과 병렬로 연결되어 있는 스위치를 구비하는 것을 특징으로 하는 전계방출 표시장치.
  3. 제 2 항에 있어서,
    상기 스캔 구동부와 전류 제어부 사이에 전류를 감소시키는 제2 저항을 추가로 구비하는 것을 특징으로 하는 전계방출 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 저항은 수 메가 옴을 가지는 것과,
    상기 제2 저항은 수 내지 수십 옴를 가지는 것을 특징으로 하는 전계방출 표시장치.
  5. 제 1 항에 있어서,
    상기 스캔펄스 제어부는
    병렬연결된 P 채널 및 N 채널의 두개의 전계효과 트랜지스터를 구비하는 것을 특징으로 하는 전계방출 표시장치.
  6. 제 5 항에 있어서,
    상기 P 채널 전계효과 트랜지스터는
    게이트가 상기 스캔구동부의 출력단과 상기 N 채널 전계효과 트랜지스터의 게이트에 연결되고,
    드레인은 공급전압원의 입력단에 연결되고,
    소스는 상기 N 채널 전계효과 트랜지스터의 드레인과 상기 전류 제어부에 연결되는 것을 특징으로 하는 전계방출 표시장치.
  7. 제 5 항에 있어서,
    상기 N 채널 전계효과 트랜지스터는
    게이트가 상기 스캔구동부의 출력단과 상기 P 채널 전계효과 트랜지스터의 게이트에 연결되고,
    드레인은 상기 P 채널 전계효과 트랜지스터의 소스와 상기 전류 제어부에 연결되고,
    소스는 접지되는 것을 특징으로 하는 전계방출 표시장치.
  8. 복수개의 스캔라인과 복수개의 데이터라인이 교차되고 상기 교차점마다 화소셀들이 매트릭스형태로 배치된 평판 디스플레이 패널에 있어서,
    스캔구동부로부터 상기 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와,
    상기 스캔펄스가 스캔펄스 제어부를 통과하는 단계와,
    상기 스캔펄스 제어부를 통과한 전류가 저항과 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 스캔펄스 제어부를 통과하는 단계는
    상기 스캔구동부로부터 부극성의 스캔펄스가 스캔펄스 제어부에 입력되는 단계와,
    상기 스캔펄스와 공급전압원에 의해 상기 스캔펄스가 인가된 스캔라인의 P채널의 전계효과 트랜지스터는 도통되고, N 채널의 전계효과 트랜지스터는 차단되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  10. 제 9 항에 있어서,
    상기 스캔펄스가 인가된 스캔라인을 제외한 스캔라인에는 P채널의 전계효과 트랜지스터는 차단되고, N 채널의 전계효과 트랜지스터는 도통되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  11. 제 9 항에 있어서,
    상기 전류 제어부를 통과하는 단계는
    상기 스캔펄스 제어부를 통과한 전류가 상기 스캔구동부로부터 순차적으로 인가되는 스캔펄스와 동시에 턴-온되는 스위치를 통해 흐르는 단계와,
    상기 스캔펄스가 인가되지 않은 스캔라인의 스위치는 턴 오프되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 데이터라인을 통하여 상기 스캔펄스가 인가되지 않은 스캔라인에 흐르는 전류는 제1 저항에 의해 소멸되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  13. 복수개의 스캔라인과 복수개의 데이터라인이 교차되고 상기 교차점마다 화소셀들이 매트릭스형태로 배치된 평판 디스플레이 패널에 있어서,
    스캔구동부로부터 상기 스캔라인에 스캔펄스를 순차적으로 인가하는 단계와,
    상기 스캔펄스가 스캔펄스 제어부를 통과하는 단계와,
    상기 스캔펄스 제어부를 통과한 전류가 제1 및 제2 저항이 직렬로 연결되고 제1 저항에 스위치가 병렬로 연결된 전류제어부를 통과하는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 스캔펄스 제어부를 통과하는 단계는
    상기 스캔구동부로부터 부극성의 스캔펄스가 스캔펄스 제어부에 입력되는 단계와,
    상기 스캔펄스와 공급전압원에 의해 상기 스캔펄스가 인가된 스캔라인의 P채널의 전계효과 트랜지스터는 도통되고, N 채널의 전계효과 트랜지스터는 차단되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 스캔펄스가 인가된 스캔라인을 제외한 스캔라인에는 P채널의 전계효과 트랜지스터는 차단되고, N 채널의 전계효과 트랜지스터는 도통되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  16. 제 13 항에 있어서,
    상기 전류 제어부를 통과하는 단계는
    상기 스캔펄스 구동부를 통과한 출력전류 파형을 저감시키기 위한 제2 저항을 통과하는 단계와,
    상기 제2 저항을 전류가 상기 스캔구동부로부터 순차적으로 인가되는 스캔펄스와 동시에 턴-온되는 스위치를 통해 흐르는 단계와,
    상기 스캔펄스가 인가되지 않은 스캔라인의 스위치는 턴 오프되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
  17. 제 16 항에 있어서,
    상기 데이터라인을 통하여 상기 스캔펄스가 인가되지 않은 스캔라인에 흐르는 전류는 제1 저항에 의해 소멸되는 단계를 포함하는 것을 특징으로 하는 전계방출 표시장치의 구동방법.
KR10-2001-0015750A 2001-03-26 2001-03-26 전계방출 표시장치 및 그의 구동방법 KR100385881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0015750A KR100385881B1 (ko) 2001-03-26 2001-03-26 전계방출 표시장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0015750A KR100385881B1 (ko) 2001-03-26 2001-03-26 전계방출 표시장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20020075628A true KR20020075628A (ko) 2002-10-05
KR100385881B1 KR100385881B1 (ko) 2003-06-02

Family

ID=27698751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0015750A KR100385881B1 (ko) 2001-03-26 2001-03-26 전계방출 표시장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR100385881B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287295B2 (en) 2012-05-16 2016-03-15 Samsung Display Co., Ltd. Display apparatus and method of detecting short-circuit failure of the display apparatus
CN105792636A (zh) * 2013-11-27 2016-07-20 恩普乐股份有限公司 发射器及滴灌用输送管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287295B2 (en) 2012-05-16 2016-03-15 Samsung Display Co., Ltd. Display apparatus and method of detecting short-circuit failure of the display apparatus
CN105792636A (zh) * 2013-11-27 2016-07-20 恩普乐股份有限公司 发射器及滴灌用输送管

Also Published As

Publication number Publication date
KR100385881B1 (ko) 2003-06-02

Similar Documents

Publication Publication Date Title
KR100224119B1 (ko) 평면표시용 구동장치
US7623097B2 (en) Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal
JPH06130909A (ja) 低電圧行列アドレス信号が更に高い画素の励起電圧を制御するフラット・パネル表示装置
KR100528692B1 (ko) 유기전계발광소자용 에이징 회로 및 그 구동방법
KR100801139B1 (ko) 전계 방출 픽셀 및 전계 방출 디스플레이
KR100385881B1 (ko) 전계방출 표시장치 및 그의 구동방법
US6882330B2 (en) Field emission displaying device and driving method thereof
KR101243159B1 (ko) 유기발광다이오드 패널의 에이징 회로
CN115101023A (zh) 一种阵列基板、显示面板及显示装置
KR100470207B1 (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR100288549B1 (ko) 전계방출디스플레이
KR100531476B1 (ko) 전계 방출 표시장치의 구동방법
KR100542759B1 (ko) 전계방출 표시소자 및 그의 구동방법
US6683588B1 (en) Low voltage driving apparatus and method for plasma display panel
KR100469975B1 (ko) 정전류 회로를 사용하는 평면형 전계방출 표시장치의구동장치
KR100527421B1 (ko) 대화면 디스플레이의 일시적인 크로스토크 방지방법
WO2020211156A1 (zh) 像素驱动电路及显示面板
KR100577992B1 (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR100456138B1 (ko) 평면 전계방출 표시소자의 구동장치 및 방법
KR100430085B1 (ko) 평판 디스플레이 패널 및 그 구동방법
KR100487802B1 (ko) 평면 전계방출 표시소자의 구동장치 및 방법
JPH08328505A (ja) 画像表示装置の駆動装置
KR100415602B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR100415614B1 (ko) 액티브 형 평면 전계방출 표시소자 및 그 구동방법
KR20040102580A (ko) 유기전계 발광소자의 드라이버 장치 및 유기전계발광소자의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee