KR20020065952A - 디지털 중간 주파수 다운 컨버터를 포함하는 복조기 - Google Patents

디지털 중간 주파수 다운 컨버터를 포함하는 복조기 Download PDF

Info

Publication number
KR20020065952A
KR20020065952A KR1020010006053A KR20010006053A KR20020065952A KR 20020065952 A KR20020065952 A KR 20020065952A KR 1020010006053 A KR1020010006053 A KR 1020010006053A KR 20010006053 A KR20010006053 A KR 20010006053A KR 20020065952 A KR20020065952 A KR 20020065952A
Authority
KR
South Korea
Prior art keywords
signal
converted
output
data
down converter
Prior art date
Application number
KR1020010006053A
Other languages
English (en)
Other versions
KR100655784B1 (ko
Inventor
오일혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010006053A priority Critical patent/KR100655784B1/ko
Publication of KR20020065952A publication Critical patent/KR20020065952A/ko
Application granted granted Critical
Publication of KR100655784B1 publication Critical patent/KR100655784B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3836—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using the received modulated signal or the received IF signal, e.g. by detecting a pilot or by frequency multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H04L27/063—Superheterodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 위상 변조 기법이나 진폭변조 기법(BPSK, QPSK, 16QAM 등)으로 변조된 데이터 복조를 위한 복조기에 관한 것으로서 특히, 복조를 위해 입력되는 신호를 하향 변환(down converting)하는 디지털 IF 다운 컨버터를 포함하는 복조기에 관한 것이다.
본 발명에서는 입력 IF신호를 A/D변환기(31)에서 디지털 신호로 변환한 다음, 제1다운 컨버터부(32)의 믹서기(41,42)에서 카운터(43)의 출력값과 혼합하여 하향 변환시킨다. 하향 변환된 IF신호는 제2다운 컨버터부(33)에서 제2의 하향 변환이 이루어지고 AGC부(34)에서 자동이득 조절된 후 I데이터 및 Q데이터가 출력된다. I 및 Q 데이터는 심볼 타이밍 복구기(35)에 공급됨으로써 심볼 타이밍 정보가 루프 필터(36)와 심볼NCO(37)에 공급되고, 또한 반송파 판별기(38)에 공급됨으로써 반송파 판별 정보에 따라 루프 필터(39)를 거쳐서 NCO(40)를 제어하게 된다.

Description

디지털 중간 주파수 다운 컨버터를 포함하는 복조기{DEMODULATOR COMPRISING DIGITAL IF DOWN CONVERTER}
본 발명은 위상 변조 기법이나 진폭변조 기법(BPSK, QPSK, 16QAM 등)으로 변조된 데이터의 복조를 위한 복조기에 관한 것으로서 특히, 복조를 위해 입력되는 신호를 하향 변환하는 디지털 IF 다운 컨버터를 포함하는 복조기에 관한 것이다.
종래에 BPSK나 QPSK, 16QAM 데이터 복조를 위한 복조기에서는 가변 클럭을 사용해야 하고, 주파수 복원용 NCO(Numerically Controlled Oscillator)가 넓은 범위의 주파수를 생성해야 하며, 직접 IF샘플링을 하기 위해서는 클럭과 데이터 속도가 배수 관계에 있어야 하는 등의 제약이 있다.
도1은 이와같은 종래 복조기의 예를 나타낸 블럭도로서, 복조를 위해 입력되는 신호를 하향 변환하기 위한 아날로그 다운 컨버터부(1)와, 상기 다운 컨버터부(1)에 의해서 하향 변환된 신호를 디지털 신호로 변환하기 위한 A/D변환기(2,3)와, 상기 변환된 디지털 신호를 복원하기 위한 디로테이터(Derotator)(4)와, 상기 디로테이터의 출력 이득 조절을 수행하는 AGC부(5)와, 상기 이득 조절된 I 및 Q데이터를 디코딩하는 디코더(Viterbi-decoding)(6)와, 상기 I 및 Q 데이터 심볼의 타이밍 복구를 위한 심볼 타이밍 복구기(7)와, 상기 심볼 타이밍 복구기 출력을 필터링하는 루프 필터(8)와, 상기 루프 필터 출력에 따라 상기 디로테이터에 소정의 신호를 생성하여 공급하는 심볼NCO(9)와, 상기 I 및 Q 데이터를 입력받아 반송파를 판별하여 상기 다운 컨버터부(1)에 공급하는 반송파 판별기(10)를 포함하여 이루어진다.
한편, 상기 다운 컨버터부(1)는 아날로그 회로로서, 입력신호를 혼합하기 위한 믹서기(11,12)와, 상기 믹서기(12)에 공급되는 VCO신호를 위상 지연시키기 위한 위상 지연기(13)와, 상기 믹서기에 소정의 발진신호를 생성하여 공급하기 위한 VCO(14) 및 상기 반송파 판별기 출력을 필터링하여 상기 VCO를 제어하기 위한 저역통과필터(15)를 포함하여 이루어지고 있다.
상기 도1에 도시된 종래의 복조기 동작을 살펴보면 다음과 같다.
다운 컨버터부(1)는 복조를 위해서 입력되는 신호를 하향 변환하는데, 하향 변환 동작은 믹서기(11,12)에 입력된 IF신호와 VCO(14)에서 직접 입력된 신호 및위상 지연기(13)를 통해서 위상 지연된 신호를 혼합하여 하향 변환한다. 하향 변환된 신호는 A/D변환기(2,3)를 통해서 각각 디지털 신호로 변환된 다음 디로테이터(4)를 거쳐서 복원된다. 그리고 AGC부(5)에 의해서 자동 이득 조절된 I 및 Q 데이터는 디코더(6)에서 디코딩될 것이고, 또한 I 및 Q 데이터는 심볼 타이밍 복구기(7)를 거처서 데이터 심볼의 타이밍이 복구되고, 이 복구 정보는 루프 필터(8)를 거쳐서 심볼 NCO(9)에 입력되고, 심볼 NCO(9)는 입력된 신호에 따라 소정 주파수의 신호를 생성하여 디로테이터(4)에 공급해 준다.
한편, 상기 I 및 Q 데이터는 반송파 판별기(10)에 입력되어 반송파 판별 정보가 저역통과필터(15)를 거처서 VCO(14)에 입력됨으로써 VCO(14)의 발진 주파수를 조정(PLL)하여 상기 다운 컨버팅에 필요한 신호를 공급해 주게 된다.
상기한 바와같이 직접 IF에서 샘플링을 수행하기 위해서는 IF주파수와 데이터 속도(data rate)가 클럭과 다음과 같은 관계에 놓여 있어야 한다.
즉, fsamp≥2 ×IF + fdata(fsamp는 샘플링 주파수, fdata는 데이터 속도).
만약 언더 샘플링(under sampling)을 사용한다면 언더 샘플링시에 얻을 수 있는 IF 주파수는 IF - n ×fsamp로 구해질 수 있다. 예를 들어 IF = 140MHz, n = 4, fsamp= 32MHz 일 때 140MHz - 4 ×32MHz = 12MHz 가 될 것이다. 여기서 12MHz의 옵셋 주파수(반송파의 잔여분)는 별도의 아날로그 반송파 복구회로와 디지털 반송파 복구회로를 이용해서 제거해야 한다. 그런데 이 경우 12MHz의 반송파를 32MHz로 표현하면 도2에 도시된 바와같이 정확도가 떨어지게 된다.
더구나 상기한 종래의 복조기는 BPSK, QPSK, 16QAM 등으로 변조된 데이터 복조를 위해서 가변 클럭을 사용해야 하고, 이를 위해서 아날로그 PLL 또는 디지털 PLL 회로를 구성해야 하므로 주변 온도의 영향을 받기 쉽고 회로가 복잡해 진다.
또한, 주파수 복원을 위한 NCO가 넓은 범위의 주파수를 생성해야 하고, 이렇게 주파수가 높은 경우에는 주파수 복원을 위한 별도의 아날로그 주파수 복원장치(Analog carrier recovery)가 필요하게 된다.
그리고, 직접 IF 샘플링을 하기 위해서 클럭과 데이터 속도가 서로 배수 관계에 있어야 하는 제약도 따른다.
본 발명은 BPSK, QPSK, 16QAM 등으로 변조된 데이터 복조를 위한 복조기에서 고정 클럭을 사용함으로써 회로가 간단하고, 고정 클럭으로 다양한 데이터 속도의 제공이 가능하도록 한 디지털 중간 주파수 다운 컨버터를 포함하는 복조기를 제안한다.
또한 본 발명은 NCO의 범위가 비교적 낮은 주파수로 한정되도록 하여 정확하게 디지털 오차 주파수를 생성할 수 있고, 별도의 아날로그 PLL회로(주파수 복원회로)가 필요하지 않도록 하여 회로 구성을 간소화시킬 수 있도록 한 디지털 중간 주파수 다운 컨버터를 포함하는 복조기를 제안한다.
또한 본 발명은 직접 IF 샘플링을 할 때 클럭과 데이터 속도가 배수 관계에 있지 않더라도 데이터 복조를 수행할 수 있고, 이에 따라서 보다 다양한 데이터 속도를 고정 클럭으로 전송할 수 있도록 한 디지털 중간 주파수 다운 컨버터를 포함하는 복조기를 제안한다.
도1은 종래의 디지털 복조기의 구성을 나타낸 블럭도
도2는 종래의 디지털 복조기에 따른 언더 샘플링 후의 IF주파수와 샘플링 주파수를 나타낸 타이밍도
도3은 본 발명에 따른 디지털 복조기의 구성을 나타낸 블럭도
도4은 본 발명의 디지털 복조기에 따른 언더 샘플링 후의 IF주파수와 샘플링 주파수를 나타낸 타이밍도
도3은 본 발명의 디지털 중간 주파수 다운 컨버터를 포함하는 복조기의 실시예 회로 구성을 나타낸 블럭도이다.
도3을 참조하면 본 발명의 복조기는, 복조를 위한 입력신호를 디지털 신호로 변환하는 A/D변환기(31)와, 상기 변환된 디지털 신호를 입력받아 제1의 IF 하향 변환을 수행하는 제1다운 컨버터부(32)와, 상기 제1의 IF 하향 변환된 신호를 입력받아 제2의 IF 하향 변환을 수행하는 제2다운 컨버터부(33)와, 상기 제2다운 컨버터의 출력 이득 조절을 수행하여 I 및 Q데이터를 디코더에 공급하는 AGC부(34)와, 상기 이득 조절된 I 및 Q데이터 심볼의 타이밍 복구를 위한 심볼 타이밍 복구기(35)와, 상기 심볼 타이밍 복구기 출력을 필터링하는 루프 필터(36)와, 상기 루프 필터 출력에 따라 상기 제2다운 컨버터부에 소정의 신호를 생성하여 공급하는 심볼NCO(37)와, 상기 I 및 Q 데이터를 입력받아 반송파를 판별하여 출력하는 반송파 판별기(38)와, 상기 반송파 판별기(38)의 출력을 필터링하는 루프 필터(39)와, 상기 루프 필터(39)의 출력에 따라 소정의 신호를 생성하여 상기 제2다운 컨버터부(33)에 공급하는 NCO(40)를 포함하여 이루어진다.
한편, 상기 제1다운 컨버터부(32)는 전단에서 변환된 디지털 신호를 혼합하여 하향 변환된 IF신호를 출력하기 위한 믹서기(41,42) 및, 상기 믹서기(41,42)에 하향 변환을 위한 소정의 데이터를 공급하는 카운터(43)를 포함하여 이루어지고, 상기 제2다운 컨버터부(33)는 상기 NCO(40)의 출력과 상기 제1 하향 변환된 IF신호를 혼합하여 제2의 하향 변환된 IF신호를 출력하는 믹서기(44,45) 및 위상 지연기(46)와, 믹서기 출력의 위상 로테이션을 수행하는 위상 로테이터(47)를 포함하여 이루어진다.
도3을 참조하여 본 발명의 디지털 중간 주파수 다운 컨버터를 포함하는 복조기의 동작을 실시예로써 설명하면 다음과 같다.
복조를 위하여 입력된 140MHz의 IF신호는 A/D변환기(31)에 의해서 32MHz클럭으로 디지털 신호로 변환된다. A/D변환기(31)에 의해서 변환된 디지털 신호는 제1다운 컨버터부(32)에 입력되어 4MHz의 하향 변환된 신호로 출력된다.
즉, I 채널과 Q 채널에 곱해주는 cosine 및 sine 신호에 주파수를 fs/4를 사용한다면(단, t=1/fs), cos(2πft) = cos(2πㆍfs/4ㆍ1/fs) = 1, 0, -1, 0...이 되고, sin(2πft) = sin(2πㆍfs/4ㆍ1/fs) = 0, 1, 0, -1... 이 되며, 이 값을 카운터(43)에서 32MHz 클럭을 카운팅하여 믹서기(41,42)에 공급해 줌으로써 상기한 하향 변환이 이루어지게 된다.
예를 들어, 140MHz 신호의 IF 수신시 fs= 32MHz일 때 언더 샘플링을 사용한다면, 언더 샘플링시에 얻을 수 있는 IF주파수는 140MHz - (n×fs) = 12MHz가 될 것이고, 이 것을 제1다운 컨버터부(32)에서 상기한 바와같이 하향 변환하였다면 12MHz - fs/4 = 4MHz 가 될 것이다. 즉, 4MHz의 제1 하향 변환된 IF 주파수 신호를 얻게 되는 것이다. 따라서, 제1 IF 하향 변환 후에는 4MHz의 반송파만 그 후단에서제거하면 되고, 4MHz를 32MHz로 표현하면 도4와 같이 기존의 경우(12MHz를 32MHz로 표현하는 경우) 보다 정확하게 sin 및 cos을 표현할 수 있게 된다. 그러므로 정확한 주파수 오차 검출을 가능하게 한다.
제1다운 컨버터부(32)에서 하향 변환된 신호는 제2다운 컨버터부(33)에 입력되어 믹서기(44,45)에서 NCO(40)의 출력과 혼합된 다음, 위상 로테이터(47)에서 위상 로테이션(Phase rotation이 이루어지게 된다.
제2다운 컨버터부(33)의 출력은 AGC부(34)에서 자동이득 조절이 이루어진 다음, I 및 Q데이터가 출력되고, 이 I 및 Q데이터는 도시 생략된 디코더(Viterbi decoding)에 공급될 것이다. 그리고, I 및 Q 데이터는 심볼 타이밍 복구기(35)를 거처서 데이터 심볼의 타이밍이 복구되고, 이 복구 정보는 루프 필터(36)를 거쳐서 심볼 NCO(37)에 입력되고, 심볼 NCO(37)는 입력된 신호에 따라 소정 주파수의 신호를 생성하여 위상 로테이터(47)에 공급해 준다.
한편, 상기 I 및 Q 데이터는 반송파 판별기(38)에 입력되어 반송파 판별 정보가 루프 필터(39)를 거처 NCO(40)에 입력됨으로써 제2의 하향 변환을 위해서 필요한 신호를 공급해 주게 된다.
본 발명의 디지털 중간 주파수 다운 컨버터를 포함하는 복조기는 고정 클럭을 사용하기 때문에 회로 구성이 간단하다. 그리고 NCO의 범위가 비교적 낮은 주파수로 한정되므로 정확하게 디지털 오차 주파수를 검출할 수 있어서 데이터 복조의 신뢰성을 높일 수 있다. 또한, 직접 IF 샘플링을 할 때 클럭과 데이터 속도가 배수관계에 놓일 필요가 없으므로 다양한 데이터 속도를 고정 클럭으로 전송할 수 있게 된다.

Claims (3)

  1. 복조를 위한 입력신호를 디지털 신호로 변환하는 A/D변환기와, 상기 변환된 디지털 신호를 입력받아 제1의 IF 하향 변환을 수행하는 제1다운 컨버터부와, 상기 제1의 IF 하향 변환된 신호를 입력받아 제2의 IF 하향 변환을 수행하는 제2다운 컨버터부와, 상기 제2다운 컨버터의 출력 이득 조절을 수행하여 I 및 Q데이터를 디코더에 공급하는 AGC부와, 상기 이득 조절된 I 및 Q데이터 심볼의 타이밍 복구를 위한 심볼 타이밍 복구기와, 상기 심볼 타이밍 복구기 출력을 필터링하는 루프 필터와, 상기 루프 필터 출력에 따라 상기 제2다운 컨버터부에 소정의 신호를 생성하여 공급하는 심볼NCO와, 상기 I 및 Q 데이터를 입력받아 반송파를 판별하여 출력하는 반송파 판별기와, 상기 반송파 판별기의 출력을 필터링하는 루프 필터와, 상기 루프 필터의 출력에 따라 소정의 신호를 생성하여 상기 제2다운 컨버터부에 공급하는 NCO로 구성된 것을 특징으로 하는 디지털 중간 주파수 다운 컨버터를 포함하는 복조기.
  2. 제 1 항에 있어서, 상기 제1다운 컨버터부는 전단에서 변환된 디지털 신호를 혼합하여 하향 변환된 IF신호를 출력하기 위한 믹서기 및, 상기 믹서기에 하향 변환을 위한 소정의 데이터를 공급하는 카운터를 포함하여 이루어진 것을 특징으로 하는 디지털 중간 주파수 다운 컨버터를 포함하는 복조기.
  3. 제 1 항에 있어서, 상기 제2다운 컨버터부는 상기 NCO의 출력과 상기 제1 하향 변환된 IF신호를 혼합하여 제2의 하향 변환된 IF신호를 출력하는 믹서기 및 위상 지연기와, 믹서기 출력의 위상 로테이션을 수행하는 위상 로테이터를 포함하여 이루어진 것을 특징으로 하는 디지털 중간 주파수 다운 컨버터를 포함하는 복조기.
KR1020010006053A 2001-02-08 2001-02-08 디지털 중간 주파수 다운 컨버터를 포함하는 복조기 KR100655784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010006053A KR100655784B1 (ko) 2001-02-08 2001-02-08 디지털 중간 주파수 다운 컨버터를 포함하는 복조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010006053A KR100655784B1 (ko) 2001-02-08 2001-02-08 디지털 중간 주파수 다운 컨버터를 포함하는 복조기

Publications (2)

Publication Number Publication Date
KR20020065952A true KR20020065952A (ko) 2002-08-14
KR100655784B1 KR100655784B1 (ko) 2006-12-12

Family

ID=27693682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006053A KR100655784B1 (ko) 2001-02-08 2001-02-08 디지털 중간 주파수 다운 컨버터를 포함하는 복조기

Country Status (1)

Country Link
KR (1) KR100655784B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170088913A (ko) * 2014-11-21 2017-08-02 노르딕 세미컨덕터 에이에스에이 위상 및 심볼 에지 검파를 통한 am 복조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170088913A (ko) * 2014-11-21 2017-08-02 노르딕 세미컨덕터 에이에스에이 위상 및 심볼 에지 검파를 통한 am 복조

Also Published As

Publication number Publication date
KR100655784B1 (ko) 2006-12-12

Similar Documents

Publication Publication Date Title
US5440268A (en) AFC circuit for QPSK demodulator
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
CN101005480B (zh) 解调电路和解调方法
KR970004876A (ko) 신호 처리 시스템
JP2877198B2 (ja) ディジタルｐｌｌ回路及びその起動方法
CA2338411A1 (en) Vsb/qam receiver and method
JPH09162936A (ja) 周波数オフセット補正機能付き通信装置
US6665355B1 (en) Method and apparatus for pilot-aided carrier acquisition of vestigial sideband signal
US4910470A (en) Digital automatic frequency control of pure sine waves
KR20010034657A (ko) Ｄｂｓ 제품용 ｌｎｂ 드리프트 탐색 시스템
US7492838B2 (en) Apparatus for compensating for phase mismatch in QPSK demodulator
KR100655784B1 (ko) 디지털 중간 주파수 다운 컨버터를 포함하는 복조기
EP0259867A2 (en) Demodulator for psk-modulated signals
JP2015177549A (ja) 位相変調信号用の同期復調電子回路
CN108712190B (zh) 多载波跟踪方法及跟踪装置
US5809096A (en) Digital transmission system comprising decision means for changing the synchronization mode
JP2004241886A (ja) 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法
KR100247349B1 (ko) 심볼타이밍복구장치
JP3359927B2 (ja) 直交振幅変調方式ディジタル無線装置の復調装置
JPH1056489A (ja) ディジタル変調信号復調装置
IL112550A (en) Install a radio and radio transmitter-single-frequency transmitter
JPH07235835A (ja) 全デジタルｉｆ−ベースバンド信号変換器
JP3265052B2 (ja) デジタル変調波の復調装置
US7586994B2 (en) Interface apparatus and method for data recovery and synchronization
KR950010625A (ko) 에이치디티브이(hdtv)의 수신장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010208

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20040913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060207

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010208

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20061204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20061205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101013

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111115

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120817

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120817

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131011

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140923

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151023

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161115

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181204

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20201202

Start annual number: 15

End annual number: 15

PC1801 Expiration of term

Termination date: 20210808

Termination category: Expiration of duration