KR20020060893A - 보드 테스트 시스템 - Google Patents

보드 테스트 시스템 Download PDF

Info

Publication number
KR20020060893A
KR20020060893A KR1020010002026A KR20010002026A KR20020060893A KR 20020060893 A KR20020060893 A KR 20020060893A KR 1020010002026 A KR1020010002026 A KR 1020010002026A KR 20010002026 A KR20010002026 A KR 20010002026A KR 20020060893 A KR20020060893 A KR 20020060893A
Authority
KR
South Korea
Prior art keywords
test
board
card
unit
interface
Prior art date
Application number
KR1020010002026A
Other languages
English (en)
Other versions
KR100729647B1 (ko
Inventor
성창열
Original Assignee
주식회사 푸르던텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 푸르던텍 filed Critical 주식회사 푸르던텍
Priority to KR1020010002026A priority Critical patent/KR100729647B1/ko
Publication of KR20020060893A publication Critical patent/KR20020060893A/ko
Application granted granted Critical
Publication of KR100729647B1 publication Critical patent/KR100729647B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 각종 전자제품의 메인보드상의 에러 즉, 부품상의 에러 및 기능상의 에러를 검출하여 수리할 수 있도록 제공하는 보드 테스트 시스템으로서, 주제어장치를 테스트 헤드내부에 하나로 통합하여 모든 계측에 필요한 제어를 PCI bus를 이용하여 고속으로 직접 제어할 수 있도록 하여 시스템의 수행속도를 향상시키고, 픽쳐(Fixture)작업도 wrapping wire방식이 아니라 wireless fixture방식을 이용하여 수작업에 의한 오류 및 신호잡음에 의한 오류를 방지하고, 계측카드도 하나의 카드에서 일괄적으로 수행되도록 하고, 모든 작업공정을 그래픽 사용자 인터페이스(Graphic User Interface)방식을 적용함으로써, 사용자의 편의성을 향상시키고, 보드 테스트에 필요한 장비 및 공정을 단일의 장비를 통해 통합하여 테스트에 필요한 모든 데이터를 공유하고, 피드백과정을 거치는 환경이 구축되어 부서간의 업무흐름을 원활하게 하고, 업무효율을 향상시키도록 한 전자회로 보드 테스트 시스템에 관한 것이다.

Description

보드 테스트 시스템{Board test system}
본 발명은 보드 테스트 시스템에 관한 것으로, 보다 상세하게는 각종 전자제품의 메인보드상의 에러 즉, 부품상의 에러 및 기능상의 에러를 검출하여 수리할 수 있도록 제공하는 보드 테스트 시스템으로서, 주제어장치를 테스트헤드 내부에 하나로 통합하여 모든 계측에 필요한 제어를 PC 확장버스를 이용하여 고속으로 직접 제어할 수 있도록 하여 시스템의 수행속도를 향상시키고, Fixture작업도 wrapping wire방식이 아니라 wireless fixture방식을 이용하여 수작업에 의한 오류 및 신호잡음에 의한 오류를 방지하고, 계측카드도 하나의 카드에서 일괄적으로 수행되도록 하고, 모든 작업공정을 그래픽 사용자 인터페이스(Graphic User Interface)방식을 적용함으로써, 사용자의 편의성을 향상시키고, 보드 테스트에 필요한 장비 및 공정을 단일의 장비를 통해 통합하여 테스트에 필요한 모든 데이터를 공유하고, 피드백과정을 거치는 환경이 구축되어 부서간의 업무흐름을 원활하게 하고, 업무효율을 향상시키도록 한 보드 테스트 시스템에 관한 것이다.
최근 들어 전자 및 반도체기술의 급진적인 발전으로 저항, 콘덴서, 코일, 다이오드, 트랜지스터 및 IC회로 등의 전자부품이 초소형화, 집적화되어 감에 따라 마더보드 또는 메인보드라고 일컬어지는 하나의 기판상에 해당 전자제품을 작동시킬 수 있는 각 전자부품을 버스구조로 연결하여 해당 전자제품에 내장함으로써 사용하고 있다.
전자부품 및 보드제작의 기술이 발전함에 따라 해당 전자제품 또한 갈수록 소형화 및 집적화되어 가고 있고, 전자제품의 소형화 및 집적화추세에 따라 메인보드상의 부품구조도 갈수록 복잡하게 구성되어 사용시 보드상에 쇼트 및 에러가 발생하는 경우 일반 측정기기나 테스트기로는 어느 부위에서 고장이 발생했는지를 검출하기가 불가능하여 작업현장에서 많은 애로사항이 있다.
이러한 보드상의 에러검출을 하기 위해 외국의 ATE 또는 BTS라는 Combinational Board Test System이나 국산 In_Circuit Tester 또는 MDA라는 보드 테스트 시스템을 공급하여, 에러가 발생한 보드를 검사하여 수리할 수 있도록 하고 있다. 하지만 기존의 국내외 회사에서 개발한 보드 테스트 시스템은 아래와 같은 문제점이 있다.
첫째, 주제어장치가 테스트 헤드(Testhead)의 외부에 실장되게 구성되어 있어 테스트 헤드 및 시스템 카드는 자체의 별도 프로세스로 나뉘어지게 되고, LAN이나 다른 통신 프로토콜을 사용하여 통신이 이루어지기 때문에 상호 인터페이스가 복잡해지고, 시스템의 수행속도도 떨어지게 되고, 테스트 헤드부분에 별도의 제어장치가 요구되어 시스템의 가격단가가 상승되며 시스템의 프로그램도 복잡해지고, 사용자 인터페이스 및 특수 계측기가 통합되어 작동되기가 어렵다는 문제점이 있다.
둘째, 기존의 보드 테스트 시스템의 Fixture 크기는 너무 두껍고 크기 때문에 관리 및 보관이 용이하지 않고, 이로 인해 Fixture의 제작비용이 상승하게 되고, 또한 Fixture작업이 수작업에 의존하는 Wrapping Wire방식을 사용하고 있어 수작업으로 인한 실수의 우려가 있고, 프로그램 디버깅시 Fixture의 수정작업이 빈번하게 되고, Fixture 수정작업에는 기본적으로 Fixture를 분해해야 하기 때문에 시간적인 손실이 크게 되고, Mux(Multiplex)방식의 릴레이 매트릭스(Relay Matrix)구조를 사용시에는 프로그램을 일부만 수정하여도 Fixture를 수정해야 하는 불편함이 있고, Wrapping Wire방식으로 인한 신호 잡음의 발생으로 인해 기능 테스트(Functional Test)의 안정성이 떨어진다는 문제점이 있다.
세째, 기존의 계측카드 즉, HPIO(Hybrid Pattern Input/Output) 마스터카드, DMM(Digital Multimeter)카드, AWG(Arbitrary Waveform Generator)카드, 스코프(Scope)카드, DIO(Digital Input/Output)카드, 사용자 인터페이스카드 등의 계측카드를 별도로 PC back plane에 슬롯방식으로 체결하도록 하여 각 카드마다 별도의 프로세스를 가지게 되어 상호 인터페이스가 복잡해지게 되고, 시스템의 전체속도가 저하되는 문제점이 있다.
네째, 기존의 국산 In-Circuit 테스트 시스템은 CAD file을 이용하지 않고, 대부분의 작업이 수작업에 의해 이루어지기 때문에 작업시간이 많이 소요되고, 작업자의 실수도 우려되며, 그래픽 사용자 인터페이스(Graphical User Interface)방식의 구성이 어려워 텍스트 에디터방식을 이용함으로 인해 사용자의 편의성을 고려하지 않아 사용시 많은 불편함을 초래하고 있다.
다섯째, 제품의 단납기 추세로 인해 장비 검토/납기,프로그램 및 Fixture준비 기간등이 점점 짧아짐에 따라 수입 제품으로는 대응하기가 어려워지고 있다.
본 발명은 상기의 종래 문제점을 해결하기 위해 안출한 것으로, 주제어장치를 테스트 헤드내부에 내장이 되게 하여 하나로 통합되게 구성함으로써, 보드 테스트 시스템상의 모든 계측에 필요한 제어를 슬롯 PC카드가 PC back boarde을 통해 PCI bus를 이용하여 시험대상보드에 대한 테스트를 고속으로 직접 제어할 수 있도록 하고, Fixture부를 Wireless Fixture방식을 이용하여 수작업에 의한 실수 및 신호잡음에 대한 오류를 방지할 수 있어 기능테스트시 안전성을 향상시키고, 하나의 HPIO 마스터카드에 기존의 다양한 계측카드를 하나의 카드로 통합함으로써, 상호 인터페이스가 단순해져 가격단가를 인하시킬 수 있고, 시스템의 수행속도를 향상시켜 작업에 소요되는 시간적 손실을 줄이도록 하여 업무효율을 향상시키도록 하는데 목적이 있다.
상기의 목적을 달성하기 위하여 시험대상보드를 고정하여 어댑터와 연결하는 프로브 플레이트와 상기 프로브 플레이트에 고정된 시험대상보드를 테스트헤드부와 Wireless Fixture방식으로 연결하는 어댑터로 이루어지는 Fixture부; 상기 어댑터의 결합부와 Wireless Fixture방식으로 연결하는 테스트헤드 핀과 HPIO 마스터카드의 채널을 확장시키는 HPIO 슬레이브카드 및 상기 테스트헤드 핀을 스위칭하는 스위치/매트릭스카드로 이루어지는 테스트헤드부; PC Back Board 슬롯에 실장하고,시스템 인터페이스 보드를 통해 테스트헤드부와 연결하여 Fixture부에 고정된 시험대상보드에 대한 다양한 계측작업을 수행하는 HPIO 마스터카드와 사용자의 임의로 작업수행에 필요한 인터페이스 및 해당 모듈을 별도로 제작하는 사용자 인터페이스카드로 이루어지는 계측카드부; PC 슬롯카드를 이용하여 Fixture부에 고정된 시험대상보드에 대한 다양한 계측작업을 제어하도록 하는 주제어장치와 플로피디스크 드라이버, CD-ROM 드라이버 및 하드 디스크로 이루어지는 제어부; 상기 계측카드부와 주제어장치를 시스템 인터페이스 보드를 통해 테스트헤드부와 연결하는 PC Back Board와 시스템의 다양한 신호를 상호 인터페이스하는 시스템 인터페이스 보드와 상기 시스템 인터페이스 보드를 통하지 않는 신호를 시험대상보드와 연결시키도록 하는 Common Interface Board로 이루어지는 인터페이스부; 모니터 및 프린터로 구성되는 출력부와 키보드 및 마우스로 구성되는 입력부로 이루어지는 주변장치부; 시험대상보드에 전원을 공급하는 UUT 전원부와 시험대상보드를 제외한 전원을 필요로 하는 장치에 전원을 공급하는 시스템 전원부로 이루어짐을 특징으로 하는 전자회로 보드 테스트 시스템을 구현하도록 한 것이다.
도1은 본 발명의 일실시례에 의해 구성된 전체 블록도
도2는 본 발명의 일실시례에 의해 구성된 내부 분해 구성도
도3은 본 발명에 적용되는 보드 테스트 시스템의 필요공정에 대한 흐름도
도4는 본 발명에 적용되는 보드 테스트 시스템의 외형 사시도
도5는 본 발명에 적용되는 시험대상보드에 대한 방전 및 short/open 테스트의 과정을 도시한 흐름도
도6는 본 발명에 적용되는 시험대상보드에 대한 비전원 In-Circuit 테스트의 과정을 도시한 흐름도
도7는 본 발명에 적용되는 시험대상보드에 대한 전원 In-Circuit 테스트의 과정을 도시한 흐름도
도8는 본 발명에 적용되는 시험대상보드에 대한 기능 테스트의 과정을 도시한 흐름도
도9는 본 발명에 적용되는 시험대상보드에 대한 방전테스트 및 결과 보고과정을 도시한 흐름도
*도면의 주요부분에 대한 부호설명*
1. 본체2. 시험대상보드
10. Fixture부20. 테스트헤드부
30. 계측카드부40. 제어부
50. 인터페이스부60. 전원부
70. 주변장치부
본 발명은 전자제품을 작동시키기 위한 부품을 실장하고 있는 다양한 보드상에 고장이나 쇼트와 같은 에러가 발생한 경우에, 결함이 발생한 보드에 해당하는 Fixture부(10)를 테스트 헤드부(20)와 연결되도록 실장하고, 상기 Fixture부(10)에 시험대상보드(UUT; Unit Under Test)(2)를 탑재한 후, 시스템 전원을 작동시켜 시험대상보드(2)에 대한 부품단위의 검사인 In-Circuit 테스트와 보드 전체단위의 검사인 기능 테스트를 실시하도록 한다.
부품단위의 검사인 In-Circuit 테스트는 Fixture부(10)에 전원이 인가되지 않은 상태에서의 검사인 비전원 In-Circuit 테스트와 전원이 인가된 상태에서의 검사인 전원 In-Circuit 테스트로 나누어 검사를 실시하도록 한다. 상기 비전원 In-Circuit 테스트를 실시하는 경우에는 시험대상보드(2)상의 형성된 테스트할 핀에 대한 쇼트여부를 검사하기 위한 short/open 테스트를 수행하기 위해 시험대상보드(2)의 충전된 콘덴서를 방전한 후, 비전원 테스트를 수행하여 각 테스트 핀에 대하여 short/open 테스트를 수행한다.
각 테스트 핀에 대한 short/open 테스트를 수행한 후에는 시험대상보드(2)상의 저항, 콘덴서, 코일, 다이오드 및 트랜지스터 등에 대해서도 비전원 In-Circuit 테스트를 수행한다. 상기의 비전원 In-Circuit 테스트를 수행한 후에는 Fixture부(10)에 전원을 인가하여 전원공급 이상유무를 체크한 후, 시험대상보드(2)상의 부품에 대해 전원이 인가된 전원 In-Circuit 테스트를 수행하여 각 부품마다의 결함여부를 해당 계측카드를 통해 검사하여 사용자가 결함여부를 모니터(71)를 통해 인식할 수 있도록 한다.
상기와 같이 In-Circuit 테스트의 수행이 완료가 되면, 시험대상보드(2)에 대한 기능 테스트를 실시하되, 상기 시험대상보드(2)에 대해 소정의 블록을 지정하여 그에 대한 기능 결함여부를 테스트하도록 하고, 상기 블록 기능 테스트후에는 시험대상보드(2) 전체에 대한 기능 테스트를 수행하여 상기 시험대상보드(2)가 소정의 기능을 제대로 수행하는 지에 대한 결함여부를 해당 계측카드를 통해 검사하여 사용자가 결함여부를 모니터(71)를 통해 인식할 수 있도록 한다.
이와 같이 In-Circuit 테스트 및 기능 테스트의 수행이 완료되면, Fixture부(10)에 전원 공급을 차단하여 비전원상태로 시험대상보드(2)에 대한 방전테스트를 수행하여 시험대상보드(2)에 대한 테스트 결과를 저장하고, 결함발생시에는 결함 데이터베이스에 결함발생에 대해 분류별로 저장하여 그래픽 사용자 인터페이스환경이 구축된 모니터(71)를 통해 결함이 발생한 원인을 용이하게 인식할 수 있도록 함으로써, 시험결과에 따른 조속한 조치를 취하여 시험대상보드(2)에 대한 결함원인을 제거할 수 있도록 한다.
상기와 같이 본 발명은 시험대상보드(2)상에 발생한 결함 및 부품상의 불량으로 인한 보드의 장애를 제거할 수 있도록 함에 있어서, 기존의 보드 테스트 시스템이 가지고 있는 많은 한계를 극복할 수 있도록 한다. 즉, 주제어장치(41)를 테스트 헤드내부에 실장하여 하나로 통합되게 구성하고, 다양한 계측카드를 하나의 계측카드로 통합하여 HPIO 마스터, 오실로스코프, AWG 및 DMM기능을 수행할 수 있도록 함으로써, 상호 인터페이스 및 응용 프로그램이 단순해져, 시험대상보드(2)에 대한 결함을 검사하도록 하는 모든 소프트웨어를 일괄적으로 관리할 수 있고, 각종 계측카드와 스위치 매트릭스를 제어하여 측정하고자 하는 시험부품과 계측카드를 연결시켜 주고, 필요한 측정을 수행하여 해당 데이터값을 모니터를 통해 디스플레이 되도록 하는 일련의 작업공정을 PC 확장버스를 이용하여 고속으로 제어할 수 있도록 함으로써, 시스템의 수행속도를 향상시켜 작업에 소요되는 시간적 손실을 줄일 수 있고, 본 발명에 의한 시스템의 부피가 적어 공간적인 손실을 줄일 수 있어업무효율을 향상시킬 수 있고, 결함이 발생한 시험대상보드(2)의 원인을 조속히 검사하여 조치를 취할 수 있도록 한다.
특히, Fixture부(10)의 프로브 플레이트부(11)와 테스트 헤드부(20)를 연결하기 위한 어댑터부(13)는 Wireless Fixture방식을 사용하여 기존의 Wrapping Wire방식으로 인해 발생하는 사용자의 수작업에 의한 실수를 방지할 수 있고, 신호잡음으로 인한 오류를 방지할 수 있어 기능 테스트시 안정성을 향상시킬 수 있다. 또한 캐드파일을 이용하여 필요한 모든 데이터를 자동으로 생성할 수 있도록 하며, 모니터(71)상에 디스플레이 되는 화면은 기존의 텍스트 에디터방식이 아닌 그래픽 사용자 인터페이스환경을 구축하여 테스트결과를 인식할 수 있도록 하여 사용자의 편의성을 향상시키도록 한다.
본 발명에 의한 보드 테스트 시스템을 이용하여 시험대상보드(2)에 대한 테스트를 실시하는 과정을 살펴보면, 도3에 도시된 바와 같이 개발실에서 특정 전자제품에 사용되는 보드를 개발하면 자삽 및 수삽과정을 거친 후, 납땜공정을 거치고, 해당 시험대상보드를 대량으로 발생할 수 있는 불량을 방지하기 위해 본 발명에 의한 보드 테스트 시스템을 이용하여 In-Circuit 테스트 및 기능 테스트를 실시하여 이상 유무여부에 따라 결함 및 불량이 발생하지 않은 보드를 현장에 적용될 수 있도록 하고, 기능테스트 및 수리센타, 수입검사 공정 등에도 시험 대상보드를 본 발명에 의한 시스템을 이용하여 테스트하도록 한다.
이와 같이 본 발명에 의한 보드 테스트 시스템을 이용함으로써, 자삽, 수삽, ICT(In-Circuit Test), FCT(Functional Test)의 전공정을 통합 관리할 수 있어 공정 균형(Line Balancing), 최적화 프로그램, 작업지도서 발행자동화 및 공정이상처리시스템을 도입하여 보드 관련 전공정에 통계적 품질관리 시스템을 적용하여 테스트에 필요한 모든 데이터를 공유하고, 상호 피드백(Feed Back)할 수 있는 환경을 구축하여 부서간의 업무흐름을 원활하게 할 뿐만 아니라 업무효율을 향상시킬 수 있도록 한다.
이하, 도면을 참조하여 본 발명에 의해 구성된 전자회로 보드 테스트 시스템에 대한 일실시례를 상세히 설명한다.
도1은 본 발명의 일실시례에 의해 구성된 전체 블록도이고, 도2는 본 발명의 일실시례에 의해 구성된 내부 분해 구성도이고, 도3은 본 발명에 적용되는 보드 테스트 시스템의 필요공정에 대한 흐름도이고, 도4는 본 발명에 적용되는 보드 테스트 시스템의 외형 사시도이고, 도5는 본 발명에 적용되는 시험대상보드(2)에 대한 방전 및 short/open 테스트의 과정을 도시한 흐름도이고, 도6는 본 발명에 적용되는 시험대상보드(2)에 대한 비전원 In-Circuit 테스트의 과정을 도시한 흐름도이고, 도7는 본 발명에 적용되는 시험대상보드(2)에 대한 전원 In-Circuit 테스트의 과정을 도시한 흐름도이고, 도8는 본 발명에 적용되는 시험대상보드(2)에 대한 기능 테스트의 과정을 도시한 흐름도이고, 도9는 본 발명에 적용되는 시험대상보드(2)에 대한 방전테스트 및 결과 보고과정을 도시한 흐름도이고, 도면부호 11은 프로브 플레이트부, 12는 프로브 핀, 13은 어댑터부, 14는 보드 체결부, 15는 테스트헤드 체결부, 16은 결합부, 21은 테스트헤드 핀부, 22는 테스트헤드 카드부, 31은 HPIO 마스터카드, 32는 사용자 인터페이스카드, 41은 주제어장치부, 42는 플로피디스크 드라이버, 43은 CD-ROM 드라이버, 44는 하드디스크, 51은 PC Back Board, 52는 시스템 인터페이스 보드, 53은 Common Interface Board, 61은 UUT 전원부, 62는 시스템 전원부, 71은 모니터, 72는 프린터, 73은 키보드, 74는 마우스이다.
도1은 본 발명의 일실시례에 의해 구성된 전체 블록도이고, 도2는 본 발명의 일실시례에 의해 구성된 보드 테스트 시스템에 대한 내부 분해 구성도를 도시한 것이다.
도시된 바와 같이 Fixture부(10), 테스트헤드부(20), 계측카드부(30), 제어부(40), 인터페이스부(50), 전원부(60) 및 주변장치부(70)로 이루어지는데, 상기 Fixture부(10)는 프로브 플레이트부(11) 및 어댑터부(13)로 구성되고, 상기 테스트헤드부(20)는 테스트헤드 핀부(21) 및 테스트헤드 카드부(22)로 구성되고, 상기 계측카드부(30)는 HPIO 마스터카드(31) 및 사용자 인터페이스카드(32)로 구성되고, 상기 제어부(40)는 주제어장치부(41), 플로피 디스크 드라이버(42), CD-ROM 드라이버(43), 하드 디스크(44)로 구성되고, 상기 인터페이스부(50)는 PC Back Board(51), 시스템 인터페이스 보드(52) 및 Common Interface Board(53)로 구성되고, 상기 전원부(60)는 UUT 전원부(61) 및 시스템 전원부(62)로 구성되고, 상기 주변장치부(70)는 모니터(71), 프린터(72), 키보드(73) 및 마우스(74)로 구성한다.
상기 Fixture부(10)는 프로브 플레이트부(11) 및 어댑터부(13)로 구성하는데, 상기 프로브 플레이트부(11)는 시험대상보드(2)를 탑재하여 테스트를 실시할 수 있도록 하는 장치로, 시험대상보드(2)는 상기 프로브 플레이트부(11) 상면에 고정매체를 이용하여 고정하되, 주제어장치부(41)가 Common Interface Board(53)의 시스템 제어회로를 통해 공압/진공장치를 제어하여 시험대상보드(2)를 프로브 플레이트부(11)의 프로브 핀(12)과 결합되도록 하고, 하면에는 프로브 핀(12)을 형성하여 어댑터부(13)의 소정의 부위에 형성된 보드 체결부(14)와 연결되도록 함으로써, 시험대상보드(2)에 대한 결함 및 불량상태를 테스트할 수 있도록 한다. 상기 어댑터부(13)는 Wireless Fixture방식을 이용하여 Wrapping Wire방식으로 인해 수작업에 의한 오류의 발생을 방지하고, 신호잡음에 의한 오류에 의해 기능테스트시 성능 저하를 방지하도록 하되, 상기 어댑터부(13)의 상면 소정의 부위에는 상기 프로브 플레이트부(11)의 프로브 핀(12)과 결합되는 보드 체결부(14)를 형성하고, 하면 소정의 부위에는 테스트헤드 핀부(21)와 결합되는 테스트헤드 결합부(15)를 형성하여 상기 테스트헤드부(20)와 상기 프로브 플레이트부(11)에 고정된 시험대상보드(2)가 연결이 되도록 한다.
상기 테스트헤드부(20)는 테스트헤드 핀부(21)과 테스트헤드 카드부(22)로 이루어지는데, 상기 테스트헤드 핀부(21)는 테스트헤드 상면에 일정한 간격으로 무수히 돌출되게 형성하여 상기 Fixture부(10)의 어댑터부(13) 하면에 형성된 테스트헤드 체결부(15)와 연결하되, 상기 테스트헤드 체결부(15)는 솔더 패드(solder pad)와 같은 결합부(16)를 형성하여 테스트헤드 핀부(21)의 상면과 결합이 되도록 하여 Fixture부(10)와 테스트헤드부(20)가 기존의 와이어를 사용하지 않고 시험대상보드(2)와 직접 연결할 수 있기 때문에 신호잡음 문제를 해결하고, 자동으로 어댑터부(13)에 대한 캐드파일을 출력할 수 있도록 한다. 상기 테스트헤드카드부(22)는 HPIO 마스터카드(31)의 32채널을 256채널로 확장하도록 하는 HPIO 슬레이브카드 1, 2와 상기 테스트헤드 핀부(21)를 스위칭시키는 역활을 하는 스위치/매트릭스카드 1내지 6으로 구성하여 계측카드의 자원을 측정하고자 하는 위치에 적절하게 연결시키고 외부 자원들도 8개의 외부 포트를 통해서 필요한 곳에 연결시키며, 채널 수도 카드당 256개로 하여 집적도를 높이며 또한 유연성있는 매트릭스구조로 되어 있어 32개의 자원을 2048개로 동시에 연결할 수도 있다. 이처럼 상기 테스트헤드부에는 테스트헤드카드를 최대 8매까지 실장할 수 있도록 하고, 시스템의 우측면을 통해 실장 및 탈장할 수 있도록 하고, 또한 우측면은 문을 별도로 사용하지 않고 상기 테스트헤드 카드부(22)에 보강재 등을 부착하여 고정되게 구성한다.
상기 계측카드부(30)는 HPIO 마스터카드(31) 및 사용자 인터페이스카드(32)로 이루어지는데, PC Back Board(51)의 슬롯에 직접 실장을 하고, 시스템 인터페이스 보드(52)를 통해 테스트헤드부(20)와 연결이 되어 Fixture부(10)에 고정된 시험대상보드(2)에 대한 다양한 계측작업을 수행하도록 한다. 상기 HPIO 마스터카드(31)는 기존의 공급되는 아날로그 자원이 1개여서 동시에 다른 신호를 여러 개 공급을 하는 경우에는 외부 자원을 별도로 구성을 하고, 측정도 한번에 1개씩만 함으로 인해 효율이 저하되는 문제점을 해결하기 위해 본 발명에 의한 HPIO 마스터카드(31)는 하나의 카드에 AWG 3개 채널, 스코프 3개 채널을 갖추도록 하여 동시에 3개의 자원에 대한 측정과 규격도 4배 이상의 성능을 가질 수 있고, DMM기능도 가질 수 있도록 한다. 또한 디지털 In-Circuit 테스트 및 기능 테스트용으로 사용되고, 릴레이를 연결하지 않고 직접 시험하고자 하는 위치에 접촉시킴으로써,신호잡음문제를 감소시켜 50㎒정도의 고주파 패턴도 테스트가 가능하고, 보드당 256채널의 양방향 패턴 입/출력채널을 집적시켜 저가의 패턴 입/출력카드를 만들 수 있도록 구성하고, -12 ∼ +12 레벌의 패턴도 생성할 수 있다. 상기 사용자 인터페이스카드(32)는 사용자가 본 발명에 의한 보드 테스트 시스템을 사용시, 작업을 수행함에 있어 필요한 인터페이스 및 해당 모듈을 별도로 제작하여 사용할 수 있도록 한다.
상기 제어부(40)는 주제어장치부(41), 플로피디스크 드라이버(42), CD-ROM 드라이버(43) 및 하드 디스크(44)로 이루어지는데, 상기 주제어장치부(41)는 PC 슬롯카드를 이용하되, PC Back Board(51)의 슬롯에 직접 실장을 하고, 시스템 인터페이스 보드(52)를 통해 테스트헤드부(20)와 연결이 되어 Fixture부(10)에 고정된 시험대상보드(2)에 대한 다양한 계측작업을 제어하도록 한다. 상기 플로피디스크 드라이버(42), CD-ROM 드라이버(43) 및 하드 디스크(44)는 테스트헤드부(20)의 내부공간을 이용하여 소정의 영역에 실장하여 사용한다.
상기 인터페이스부(50)는 PC Back Board(51), 시스템 인터페이스 보드(52), Common Interface Board(53)로 이루어지는데, 상기 PC Back Board(51)는 테스트헤드부(20)의 좌측면에 실장을 하여 HPIO 마스트카드(31), PC 슬롯카드(41) 및 사용자 인터페이스카드(32)를 슬롯방식으로 실장을 할 수 있도록 하고, 상기 카드류를 시스템 인터페이스 보드(52)와 연결하여 테스트헤드부(20)와 연결이 되도록 한다. 상기 시스템 인터페이스 보드(52)는 다양한 신호를 수신하여 테스트헤드 카드부(22), 계측카드, 전원 및 외부 자원을 상호 인터페이스 시켜주며, 커넥터는모두 공통 버스구조로 구성하고, 상기 PC Back Board(51)의 바로 윗부분에 실장되도록 한다. 상기 Common Interface Board(53)는 테스트헤드부(20)의 상부에 실장 및 탈장할 수 있도록 하여 테스트헤드부(20)에 직접 실장되지 않은 사용자 인터페이스 신호, 각종 계측카드, GP 릴레이, HPIO 마스터 64채널 및 전원 등과 같은 자원을 시험대상보드(2)와 직접 연결시키기 위해 시스템 인터페이스 보드(52)를 통하지 않고, 자원을 케이블 등으로 직접 연결시키도록 한다. 또한 스위치/매트릭스를 통하지 않고 직접 시험대상보드(2)에 공급하는 신호를 인터페이스하며, 쇼트 테스트를 고려하여 전원은 FET(Field effect transistor) 등을 이용하여 스위칭할 수 있도록 하며, 제어방법은 HPIO로부터 PC 확장 버스신호를 받아서 각종 제어작업을 수행한다.
상기 주변장치부(70)는 출력부 및 입력부로 이루어지는데, 상기 출력부는 모니터(71)와 프린터(72) 등으로 구성하여 본 발명에 의해 시험대상보드(2)를 측정한 결과를 모니터(71) 및 프린터(72)상으로 해당 결과를 출력할 수 있도록 하고, 상기 입력부는 키보드(73)와 마우스(74) 등으로 구성하여 본 발명에 의해 시험대상보드(2) 측정시 해당 명령어 및 데이터를 입력하도록 한다.
상기 전원부(60)는 UUT 전원부(61) 및 시스템 전원부(62)로 이루어지는데, 상기 UUT 전원부(61)는 프로그램이 가능한 전원을 사용하여 기본적으로 4 채널로 구성하되, 최대 8 채널까지 확장 가능하도록 하고, 시스템 인터페이스 보드(52)를 통하지 않고, 케이블 등을 이용하여 시험대상보드(2)와 직접 연결되도록 한다. 상기 시스템 전원부(62)는 대용량 고정 전원공급장치를 사용하여 시험대상보드(2)를제외한 전원을 필요로 하는 보드 및 장치에 공급하고, Common Interface Board(53) 및 PC Back Board(51) 등은 직접 연결하고, 테스트헤드 카드부(22)에는 시스템 인터페이스 보드(52)를 통해서 공급한다.
아래에서는 본 발명에 의한 보드 테스트 시스템상에서 시험대상보드(2)를 테스트하는 과정을 도면을 중심으로 상세히 설명한다.
도5는 본 발명에 적용되는 시험대상보드(2)에 대한 방전 및 short/open 테스트의 과정을 도시한 흐름도이다.
시험대상보드(2)에 해당하는 Fixture부(10)를 테스트헤드부(20)에 고정하되(100), 주제어장치부(41)가 Common Interface Board(53)의 시스템 제어회로를 통해 공압/DC 모터 등을 제어하여 Fixture부(10)를 테스트헤드의 핀부(21)와 접촉하도록 고정하고, 상기 Fixture부(10)가 정상적으로 고정이 되었는지 시스템 제어회로의 상태를 읽어서 확인한다(105). 만일 상기 Fixture부(10)가 정상적으로 고정이 되지 않으면, 주제어장치부(41)가 출력부를 통해 고정실패 및 재시도하라는 메세지를 출력하고, 상기 Fixture부(10)가 정상적으로 고정되면 시험대상보드(2)를 프로브 플레이트부(11)상에 고정을 하도록 하는데(110), Common Interface Board(53)의 시스템 제어회로를 통해서 공압/진공장치를 제어하여 시험대상보드(2)를 Fixture부(10)의 프로브 핀(12)과 결합되게 한다(115).
시험대상보드(2)가 Fixture부(10)에 고정이 되면, 시험대상보드(2)에 대한 방전 테스트를 실시하게 되는데(120), 시험대상보드(2)의 각 노드에 대한 충전 전압을 측정하기 위해 스위치/매트릭스카드를 제어하여 측정하고자 하는 노드의 릴레이를 연결하고, Common Interface Board(53)를 제어하여 DMM을 연결하고, DC전압 측정모드로 설정한 후 해당 노드의 충전 전압을 측정하여(125) 시험대상보드(2)의 각 노드에 대한 방전 필요성여부를 방전파일을 읽어 기준 전압이상으로 충전되어 있는지를 확인한다. 만일 시험대상보드(2)에 대한 방전 필요성이 인정되면 스위치/매트릭스카드 내에 있는 방전용 저항을 연결하여 계속 방전을 시키면서 DMM을 연결하여 전압을 측정함으로써, 기준 전압 이하로 내려갈 때까지 실행하여 시험대상보드(2)의 전 노드에 대한 방전이 완료되었는지를 확인한다(130). 방전이 되지 않은 경우에는 다시 상기와 같은 과정을 반복하여 계속적으로 기준 전압이하로 방전을 하고, 방전이 완료된 경우에는 방전 테스트를 종료하여 다음 단계인 시험대상보드(2)의 각 노드에 대한 short/open 테스트를 실시하게 된다(140). 만일 방전 테스트시 에러가 발생하게 되면 에러 메시지를 출력부를 통해 출력하여 결과 보고단계로 진입하도록 한다. 상기 결과 보고단계에서 이루어지는 프로세스과정은 도9에서 상세히 설명한다.
상기와 같이 시험대상보드(2)에 대한 방전 테스트가 완료되면, 전 노드에 대해 short/open 여부를 테스트하기 위해 시험대상보드(2)에 연결된 스위치/매트릭스카드의 모든 릴레이를 연결시켜(145) 전 노드를 쇼트시키도록 하고, Common Interface Board(53)의 12×32 스위치/매트릭스를 HPIO 마스터카드(31)의 DMM에 연결시키고(150), 상기 DMM을 저항모드로 설정한 후(155), 상기 스위치/매트릭스 상호간 short/open 테스트를 실시하는데(160), 주제어장치부(41)에서 short 파일을 읽어 스위치/매트릭스와 연결된 전 노드들과 1개씩 연결하면서 DMM으로 저항값을측정하면서 모든 릴레이를 연결하여 기준 저항값 이상이면 정상이고, 기준 저항값 이하이면 쇼트된 것으로 인식하여 해당 데이터를 저장한다.
스위치/매트릭스와 HPIO 상호간 쇼트여부에 대한 테스트를 실시하기 위해 GND를 제외한 스위치/매트릭스에 모든 릴레이를 연결하고(165), Common Interface Board(53)의 12×32 스위치/매트릭스를 HPIO 마스터카드(31)의 AWG에 연결하여(170) 약 0.2V를 생성하고, HPIO의 GND 릴레이를 연결하여 전 채널의 수신 전압기준을 0.1V로 설정한 후, 그에 대한 측정된 값이 0이면 정상 상태이고, 1이면 쇼트된 상태로 인식하여 해당 데이터를 저장하고(175), 스위치/매트릭스의 릴레이를 모두 연결하여 HPIO에 대한 쇼트 테스트를 하되(180), HPIO의 한 채널을 0.2V로 조정하고 나머지 채널을 읽어들여 short/open 테스트를 전 채널에 대해서 반복하여 테스트한다(185). 상기의 테스트가 완료되면 시험대상보드(2)의 각 노드에 대한 short/open 테스트를 종료하고, 테스트상에 에러가 발생하면 실패 메시지를 출력부를 통해 출력하고(190), 테스트를 중단한다(195).
도6는 본 발명에 적용되는 시험대상보드(2)에 대한 비전원 In-Circuit 테스트의 과정을 도시한 흐름도이다.
도5에 도시된 바와 같이 시험대상보드(2)에 대한 방전 테스트가 완료된 후, 상기 시험대상보드(2)의 각 부품단위의 In-Circuit 테스트를 비전원상태로 실시한다. 먼저 저항 테스트를 실시하는데, HPIO 마스터카드(31)의 DMM을 저항모드로 설정하고(200), 시험하고자 하는 저항 양단을 DMM의 하이(Hi) 및 로우(Low)단자에 접속되도록 주제어장치부(41)가 스위치/매트릭스와 Common Interface Board(53)의 12×32 스위치/매트릭스를 제어하도록 하고, 가딩(Guarding)이 필요한 노드들의 스위치/매트릭스의 릴레이를 모두 연결하여 DMM의 가드(Guard)단자로 접속시킨 후, 저항값을 측정하도록 한다(210).
저항 테스트가 완료되면, 상기 저항 테스트와 같은 방식으로 콘덴서와 인덕터를 테스트하고(220), HPIO 마스터카드(31)의 DMM을 다이오드 측정모드로 설정한 후에(230) 시험대상보드(2)의 다이오드를 저항 테스트와 유사한 방식으로 측정한다(240). 시험대상보드(2)의 트랜지스터를 테스트하기 위해서는 DMM을 트랜지스터 측정모드로 설정한 후(250), 상기 트랜지스터의 3개의 전극 즉, 이미터와 베이스(EB)간, 베이스와 컬렉터(BC)간 시험을 반복하여 트랜지스터 테스트를 수행한다(260).
또한, 디지털 IC의 경우 내부의 기생 다이오드 및 저항성분을 이용하여 각 핀의 연결 및 특성 불량을 측정하기 위해 HPIO를 동작시켜 하나의 핀에 일정 전압을 인가한 후, 나머지 핀에 대한 응답전압을 점검하고, 상기의 방법으로 시험대상보드(2)에 형성된 핀을 모두 테스트하여 IC 특성에 대한 테스트를 수행하도록 한다(270). 상기와 같이 비전원상태로 시험대상보드에 대한 부품단위의 In-Circuit 테스트에 에러가 발생하면 출력부를 통해 실패 메시지를 출력하고(290), 테스트를 중단하며(295), 이상없이 성공적으로 수행되면(280) 시험대상보드(2)에 대한 비전원상태의 In-Circuit 테스트를 완료하게 된다.
도7는 본 발명에 적용되는 시험대상보드(2)에 대한 전원 In-Circuit 테스트의 과정을 도시한 흐름도이다.
도6에 도시된 바와 같이 시험대상보드(2)에 대한 비전원 In-Circuit 테스트가 완료된 후, 상기 시험대상보드에 전원을 인가한 상태의 In-Circuit 테스트를 실시한다. 시험대상보드(2)에 필요한 전원을 공급하기 위해 전원 스위치를 연결함으로써(300), 해당 채널에 대한 릴레이를 연결하여 설정된 전원을 주제어장치부(41)가 RS232C 또는 범용 인터페이스 버스(GPIB; General Purpose Interface Bus) 케이블을 통해 시험대상보드(2) 전원 공급장치를 제어하여 상기 시험대상보드(2)에 필요한 전원을 공급하되(310), 전원 공급상태를 측정하기 위해 상기 시험대상보드(2)의 각 채널별로 RS232C 또는 GPIB 명령어를 사용하여 공급된 전압과 전류치를 측정하도록 한다(320).
상기와 같이 시험대상보드(2)에 전원 공급상태를 확인하여(330) 에러가 발생하면 실패 메시지를 출력부를 통해 출력하여(335) 테스트를 중단하게 되고(340), 성공적으로 전원이 공급되면, 시험대상보드(2)에 전원이 공급된 상태에서 해당 부품별로 In-Circuit 테스트를 수행하도록 한다. 전원이 인가된 In-Circuit 테스트는 상기 시험대상보드(2)의 디지털 부품, 아날로그 부품 및 디지털과 아날로그가 혼합된 부품에 대한 In-Circuit 테스트를 수행하는데, 상기 디지털 부품에 대한 테스트는 주제어장치가 프로그램되어 있는 데이터를 HPIO를 사용하여 시험하고자 하는 부품에 신호를 조정하여 출력신호를 받아서 시험대상보드(2)상의 디지털 부품의 정상여부를 확인한다(350).
상기 아날로그 부품에 대한 테스트는 시험하고자 하는 부품의 핀이 연결된 스위치/매트릭스카드의 해당 릴레이를 연결하고, Common Interface Board(53)의 12×32 스위치/매트릭스를 제어하여 AWG, DMM, SCOPE 등으로 신호를 연결한 후, 상기 AWG를 동작시켜 필요한 신호를 공급하고, 상기 DMM, SCOPE를 이용하여 시험하고자 하는 핀을 측정하여 시험대상보드(2)상의 아날로그 부품의 정상여부를 확인한다(360).
A/D, D/A 컨버터 등과 같은 상기 디지털과 아날로그가 혼합된 부품에 대한 테스트는 상기 디지털 부품에 대한 테스트와 아날로그 부품에 대한 테스트를 혼합하여 테스트를 수행하여 해당 부품에 정상여부를 확인한다(370). 상기의 전원이 인가된 시험대상보드(2)에 대한 테스트의 성공여부를 확인하여(380) 에러가 발생하게 되면 실패 메시지를 출력부를 통해 출력하여(390) 테스트를 중단하도록 하고(395), 성공적으로 수행이 되면 시험대상보드(2)에 대한 전원상태의 In-Circuit 테스트를 완료하게 된다.
도8는 본 발명에 적용되는 시험대상보드(2)에 대한 기능 테스트의 과정을 도시한 흐름도이다.
도6,7에 도시된 바와 같이 시험대상보드(2)상의 In-Circuit 테스트가 완료된 후, 상기 시험대상보드(2)의 기능테스트를 수행하게 된다. 기능테스트는 시험대상보드(2)에 대한 일정한 기능을 수행할 수 있는 지에 대한 여부를 테스트하는 작업으로써, 시험대상보드(2)의 소정의 영역을 할당하여 할당된 부분에 대해 테스트를 수행하는 블록 기능테스트와 전체 보드에 대해 테스트를 수행하는 전체 기능테스트로 분류하여 기능테스트를 수행하도록 한다.
먼저, 블록 기능테스트를 수행하기 위해서는 시험대상보드(2)상의 블록으로지정된 영역에 연결된 스위치/매트릭스의 릴레이를 연결하여(400) 테스트할 핀과 접촉되도록 하고, Common Interface Board(53)의 12×32 스위치/매트릭스를 제어하여 HPIO 마스터카드(31)의 DMM, AWG를 연결한 후(410), 상기 DMM, AWG를 테스트 수행하기 위한 모드로 설정하고, HPIO 마스타카드(31)의 메모리에 시험데이터를 로딩하여 디지털 테스트를 수행할 수 있는 환경으로 설정한다(420). 이후, 주제어장치부(41)에서 DMM, AWG, HPIO를 동작시켜 테스트를 수행한 후(430), 테스트결과를 PC 확장 버스를 통해서 읽어 들여 해당 결과를 분석하여(440), 시험대상보드(2)상의 다른 블록에 대한 기능테스트를 실시할 필요성이 있는 지를 판단한다(450).
다른 블록에 대한 기능테스트를 실시할 필요가 있을 시에는 출력부를 통해 다른 블록에 대한 기능테스트를 실시하도록 해당 메시지를 출력하고(455), 다른 블록에 대한 기능테스트를 실시할 필요성이 없을 때에는 해당 블록에 대한 기능테스트에 대한 결과를 출력부를 통해 출력하고(460), 시험대상보드(2)에 대한 블록 기능테스트 작업을 완료하게 된다. 상기와 같이 시험대상보드(2)상에 할당된 블록에 대한 기능테스트가 완료되면 전체 보드에 대한 기능테스트를 수행하게 되는데, 상기 전체 보드에 대한 기능테스트는 블록 기능테스트와 동일한 프로세스로 수행되어 시험대상보드에 대한 기능테스트를 완료하게 된다.
도9는 본 발명에 적용되는 시험대상보드(2)에 대한 방전테스트 및 결과 보고과정을 도시한 흐름도이다.
상기와 같이 시험대상보드(2)에 대한 In-Circuit 테스트 및 기능테스트를 수행하게 되면, 상기 시험대상보드(2)에 전원공급을 중단하고(500), CommonInterface Board(53)의 전원 스위칭 릴레이를 연결하여(510) 도5에 도시된 바와 같은 방전테스트를 수행하여 시험대상보드(2)상의 충전된 전원을 방전한다(520). 상기 시험대상보드(2)의 전원이 방전되면, 테스트에 대한 결과를 종합적으로 분석한 후(530), 테스트별로 분류한 테스트 결과를 출력부를 통해 사용자가 인식할 수 있도록 출력한다(540).
특히, 해당 테스트작업을 수행시 결함이 발생한 부분에 대해서는 별도로 결함 데이터베이스에 저장한 후, 상기 데이터베이스를 읽어 들여(550) 결함분석 프로그램을 실행함으로써(560), 결함원인을 출력부를 통해 사용자가 인식할 수 있도록 출력한다(570). 결과수행 성공여부를 확인하여(580) 에러가 발생하게 되면, 실패메시지를 출력부를 통해 출력하고(585), 테스트를 중단하게 되고(590), 모든 결과가 성공적으로 수행되면, 주제어장치부(41)가 Common Interface Board(53)의 시스템 제어회로를 통해서 공압/진공장치를 동작시켜서 시험대상보드(2)를 탈장할 수 있도록 고정된 부위를 풀어서, 상기 시험대상보드(2)를 탈장하여(595) 모든 작업과정을 완료하게 된다.
이상과 같이 본 발명은 시스템을 제어하는 주제어장치부(41)를 시스템내에 실장하여 PC 확장 버스를 통해 해당 모듈을 제어하도록 하여 전체적인 수행속도를 향상시키도록 하고, Fixture부(10)를 Wireless Fixture방식을 사용하여 수작업에 의한 오류방지 및 신호잡음에 의한 오류방지를 할 수 있어 정확한 측정이 가능하고, 계측카드를 하나의 카드로 통합하여 테스트를 수행함으로써, 상호 인터페이스가 단순해져 수행속도를 향상시키도록 한 보드 테스트 시스템이다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시례 및 첨부된 도면에 한정되는 것이 아니다.
주제어장치를 시스템내에 실장하여 테스트헤드부와 PC Back Board를 통해 PC 확장 버스구조로 연결함으로써, 시험대상보드의 계측에 필요한 모든 제어를 고속으로 제어할 수 있도록 하고, Fixture부는 Wireless Fixture방식을 이용함으로써, 사용자의 수작업에 의한 오류를 미연에 방지할 수 있고, 신호잡음에 의한 오류를 방지할 수 있어 시험대상보드의 측정에 정확성을 기할 수 있고, 기능테스트 시 안정성을 향상시킬 수 있고, 하나의 HPIO 마스트카드에 AWG, DMM, SCOPE의 기능을 수행할 수 있도록 통합함으로써, 상호 인터페이스가 단순해져 시험대상보드상의 계측작업을 수행함에 있어 속도를 향상시킬 수 있도록 하고, 사용자의 작업수행은 그래픽 사용자 인터페이스환경을 구축하고, 캐드파일을 이용하여 자동적으로 작업이 수행되게 함으로써, 수작업에 의한 사용자의 실수를 방지할 수 있도록 하고, 사용자의 편의성을 향상시킬 수 있는 이점이 있다.

Claims (4)

  1. 보드 테스트 시스템을 구성함에 있어서,
    시험대상보드를 고정하여 어댑터와 연결하는 프로브 플레이트와 상기 프로브 프레이트에 고정된 시험대상보드를 테스트헤드부와 Wireless Fixture방식으로 연결하는 어댑터로 이루어지는Fixture부;상기 어댑터의 결합부와 Wireless Fixture방식으로 연결하는 테스트헤드 핀과 HPIO 마스터카드의 채널을 확장시키는 HPIO 슬레이브카드 및 상기 테스트헤드 핀을 스위칭하는 스위치/매트릭스카드로 이루어지는테스트헤드부;PC Back Board의 슬롯에 실장하고, 시스템 인터페이스 보드를 통해 테스트헤드부와 연결하여 Fixture부에 고정된 시험대상보드에 대한 다양한 계측작업을 수행하는 HPIO 마스터카드와 사용자의 임의로 작업수행에 필요한 인터페이스 및 해당 모듈을 별도로 제작하는 사용자 인터페이스카드로 이루어지는계측카드부;PC 슬롯카드를 이용하여 Fixture부에 고정된 시험대상보드에 대한 다양한 계측작업을 제어하도록 하는 주제어장치와 플로피디스크 드라이버, CD-ROM 드라이버 및 하드 디스크로 이루어지는제어부;상기 계측카드부와 주제어장치를 시스템 인터페이스 보드를 통해 테스트헤드부와 연결하는 PC Back Board와 시스템의 다양한 신호를 상호 인터페이스하는 시스템 인터페이스 보드와 상기 시스템 인터페이스 보드를 통하지 않는 신호를 시험대상보드와 연결시키도록 하는 Common Interface Board로 이루어지는인터페이스부;모니터 및 프린터로 구성되는 출력부와 키보드 및 마우스로 구성되는 입력부로 이루어지는주변장치부;시험대상보드에 전원을 공급하는UUT 전원부와 시험대상보드를 제외한 전원을 필요로 하는 장치에 전원을 공급하는 시스템 전원부로 이루어짐을 특징으로 하는 보드 테스트 시스템
  2. 제1항에 있어서,
    상기 주제어장치는 PC 슬롯카드를 이용하여 내장하되, PC Back Board에 형성된 슬롯에 직접 실장하여 시스템의 내부에서 PC 확장 버스를 통해 보드 테스트 시스템을 제어하도록 함을 특징으로 하는 보드 테스트 시스템
  3. 제1항에 있어서,
    상기 어댑터는 프로브 플레이트의 하부에 형성된 프로브 핀을 체결할 수 있도록 상기 어댑터의 상부 소정의 위치에 보드 체결부를 형성하고, 하부 표면 소정의 부위에는 테스트헤드 핀이 결합되는 테스트헤드 체결부를 형성하여 이루어짐을 특징으로 하는 보드 테스트 시스템
  4. 제1항에 있어서,
    상기 HPIO 마스트카드에 AWG회로, DMM회로, 스코프회로를 통합하여 시험대상보드에 필요한 계측작업을 하나의 카드로서 이루어지게 구성함을 특징으로 하는 보드 테스트 시스템
KR1020010002026A 2001-01-13 2001-01-13 보드 테스트 시스템 KR100729647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010002026A KR100729647B1 (ko) 2001-01-13 2001-01-13 보드 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010002026A KR100729647B1 (ko) 2001-01-13 2001-01-13 보드 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20020060893A true KR20020060893A (ko) 2002-07-19
KR100729647B1 KR100729647B1 (ko) 2007-06-18

Family

ID=27691638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002026A KR100729647B1 (ko) 2001-01-13 2001-01-13 보드 테스트 시스템

Country Status (1)

Country Link
KR (1) KR100729647B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094808A (ko) * 2002-06-07 2003-12-18 이종길 PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술
KR100483327B1 (ko) * 2001-06-29 2005-04-14 (주) 현대테크 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치
US7145489B2 (en) 2004-10-25 2006-12-05 Samsung Electronics Co., Ltd. Tester for a semiconductor device
KR100861788B1 (ko) * 2002-08-05 2008-10-08 주식회사 푸르던텍 통합 계측기
KR100920820B1 (ko) * 2007-10-23 2009-10-08 최승남 자동 검사기
CN105718345A (zh) * 2010-12-29 2016-06-29 唐建宁 一种转接板
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
KR20210016271A (ko) * 2019-08-01 2021-02-15 쳉 유에이 프리시젼 인더스트리 캄파니 리미티드 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913274B1 (ko) * 2016-11-18 2018-10-30 주식회사 에스디에이 프로브 카드의 전기적 특성 측정장치
US11953518B2 (en) * 2020-12-30 2024-04-09 Star Technologies, Inc. Switching matrix system and operating method thereof for semiconductor characteristic measurement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323108A (en) * 1992-01-23 1994-06-21 Hewlett-Packard Company Method for generating functional tests for printed circuit boards based on pattern matching of models
KR19990039674A (ko) * 1997-11-13 1999-06-05 윤종용 팩시밀리장치의 메인보드 테스트장치
KR100351060B1 (ko) * 1999-10-27 2002-09-10 한국수력원자력 주식회사 피씨 기반 입출력 카드의 고장진단 시스템 구조에서의 고장진단 시험신호 발생방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483327B1 (ko) * 2001-06-29 2005-04-14 (주) 현대테크 전자 부품 및 모듈의 신뢰성 테스트에 이용되는 리니어테스트 장치
KR20030094808A (ko) * 2002-06-07 2003-12-18 이종길 PC 기반 linear tester에서의 측정 및 릴레이 매트릭스보드 회로설계 기술
KR100861788B1 (ko) * 2002-08-05 2008-10-08 주식회사 푸르던텍 통합 계측기
US7145489B2 (en) 2004-10-25 2006-12-05 Samsung Electronics Co., Ltd. Tester for a semiconductor device
KR100920820B1 (ko) * 2007-10-23 2009-10-08 최승남 자동 검사기
CN105718345A (zh) * 2010-12-29 2016-06-29 唐建宁 一种转接板
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
KR20210016271A (ko) * 2019-08-01 2021-02-15 쳉 유에이 프리시젼 인더스트리 캄파니 리미티드 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법

Also Published As

Publication number Publication date
KR100729647B1 (ko) 2007-06-18

Similar Documents

Publication Publication Date Title
CN110268277B (zh) 用于印刷电路板的功能性测试器，以及相关的系统和方法
US7609081B2 (en) Testing system and method for testing an electronic device
US6567941B1 (en) Event based test system storing pin calibration data in non-volatile memory
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
US20090105983A1 (en) Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
KR100729647B1 (ko) 보드 테스트 시스템
WO2004063758A2 (en) Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US20030182601A1 (en) System and method for integrating hardware switching operations into test executive software
CN115932540A (zh) 一种多通道多功能的芯片测试机及测试方法
US7106081B2 (en) Parallel calibration system for a test device
US20040181731A1 (en) Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US7148676B2 (en) Ancillary equipment for testing semiconductor integrated circuit
US20050022086A1 (en) Method for generating tester controls
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
CN1797357A (zh) 主板功能测试板
TWI399550B (zh) 測試系統及方法
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
CN114441941A (zh) 一种线性稳压电源芯片的老化测试系统
JPH10150082A (ja) 半導体試験装置
US5020010A (en) Method for preparing and evaluating measurement specificatons for an electronic circuit
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
CN220040663U (zh) 测试装置及测试机箱
Grimm Automated testing
JP2002286800A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 13