KR20020060842A

KR20020060842A - 고효율 적응 직류/교류 컨버터

Info

Publication number: KR20020060842A
Application number: KR1020010001901A
Authority: KR
Inventors: 린영린
Original assignee: 오투 마이크로 인터내셔널 리미티드
Priority date: 2001-01-12
Filing date: 2001-01-12
Publication date: 2002-07-19

Abstract

전력 MOSFET와 관련된 스위칭 손실을 제거하는 고효율 0 전압 스위칭 기술을 이용한 CCFL 전력 컨버터 회로가 제공된다. 공진 탱크회로에서 기생 커패시턴스를 계산하는 것에 의해, 최적의 주파수 스위핑 기술이 CCFL 점등에 사용된다. 또한, 회로는 자동적(self-learning)이고, 주어진 부하와 함께 회로의 최적 동작주파수를 결정하는데 적합하다. 또, 램프가 개방된 상태의 경우 회로 구성요소가 보호되는 것을 보장하기 위해, 과전압 보호회로도 제공될 수 있다.

Description

고효율 적응 직류/교류 컨버터{HIGH EFFICIENCY ADAPTIVE DC/AC CONVERTER}

본 발명은 직류(DC)-교류(AC) 전력 변환회로에 관한 것이다. 특히, 본 발명은 0 전압(zero-voltage) 스위칭 기술을 이용하여 부하로 전송되는 전력을 조절하는 고효율 컨트롤러 회로를 제공한다.

일반적으로, 본 발명에 대한 유용성은 하나 또는 그 이상의 냉음극 형광램프(CCFL)를 구동하는 회로로서 발견되었지만, 본 발명은 고효율 및 정밀 전력제어가 요구되는 어느 부하에도 이용될 수 있는 것을 기술분야에서 숙련된 사람들은 인정할 것이다.

도 1은 종래의 CCFL 전력 공급시스템(10)을 나타낸다. 이 시스템은, 대략적으로 전원장치(12), CCFL 구동회로(16), 컨트롤러(14), 피드백 루프(18) 및 LCD 패널(20)과 결합된 하나 또는 그 이상의 램프(CCFL)를 포함한다. 전원장치(12)는, 직류(DC) 전압을 회로(16)로 공급하고, 트랜지스터(Q3)를 통해 컨트롤러(14)에 의해 제어된다. 회로(16)는 로이어(Royer) 회로와 같이 공지된 자기 공진회로이다. 본래, 회로(16)는 L1과 C1에 의해 설정된 공진주파수를 가지는 자기 발진형 D/A 컨버터이고, N1-N4는 트랜스포머 권선 및 권선의 수를 나타낸다. 동작시, 트랜지스터(Q1, Q2)는 교대로 도전하고, 권선(N1, N2)에 걸리는 입력전압을 각각 전환한다. 트랜지스터(Q1)가 도전되면, 입력전압은 권선(N1)에 걸리게 놓여진다. 대응하는 극성을 가지는 전압이 다른 권선에 걸리게 위치된다. N4에서의 유도전압은 트랜지스터(Q2)의 베이스를 플러스(+)로 하고, 트랜지스터(Q1)는 콜렉터와 에미터 사이의 매우 작은 전압강하에 따라 도전한다. 또한, N4에서의 유도전압은, TX1 철심(core)에서 자속이 포화상태에 도달할 때까지 트랜지스터(Q2)를 차단하고, 트랜지스터(Q1)를 도전한다.

포화상태에 따라, 트랜지스터(Q1)의 콜렉터는 신속히 상승하고(베이스 회로에 의해 결정된 값에 따라), 트랜스포머의 유도전압은 신속히 감소한다. 트랜지스터(Q1)는 포화상태를 더 초과하게 되고, V_CE가 상승하여, N1에 걸리는 전압이 더 감소하게 된다. 베이스 구동에서의 손실이 트랜지스터(Q1)를 턴 오프하고, 차례로 철심의 자속을 약간 줄이며, N4에서 전류를 유도하여 트랜지스터(Q2)를 턴 온한다.N4의 유도전압은 포화상태에서 트랜지스터(Q1)의 도전을, 반대 방향에서 철심이 포화할 때까지 유지하고, 유사한 반대 동작이 일어나서 스위칭 싸이클을 완료한다.

인버터 회로(16)가 비교적 적은 구성요소로 구성되었지만, 그것의 적합한 동작은 트랜지스터 및 트랜스포머의 비선형성 복합 상호작용에 달려 있다. 또한, 어떤 고조파에서 공진하는 회로(16)의 어떠한 중복도 부가적이고, 바람직하지 않은 동작주파수를 생성하므로, C1, Q1 및 Q2에서의 변동(전형적으로, 35% 허용오차)은 회로(16)를 병렬 트랜스포머 장치에 적용할 수 없게 한다. CCFL 부하에 적용할 때, 이 회로는 현저하고 바람직하지 않은 "비트(beat)" 영향을 CCFL에서 일으킨다. 허용오차에 밀접하게 정합되어도, 회로(16)가 자기 공진모드로 동작하기 때문에, 회로의 어떠한 중복도 유일한 동작주파수를 가지는 것과 같이, 비트 영향은 제거될 수 없다.

몇개의 다른 구동시스템은 미국특허 제5,430,641호, 제5,619,402호, 제5,615,093호, 제5,818,172호에서 발견된다. 이들 참조문헌의 각각은 저효율, 2단 전력변환, 가변주파수 동작 및/또는 부하 의존성을 겪는다. 또, 부하가 CCFL 및 조립 부품을 포함할 때, CCFL 그 자체의 임피던스에 영향을 미치는 기생 커패시턴스가 도입된다. 완전한 동작의 회로를 효율적으로 설계하기 위해, 회로는 CCFL 부하를 구동하는 기생 임피던스를 고려하여 설계되어야 한다. 이와 같은 노력은 시간이 소비되고 비용이 많이 들뿐만 아니라, 여러가지 부하를 취급할 때 최적의 컨버터 설계를 하는 것도 어렵다. 그러므로, 이들 단점을 극복하고, 고효율, 신뢰할 수 있는 CCFL의 점등, 부하 독립적인 전력조절 및 단일 주파수 전력변환을 특징으로 하는 회로 솔루션을 제공하는 것이 필요하다.

따라서, 본 발명은 부하를 구동하여 다양한 LCD 패널 부하에 대한 최적의 동작을 얻는 것에 의해, 시스템의 신뢰성을 향상하는 최적의 시스템을 제공하는 것이다.

도 1은 종래 D/A 컨버터 회로도,

도 2는 본 발명에 의한 D/A 컨버터 회로의 일실시예를 나타내는 도면,

도 2a의 a-f는 도 2의 회로의 전형적인 타이밍도,

도 3은 본 발명에 의한 D/A 컨버터 회로의 다른 실시예를 나타내는 도면,

도 3a의 a-f는 도 3의 회로의 전형적인 타이밍도,

도 4a-도 4f는 도 2 및 도 3에 도시된 회로에 대한 에뮬레이션 도면이다.

대략적으로, 본 발명은 부하로 전력을 제어 가능하게 공급하기 위해, 입력 전압원과; 상기 전압원과 선택적으로 결합되어, 제1 도전경로를 규정하는 복수의 제1 중복 스위치 및 제2 도전경로를 규정하는 복수의 제2 중복 스위치를 포함하는 D/A 컨버터를 제공하는 것으로 정의된다. 펄스 발생기는 펄스신호를 생성하기 위해 제공된다. 구동회로는, 펄스신호를 받아들이고, 복수의 제1 및 제2 스위치의 도전상태를 제어한다. 트랜스포머는, 1차측 및 2차측을 가지고, 1차측은 교대로 제1 도전경로 및 제2 도전경로를 통해서 교류방식으로 상기 전압원에 선택적으로 결합된다. 부하는 트랜스포머의 2차측에 결합된다. 피드백 루프회로는, 부하와 상기 구동회로 사이에서 제공되어 부하로 전송되는 전력을 표시하는 피드백 신호를 공급한다. 구동회로는, 복수의 제1 및 제2 스위치의 도전상태와, 복수의 제1 스위치에서 스위치의 중복시간 및 복수의 제2 스위치에서 스위치의 중복시간을 교대하여 피드백 신호 및 펄스신호 중 적어도 하나에 의거해서 전압원을 상기 1차측에 결합한다.

구동회로는, 펄스신호로부터 제1 상보 펄스신호 및 램프(ramp)신호를 생성하기 위해 구성된다. 펄스신호는 복수의 제1 스위치의 제1번째 스위치로 공급되어 그도전상태를 제어하고, 램프신호는 적어도 피드백 신호와 비교되어 제2 펄스신호를 생성하며, 제어 가능한 중복상태는 복수의 제1 스위치의 제1 및 제2번째 스위치의 도전상태 사이에 존재한다. 제2 펄스신호는 복수의 제1 스위치의 제2번째 스위치로 공급되어 그 도전상태를 제어한다. 구동회로는, 제2 펄스신호에 의거해서 제2 상보 펄스신호를 더 생성하고, 상기 제1 및 제2 상보 펄스신호는 복수의 제2 스위치의 제1 및 제2번째 스위치의 도전상태를 각각 제어한다. 마찬가지로, 제어 가능한 도전 중복상태는 복수의 제2 스위치의 제1 및 제2번째 스위치의 도전상태 사이에 존재한다.

방법 형태에 있어서, 본 발명은 부하로 전력을 공급하기 위해서 0 전압 스위칭 회로를 제어하기 위해, 직류(DC) 전압원을 공급하는 단계와; 제1 도전경로를 규정하는 제1 및 제2 트랜지스터와, 제2 도전경로를 규정하는 제3 및 제4 트랜지스터를, 상기 전압원 및 트랜스포머의 1차측에 결합하는 단계와; 소정의 펄스 폭을 가지는 펄스신호를 생성하는 단계와; 상기 트랜스포머의 2차측에 부하를 결합하는 단계와; 상기 부하로부터 피드백 신호를 생성하는 단계 및; 상기 제1, 제2, 제3 및 제4 트랜지스터의 도전상태를 결정하기 위해 상기 피드백 신호 및 상기 펄스신호를 제어하는 단계를 포함하는 방법을 제공한다.

제1 실시예에 있어서, 본 발명은 CCFL 부하로 전력을 공급하기 위해, 전압원과, 1차측 및 2차측을 가지는 트랜스포머와, 전압원과 1차측 사이에서 각각 제1 도전경로 및 제2 도전경로를 규정하는 한쌍의 제1 스위치 및 한쌍의 제2 스위치와, 2차측에 결합된 CCFL 부하회로와, 펄스신호를 생성하는 펄스 발생기와, 부하에 결합되어 피드백 신호를 생성하는 피드백 회로 및 펄스신호 및 피드백 신호를 받아들이고, 상기 펄스신호 및 상기 피드백 신호에 의거해서 한쌍의 제1 스위치 또는 한쌍의 제2 스위치를 전압원 및 1차측에 결합하여 CCFL부하로 전력을 전송하는 구동회로를 포함하는 컨버터 회로를 제공한다.

또, 제1 실시예는 소정의 주파수를 가지는 펄스신호를 생성하는 펄스 발생기를 제공한다. 구동회로는 제1, 제2, 제3 및 제4 구동회로를 포함하고; 한쌍의 제1 스위치는 제1 및 제2 트랜지스터를 포함하며; 한쌍의 제2 스위치는 제3 및 제4 트랜지스터를 포함한다. 제1, 제2, 제3 및 제4 구동회로는, 상기 제1, 제2, 제3 및 제4 트랜지스터의 제어선과 각각 접속된다. 펄스신호가 제1 구동회로로 공급되어 제1 트랜지스터가 상기 펄스신호에 따라 전환된다. 제3 구동회로는 펄스신호에 의거해서 제1 상보 펄스신호 및 램프신호를 생성하고, 제3 트랜지스터로 제1 상보 펄스신호를 공급하여 제3 트랜지스터가 제1 상보 펄스신호에 따라 전환된다. 램프신호 및 피드백 신호는 비교되어 제2 펄스신호를 생성한다. 제2 펄스신호가 제2 구동회로로 공급되어 제2 트랜지스터가 제2 펄스신호에 따라 전환된다. 제4 구동회로는, 제2 펄스신호에 의거해서 제2 상보 펄스신호를 생성하고, 제4 트랜지스터로 제2 상보 펄스신호를 공급하여 제4 트랜지스터가 제2 상보 펄스신호에 따라 전환된다. 본 발명에 있어서, 제1 및 제2 트랜지스터, 제3 및 제4 트랜지스터의 동시 도전은 부하로 전송되는 전력량을 각각 제어한다. 펄스신호 및 제2 펄스신호는 제어량에 의해 생성되어 중복하고, 제1 도전경로를 따라 부하로 전력을 전송한다. 제1 및 제2 상보 펄스신호는 펄스신호 및 제2 펄스신호로부터 각각 생성되므로, 제1 및제2 상보 펄스신호도 제어량에 의해 생성되어 중복하며, 제1 및 제2 도전경로 사이에서 교류방식으로 제2 도전경로를 따라 부하로 전력이 전송된다.

또한, 펄스신호와 제1 상보 펄스신호는 위상차가 약 180°이고, 제2 펄스신호와 제2 상보 펄스신호는 위상차가 약 180°이므로, 제1 및 제2 도전경로 사이에서 회로 단락상태가 회피된다.

제1 실시예에서 제공된 컨버터 회로에 부가해서, 제2 실시예는 제2 펄스신호에 결합되어, 제3 트랜지스터가 도전상태로 전환될 때만, 제2 구동신호에 대한 제2 펄스신호를 트리거하는 플립플롭 회로를 포함한다. 또, 제2 실시예는, 1차측으로부터의 제1 입력신호 및 피드백 신호를 이용하는 제2 입력신호를 가지는 위상 고정루프(PLL)를 포함한다. PLL 회로는, 이들 2개 신호의 위상차를 비교하고, 펄스 발생기로 제어신호를 공급하여, 제1 및 제2 입력신호 사이의 위상차에 의거해서 펄스신호의 펄스 폭을 제어한다.

양쪽 실시예에 있어서, 바람직한 회로는 기준신호와 피드백 신호를 비교하여 제1 출력신호를 생성하는 제1 비교기를 가지는 피드백 제어루프를 포함한다. 제2 비교기는, 상기 제1 출력신호와 램프신호를 비교하고, 제1 출력신호 및 램프신호의 교차에 의거해서 제2 펄스신호를 생성하기 위해 제공된다. 또한, 피드백 회로는 피드백 신호를 받아들이고, 트리거 신호를 생성하는 전류 센스회로와, 제1 및 제2 비교기 사이의 스위치 회로를 바람직하게 포함하며, 이 스위치 회로는 트리거 신호를 받아들인 후, 트리거 신호의 값에 의거해서 제1 출력신호 또는 소정의 최소 신호를 생성한다. 기준신호는, 예컨대 부하로 전송되는 소망의 전력을 표시하기 위해 수동으로 생성되는 신호를 포함할 수 있다. 소정의 최소 전압신호는, 과전압 상태가 부하에 걸려 나타나지 않도록 스위치로 공급되는 프로그램 된 최소전압을 포함할 수 있다.

마찬가지로, 여기에서 설명된 양쪽 실시예에 있어서, 과전류 보호회로는, 피드백 신호를 받아들이고, 상기 피드백 신호의 값에 의거해서 펄스 발생기를 제어하기 위해 제공될 수 있다. 과전압 보호회로는, 부하에 걸리는 전압신호와 제1 출력신호를 받아들인 후, 부하에 걸리는 전압신호와 제1 출력신호를 비교하여, 부하에 걸리는 전압신호의 값에 의거해서 펄스 발생기를 제어하기 위해 제공될 수 있다.

다음의 상세한 설명에는 바람직한 실시예 및 그 사용방법이 계속 언급되지만, 본 발명이 이들 바람직한 실시예 및 그 사용방법에 한정되지 않는다는 것을 기술분야에 숙련된 사람들은 이해할 것이다. 오히려, 본 발명의 명백한 범위는 첨부되는 청구항의 설명에 의해서만 한정된다.

본 발명의 다른 특징 및 장점은, 도면을 참조하여 다음의 상세한 설명으로부터 명백해질 것이고, 동일한 부분에는 동일한 부호를 표시한다.

실시예에 의해 한정되는 것을 바라지 않지만, 다음의 상세한 설명에는 본 발명의 회로에 대한 부하로서 CCFL 패널에 대해 계속 언급될 것이다. 그러나, 본 발명은 하나 또는 그 이상의 CCFL을 구동하는 것에 한정되는 것이 아니고, 오히려 본 발명은 특별한 적용에 대한 특별한 부하와 독립하는 전력 컨버터 회로 및 방법론으로서 널리 구성되는 것이 분명하다.

개괄적으로, 본 발명은 부하로 전력을 제어 가능하게 공급하기 위해 피드백신호 및 펄스신호를 이용하여 2쌍 스위치의 온(ON) 시간을 조정하는 회로를 제공한다. 한쌍의 스위치가 턴 온되어 ON 시간이 중복될 때, 한쌍의 스위치에 의해 규정된 도전경로를 따라 전력이 부하로 전송된다(트랜스포머를 통해서). 마찬가지로, 다른 한쌍의 스위치가 제어 가능하게 턴 온되어 ON 시간이 중복될 때, 다른 한쌍의 스위치에 의해 규정된 도전경로를 따라 전력이 부하로 전송된다(트랜스포머를 통해서). 그러므로, 스위치를 선택적으로 턴 온하고, 스위치 사이의 중복을 제어하는 것에 의해, 본 발명은 주어진 부하로 전송되는 전력을 정밀하게 제어할 수 있다. 또, 본 발명은 단락 회로 또는 개방 회로 상태의 경우에 부하로 전송되는 전력이 중단되는 과전류 및 과전압 보호회로를 포함한다. 게다가, 여기에서 설명된 제어 스위칭 위상기하학은 부하에 관계없이, 트랜스포머 장치의 공진영향을 받지 않는 단일 동작주파수를 가지고 회로를 동작 가능하게 한다. 이들 특징은 도면을 참조하여, 이하에 설명된다.

도 2에 도시된 회로도는, 본 발명의 위상 변이, 풀 브릿지, 0 전압 스위칭 전력 컨버터의 일실시예를 나타낸다. 본래, 도 2에 도시된 회로는 전원(12), 교류 도전경로를 규정하는 대각 쌍의 스위치로서 배열된 복수의 스위치(80), 각각의 스위치를 구동하는 구동회로(50), 구동회로(50)에 대해 사각파형 펄스를 생성하는 주파수 스위퍼(22), 트랜스포머(TX1)(TX1의 1차측과 C1에 의해 규정된 공진 탱크회로와 결합) 및 부하를 포함한다. 유리하게, 본 발명은 각 쌍의 스위치 중 적어도 하나의 ON 시간을 제어하여 부하로 전력을 제어 가능하게 전송하는 중복 피드백 제어루프(40)도 포함한다.

전원(12)은 시스템으로 공급된다. 처음에, 바이어스/기준 신호(30)는 제어회로(제어루프(40)에서)에 대한 공급으로부터 생성된다. 바람직하게, 주파수 스위퍼(22)는 50% 듀티 싸이클 펄스신호를 생성하고, 상위 주파수를 가지고 시작하여, 소정의 비율 및 소정의 스텝(즉, 가변 펄스 폭의 사각파형 신호)으로 아래쪽을 향해 스위핑(sweeping)한다. 주파수 스위퍼(22)는, 종래 기술에서 공지된 바와 같이, 바람직하게 프로그램 가능한 주파수 발생기이다. 펄스신호(90)(스위퍼(22)로부터)는 B 드라이브(스위치 B를 구동, 즉 스위치 B의 게이트를 제어한다)로 전송된 후, A 드라이브로 전송되어 상보 펄스신호(92)와 램프신호(26)를 생성한다. 상보 펄스신호(92)는 펄스신호(90)와 위상차가 약 180°이고, 이하에 설명되는 바와 같이, 램프신호(26)는 펄스신호와 위상차가 약 90°이다. 도면에 도시된 바와 같이, 램프신호는 바람직하게 톱니 신호이다. 램프신호(26)는 에러 증폭기(32)의 출력신호(24)(여기서, CMP로서 언급한다)와 비교되어 비교기(28)를 통해서 신호(94)를 생성한다. 비교기(28)의 출력신호(94)는 마찬가지로 스위치 C의 턴 온을 개시하기 위해 C 드라이브로 공급되는 50% 듀티 펄스이고, 차례로 스위치 B와 C, 스위치 A와 D의 중복량을 결정한다. 그 상보신호(약 180°로 조정된)는 D 드라이브를 통해 스위치 D로 공급된다. 회로 A-D 드라이브는, 여기에서 설명된 바와 같이, 각각의 스위치를 제어 가능하게 도전하는 스위치 A-D의 제어선(즉, 게이트)에 각각 접속되는 것을 기술분야에서 숙련된 사람들은 이해할 것이다. 스위치 B, C 및 스위치 A, D 사이의 중복량을 조정함으로써, 램프(lamp) 전류조절이 달성된다. 바꾸어 말하면, 컨버터에서 처리되는 전력량을 결정하는 것은 스위치 쌍의 도전상태에서의 중복량이다. 그러므로, 스위치 B, C 및 스위치 A, D는 여기서 중복 스위치로서 언급될 것이다.

실시예에 의해 한정되는 것을 바라지 않지만, 실시예에 있어서, B 드라이브는 바람직하게 토템 폴(totem pole) 회로, 일반적인 저임피던스 OP 앰프회로 또는 에미터 폴로워 회로로 구성된다. C 드라이브도 마찬가지로 구성된다. A 드라이브 및 D 드라이브 모두 직접 접지되지 않으므로(즉, 플로팅), 이들 드라이브는 부트 스트랩 회로 또는 종래 기술에서 공지된 다른 하이사이드(high-side) 구동회로로 구성된다. 또, 상술한 바와 같이, A 드라이브 및 D 드라이브는, B 드라이브 및 C 드라이브로부터 흐르는 신호(즉, 위상)를 반전하기 위해 각각 인버터를 포함한다.

고효율 동작은 0 전압 스위칭 기술을 통해 달성된다. 4개의 MOSFET(스위치 A-스위치 D)(80)는, 고유 다이오드(D1-D4)가 도전된 후 턴 온되어 트랜스포머/커패시터(TX1/C1) 장치에서 흐르는 에너지의 전류경로를 제공하는 것에 의해, 이들이 턴 온될 때 0 전압이 스위치에 걸리는 것을 보장한다. 이 제어동작에 따라, 스위칭 손실이 최소화 되고, 고효율이 유지된다.

중복 스위치(80)의 바람직한 스위칭 동작은, 도 2a의 a-f의 타이밍도에 관련해서 도시되어 있다. 스위치 C는, 양쪽 스위치 B 및 C의 어떤 주기의 도전에서도 턴 오프된다(도 2a의 f). 탱크에서의 전류 흐름(도 2 참조)은, 지금 스위치 C가 턴 오프된 후 스위치 D에서의 다이오드(D4), 트랜스포머의 1차측, C1 및 스위치 B를 통하는 흐름이고, 스위치 B 및 C가 도전될 때 에너지가 공급된 결과 커패시터(C1) 및 트랜스포머에서 전압 및 전류가 공진한다(도 2a의 f). 트랜스포머 1차측의 전류방향에서 순간적인 변화는 패러데이 법칙을 위반하기 때문에, 이 상태가 발생하는 것에 주의한다. 그러므로, 스위치 C가 턴 오프될 때 전류가 다이오드(D4)를 통해 흐른다. 다이오드(D4)가 도전된 후 스위치 D가 턴 온된다. 유사하게, 스위치 B가 턴 오프되고(도 2a의 a), 스위치 A가 턴 온되기 전에 전류는 스위치 A와 결합된 다이오드(D1)로 전환된다. 마찬가지로, 스위치 D가 턴 오프되고(도 2a의 d), 전류는 지금 스위치 A로부터 C1을 통해서 트랜스포머의 1차측 및 다이오드(D3)로 흐른다. 다이오드(D3)가 도전된 후, 스위치 C가 턴 온된다(도 2a의 e). 스위치 B는, 우선 턴 온되기 전에 다이오드(D2)를 도전하게 하는 스위치 A가 턴 오프된 후 턴 온된다. 도 2a의 f에 도시된 바와 같이, 대각 스위치 B, C 및 스위치 A, D의 턴 온 시간의 중복은 트랜스포머로 공급되는 에너지를 결정하는 것에 주의한다.

이 실시예에 있어서, 도 2a의 b는 스위치 A가 턴 온 될때만 램프신호(26)가 생성되는 것을 나타낸다. 따라서, 램프신호(26)를 생성하는 A 드라이브는, 바람직하게 램프신호를 생성하기 위해 적절한 시간 상수를 가지는 커패시터를 포함하는 정전류 발생회로(미도시)를 포함한다. 이것을 위해, 기준전류(미도시)가 이용되어 커패시터를 충전하고, 방전비율이 충전비율을 초과하도록 커패시터가 접지되어(예컨대 트랜지스터 스위치를 통해), 톱니 램프신호(26)를 생성한다. 물론, 상술한 바와 같이, 이것은 펄스신호(90)를 적분함으로써 달성될 수 있고, 그러므로, 램프신호(26)는 적분회로(즉, OP 앰프 및 커패시터)를 이용하여 형성될 수 있다.

점등 기간에 있어서, 2개의 대각 스위치 사이에서(즉, 스위치 A, D 및 B, C 사이에서) 소정의 최소 중복이 생성된다. 이것은 입력으로부터 최소 에너지를 C1,트랜스포머, C2, C3 및 CCFL 부하를 포함하는 탱크회로로 공급한다. 부하는 저항성 및/또는 용량성일 수 있는 것에 주의한다. 구동 주파수는, 탱크회로 및 트랜스포머의 2차측이 반영된 등가회로의 공진주파수에 접근할 때까지 소정의 상위 주파수에서 시작하고, 상당한 양의 에너지가 CCFL에 접속된 부하로 전송된다. 점등 전의 고임피던스 특성에 기인해서, CCFL은 1차측으로 공급된 에너지로부터 고전압을 받게 된다. 이것은 CCFL을 점등하는데 충분하다. CCFL 임피던스는 정상 동작 값(즉, 약 100㏀∼130㏀)으로 감소하고, 최소 중복동작에 의거해서 1차측으로 공급된 에너지는 CCFL의 정상동작을 유지하는데 더 이상 충분하지 않다. 에러 증폭기의 출력(26)은 조절기능을 시작하여 중복을 증가시킨다. 예컨대, 에러 증폭기 출력의 레벨은 중복량을 결정한다.

도 2a의 b, 도 2a의 c 및 도 2의 피드백 루프(40)를 참조하여, 램프신호(26)(A 드라이브에서 생성된)가 비교기(28)에서 결정된 신호 CMP(24)(에러 증폭기(32)에서 생성된)의 값과 같을 때, 스위치 C가 턴 온되는 것에 주의하는 것이 중요하다. 이것은 도 2a의 b에서 교차점(36)으로서 표시된다. 회로 단락을 방지하기 위해, 스위치 A, B 및 스위치 C, D는 결코 동시에 ON되지 않는다. CMP 레벨을 제어함으로써, 스위치 A, B 및 스위치 C, D 사이의 중복 시간은 트랜스포머로 전송되는 전력을 조절한다. 트랜스포머로 전송되는 에너지를 조절하기 위해(및 그것에 의해 CCFL 부하로 전송되는 에너지를 조절하기 위해), 에러 증폭기 출력 CMP(24)를 제어함으로써, 스위치 A, B에 대해 스위치 C, D가 시간 이동된다. 타이밍도에 의해 이해될 수 있는 바와 같이, 비교기(28)로부터 스위치 C, D로의 구동펄스가 CMP의레벨을 증가시키는 것에 의해 우측으로 이동되면, 스위치 A, C 및 스위치 B, D 사이의 중복 증가가 실현되어, 트랜스포머로 전송되는 전력을 증가시킨다. 실제로, 이것은 보다 높은 (higher) 램프 전류동작에 상당한다. 반대로, 스위치 C, D의 구동펄스를 좌측으로 이동하는 하는 것에 의해(CMP 신호를 감소하는 것에 의해), 공급되는 에너지가 감소한다.

이것을 위해, 에러 증폭기(32)는 피드백 신호(FB)와 기준전압(REF)을 비교한다. 피드백 신호(FB)는 센스 저항(Rs)을 통과하는 전류 값의 크기로서, 부하(20)를 통과하는 전체 전류를 표시한다. 기준전압(REF)은 소망의 부하상태, 즉 부하를 통해서 흐르는 소망의 전류를 표시하는 신호이다. 정상 동작시, REF = FB이다. 그러나, 부하 상태가, 예컨대 LCD 패널 디스플레이와 관련된 딤머(dimmer) 스위치에서 의도적으로 오프셋 되면, 그것에 따라 REF의 값이 증가 또는 감소한다. 그것에 따라, 비교 값은 CMP를 생성한다. CMP의 값은 부하 상태 및/또는 의도적인 바이어스의 반영이고, REF와 FB 사이의 차이(즉, REF-FB)로서 실현된다.

또한, 부하에서 회로 개방상태(즉, 정상 동작시 CCFL 램프 개방상태)로부터 부하 및 회로를 보호하기 위해, 피드백 신호(FB)는 전류센스 비교기(42)에서 기준 값(상술한 REF 신호와 다르고 미도시됨)과 바람직하게 비교되고, 그 출력이 스위치(28)의 상태를 규정하며, 이하에 설명된다. 이 기준 값은 프로그램 가능하고 및/또는 사용자 정의 가능하며, 바람직하게 시스템에서 허용된 최소 또는 최대 전류를 반영한다(예컨대, 독자적인 구성요소 및 특히 CCFL 부하에 대한 비율로서). 피드백(FB) 신호 및 기준신호의 값이 허용범위 내에 있으면(정상 동작), 전류센스비교기의 출력은 1(또는 HIGH)이다. 이것은 CMP가 스위치(38)를 통해 흐르게 하고, 여기서 설명된 바와 같이 회로가 동작하여 전력을 부하로 전송한다. 그러나, 피드백 신호(FB) 및 기준신호의 값이 소정의 범위 밖에 있으면(회로 개방 또는 회로 단락상태), 전류센스 비교기의 출력은 0(또는 LOW)이고, CMP 신호가 스위치(38)를 통해 흐르는 것을 금지한다(물론, 스위치가 LOW 상태에서 트리거 되는 반대의 경우도 유효하다). 그 대신에, 전류센스 비교기가 Rs를 통해서 흐르는 허용 가능한 전류 를 나타낼 때까지, 최소 전압(Vmin)이 스위치(미도시)에 의해 공급되어 비교기(28)로 공급된다. 따라서, 센스 전류가 0일 때, 스위치(38)는 적절하게 프로그램 가능한 선택전압(Vmin)을 포함한다. 다시 도 2a의 b로 돌아가서, 이 동작의 결과 아주 적은 또는 최소 값에 대해 CMP 직류 값이 낮아져(즉, CMP=Vmin) 고압상태가 트랜스포머(TX1)상에 나타나지 않는다. 그러므로, 교차점(36)이 좌측으로 이동되는 것에 의해, 상보 스위치 사이의 중복량이 감소한다(스위치 C가 교차점(36)에서 턴 온되는 것을 상기). 마찬가지로, 전류센스 비교기(42)는 주파수 비교기(22)에 접속되어 센스 값이 0(또는 회로 개방상태를 나타내는 다른 미리 조절된 값)일 때 발생기(22)를 턴 오프한다. CMP가 보호회로(62)로 공급된다. 이것은, 동작시 CCFL이 제거될 때(회로 개방상태), 주파수 스위퍼(22)를 정지시킨다.

과전압 상태로부터 회로를 보호하기 위해, 본 발명의 실시예는 바람직하게 보호회로(60)를 포함하고, 이하에 그 동작이 제공된다(전류센스 비교기(42)를 통해 과전류 보호의 설명이 전술되었다). 회로(60)는 신호 CMP와 부하(20)에서 얻어지는 전압신호(66)를 비교하는 보호 비교기(62)를 포함한다. 바람직하게, 도 2에 도시된바와 같이, 전압신호는 전압 분배기 C2 및 C3(부하와 병렬인)에서 얻어진다. 램프 개방상태에 있어서, OVP 신호(66)가 문턱치에 도달할 때까지 주파수 스위퍼는 스위핑을 계속한다. OVP 신호(66)는 트랜스포머(TX1)의 출력에서 전압을 검출하기 위해 출력 커패시터 분배기 C2 및 C3에서 얻어진다. 해석을 간단하게 하기 위해, 이들 커패시터는 동등한 부하 커패시턴스의 집중 커패시터를 나타낸다. 문턱치는 기준이고, 트랜스포머의 2차측 전압이 정격전압보다 작은 동안 최소 스트라이킹 전압(즉, LCD 패널에 의해 요구되는)보다 크게 되도록 회로가 설계된다. OVP가 문턱치를 초과할 때, 주파수 스위퍼는 주파수 스위핑을 정지한다. 한편, 전류센스(42)는 센스 저항(Rs)에 걸리는 신호가 없음을 검출한다. 그 결과, 스위치 블럭(38)의 출력인 신호(24)는, 최소 값으로 설정되어 스위치 A, B 및 스위치 C, D 사이에서 최소 중복이 도시되었다. 바람직하게, OVP가 문턱치를 초과하면 타이머(64)가 초기화 되는 것에 의해, 타임아웃(time out) 순서를 초기화 한다. 타임아웃 기간은 부하(즉, LCD패널의 CCDL)의 필요에 따라 바람직하게 설계되지만, 몇개의 프로그램 가능한 값으로 교대로 설정될 수 있다. 구동펄스는 한번 타임아웃에 도달하면 금지되어, 컨버터 회로의 안정적인 동작이 제공된다. 즉, 회로(60)는 램프를 점등하기 위해 충분한 전압을 공급하지만, 램프가 컨버터에 접속되지 않은 어떤 주기 후에는 중단하여, 오류 고전압이 출력시 회피된다. 이 기간은 램프가 점등되지 않은 램프 개방상태와 유사하기 때문에 필요하다.

도 3 및 도 3a의 a-f는 본 발명의 D/A 회로의 또 다른 실시예를 나타낸다. 이 실시예에 있어서, 회로는 도 2 및 도 2a의 a-f에 제공된 방식과 유사하게 동작하지만, 이 실시예는 주파수 스위퍼(22)를 제어하는 위상고정 루프회로(PLL)(70) 및 C 드라이브로 신호의 입력 시간을 조절하는 플립플롭 회로(72)를 포함한다. 타이밍도로터 이해되는 바와 같이, 스위치 C, D의 50% 구동펄스가 CMP 레벨을 증가시키는 것에 의해 우측으로 이동되면, 스위치 A, C 및 스위치 B, D 사이의 중복 증가가 실현되어, 트랜스포머로 전송되는 에너지를 증가시킨다. 실제로, 이것은 보다 높은 램프 전류동작(상술한 REF 전압을 수동으로 증가시키는 것에 의해 요구되는 바와 같이)에 상당한다. 반대로, 스위치 C, D의 구동펄스를 좌측으로 이동시키면(CMP 신호를 감소기키는 것에 의해), 공급되는 에너지는 감소한다. 위상고정 루프회로(70)는, 도 3에 도시된 바와 같이, 피드백 전류(Rs를 통과)와 탱크 전류(TX1/C1 통과) 사이의 위상 관계를 유지한다. PLL 회로(70)는, 바람직하게 탱크 회로(C1 및 TX1의 1차측) 신호(98) 및 Rs(상술한 FB 신호)로부터의 입력신호를 포함한다. CCFL이 점등되면, CCFL의 전류는 Rs를 통해서 검출되고, PLL 회로(70)가 활성화 되어 램프 전류와 1차측 공진탱크(C1 및 트랜스포머의 1차측)의 전류 사이의 위상을 고정한다. 즉, PLL은 커패시턴스와 인덕턴스에 영향을 미치는 온도 영향, 컨버터와 LCD 패널 사이의 배선과 같은 기계적인 장치 및 램프와 LCD 패널의 금속 섀시 사이의 거리와 같은 어떤 기생 변동에 대해 주파수 스위퍼(22)의 주파수를 조절하기 위해 제공된다. 바람직하게, 시스템은 공진 탱크회로와 Rs를 통과하는 전류(부하전류) 사이에서 180도의 위상차를 유지한다. 그러므로, 특별한 부하 상태 및/또는 공진 탱크회로의 동작주파수에 관계없이, 시스템은 최적의 동작점을 찾는다.

도 3의 피드백 루프의 동작은 도 2의 상술한 설명과 유사하다. 그러나, 도 3a의 b에 도시된 바와 같이, 이 실시예는 C 드라이브를 통과하는 초기화 신호의 출력을 플립플롭(72)을 통해서 시간을 조절한다. 예를들면, 정상 동작시, 에러 증폭기(32)의 출력은 제어 스위치 블록(38)(상술함)을 통해서 공급되어 신호(24)로 된다. 스위치 A, C 및 스위치 B, D 사이에서 일정한 중복량은, 비교기(28) 및 스위치 C, D를 구동하는(D 드라이브가 C 드라이브의 상보신호를 생성하는 것을 상기) 플립플롭(72)을 통해 이해된다. 이것은 CCFL(패널) 부하에 대해서 정상 동작을 제공한다. 정상 동작시 CCFL(패널)의 제거를 고려하면, CMP는 에러 증폭기의 출력 레일에서 상승한 후, 보호회로를 즉시 트리거 한다. 이 기능은 점등기간 동안 금지된다.

도 3a의 a-f를 참조하여, 이 실시예에 있어서, C 드라이브 및 D 드라이브를 통한 스위치 C, D의 트리거는 결과로서 플립플롭 회로(72)의 교대이다. 도 3a의 b에 도시된 바와 같이, 플립플롭이 매번 트리거 하는 것에 의해, C 드라이브(및 그것에 맞게, D 드라이브)를 초기화 한다. 그 이외의 타이밍은 도 2a의 a-f를 참조하여 상술된 바와 같이 동일한 방법으로 동작한다.

지금, 도 4a-도 4f를 참조하여, 도 2 또는 도 3의 출력회로가 에뮬레이트 된다. 예컨대, 도 4a는 21V 입력에서, 주파수 스위퍼가 75.7㎑(0.5㎲ 중복)에 접근할 때, 출력이 1.67KVp-p에 도달하는 것을 나타낸다. 점등하기 위해 3300Vp-p가 필요한 경우, 이 전압은 CCFL을 턴 온하는데 불충분하다. 주파수가 68㎑로 감소하면, 최소 중복은 출력에서 CCFL을 점등하는데 충분한 약 3.9KVp-p를 생성한다. 이것은 도 4b에 나타나 있다. 이 주파수에서, 1.5㎲로 증가하는 중복은 130㏀ 램프 임피던스로 동작하기 위해 약 1.9KVp-p를 출력한다, 이것은 도 4c에 나타나 있다. 다른 예로서, 도 4d는 입력전압이 7V인 동안의 동작을 나타낸다. 71.4㎑에서, 램프가 스트라이킹 되기 전에 출력은 750Vp-p이다. 주파수가 감소하면, 램프가 점등할 때까지 출력전압은 증가한다. 도 4e는 65.8㎑에서, 출력이 3500Vp-p이 도달한 것을 나타낸다. CCFL 전류의 조정은 점등 후, 130㏀ 임피던스를 유지하기 위해 중복을 조절함으로써 달성된다. 지금, CCFL에 걸리는 전압은 660Vrms 램프에 대해 1.9KVp-p이다. 이것은 도 4f에 나타난 바와 같이, 도시되지 않았지만, 도 3의 회로의 에뮬레이션이 유사한 방식으로 작용한다.

제1 및 제2 실시예(즉, 도 3에서의 플립플롭과 PLL의 추가)의 차이는 도 4a-도 4f에서 설명되는 전반적인 동작 파라미터를 초래하지 않는다. 그러나, PLL의 추가는 회로에서 전개되는 비정상 임피던스를 계산하기 위해 결정되어, 도 2에 도시된 회로를 대신하여 추가될 수 있다. 또한, 상술한 플립플롭의 추가는 정전류회로의 제거를 허용한다.

그러므로, 여기서 설명되는 목적 및 목표를 충족하는 고효율 적용 D/A 컨버터 회로가 제공되는 것이 분명하다. 변형이 가능한 것은 기술분야에 숙련된 사람들에게 명백하다. 예컨대, 본 발명은 스위치용 MOSFET에 대해 설명되었지만, 전체 회로가 BJT 트랜지스터 또는 MOSFET 및 BJT를 포함하는 어떤 타입의 트랜지스터의 혼합을 이용하여 구성될 수 있는 것을 기술분야에 숙련된 사람은 인정한다. 다른 변형도 가능하다. 예컨대, B 드라이브 및 D 드라이브에 결합된 구동회로는, 조합 트랜지스터가 접지되어, 플로팅 상태를 받지 않으므로, 공통 콜렉트형 회로로 구성될 수 있다.여기서 설명된 PLL 회로는, 종래 기술에서 공지된 바와 같이 바람직하게 일반적인 PLL 회로(70)로서, 상술한 입력신호를 받아들이기 위해 적절하게 변형되어 제어신호를 생성한다. 펄스 발생기(22)는 바람직하게 펄스 폭 변조회로(PWM) 또는 주파수 폭 변조회로(FWM)이고, 모두 종래 기술에서 공지되어 있다. 마찬가지로, 보호회로(62) 및 타이머는 공지의 회로 중에서 구성될 수 있고, 여기서 설명되는 바와 같이 동작하기 위해 적절하게 변형된다. 다른 회로는, 기술 분야에서 숙련된 사람들에게 쉽게 명백해지고, 이와 같은 모든 변형은 본 발명의 사상과 범위 이내라고 생각되며, 부가된 청구항에 의해서만 한정된다.

Claims

부하로 전력을 제어 가능하게 전송하는 D/A 컨버터에 있어서,

입력 전압원과;

상기 전압원과 선택적으로 결합되어, 제1 도전경로를 규정하는 복수의 제1 중복 스위치 및 제2 도전경로를 규정하는 복수의 제2 중복 스위치와;

펄스신호를 생성하는 펄스 발생기와;

상기 펄스신호를 받아들이고, 상기 복수의 제1 및 제2 중복 스위치의 도전상태를 제어하는 구동회로와;

1차측 및 2차측을 가지고, 상기 1차측은 교대로 상기 제1 도전경로 및 상기 제2 도전경로를 통해서 교류방식으로 상기 전압원에 선택적으로 결합되는 트랜스포머와;

상기 트랜스포머의 상기 2차측에 결합되는 부하와;

상기 부하와 상기 구동회로 사이에서 상기 부하로 전송되는 전력을 표시하는 피드백 신호를 공급하는 피드백 루프회로를 포함하고,

상기 구동회로는, 상기 피드백 신호와 상기 펄스신호 중 적어도 하나에 의거해서 상기 전압원을 상기 1차측에 결합하기 위해, 상기 복수의 제1 및 제2 스위치의 도전상태를 교대로 바꾸고, 상기 복수의 제1 스위치의 중복시간 및 상기 복수의 제2 스위치의 중복시간을 제어하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 입력 전압원은, 직류(DC) 전압을 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 구동회로는, 상기 펄스신호로부터 제1 상보 펄스신호 및;

램프(ramp)신호를 생성하고,

상기 펄스신호는 상기 복수의 제1 스위치중 제1번째 스위치로 공급되어 그 도전상태를 제어하고, 상기 램프신호는 적어도 상기 피드백 신호와 비교되어 제2 펄스신호를 생성하며, 상기 제2 펄스신호는 상기 복수의 제1 스위치중 제2 번째 스위치로 공급되어 그 도전상태를 제어하고, 제어 가능한 중복상태는 상기 복수의 제1 스위치중 제1번째 및 제2번째 스위치의 도전상태 사이에 존재하며;

상기 구동회로는 상기 제2 펄스신호에 의거해서 제2 상보 펄스신호를 더 생성하고;

상기 제1 및 제2 상보 펄스신호는 상기 복수의 제2 스위치의 제1번째 및 제2 번째 스위치의 도전상태를 각각 제어하며, 제어 가능한 중복상태는 상기 복수의 제2 스위치중 상기 제1번째 및 제2번째 스위치의 도전상태 사이에 존재하는 것을 특징으로 하는 D/A 컨버터 회로.
제 3 항에 있어서,

상기 복수의 제1 및 제2 스위치는, MOSFET 트랜지스터를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 4 항에 있어서,

상기 각각의 트랜지스터는 상기 전압원에 대해서 역 바이어스 형태로 각각의 트랜지스터와 병렬하는 고유 스위치를 포함하고, 상기 각각의 고유 스위치는 상기 트랜지스터가 비도전상태일 때 상기 전압원과 상기 1차측 사이에서 도전경로를 완성함으로써, 상기 트랜스포머의 상기 1차측 내에 저장된 에너지를 빼내는 것을 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 5 항에 있어서,

상기 고유 스위치는, 다이오드를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 3 항에 있어서,

상기 펄스신호와 상기 제1 상보 펄스신호 사이의 위상차는 약 180도이고, 상기 제1 도전경로와 상기 제2 도전경로 사이에서 회로 단락상태가 존재하지 않도록상기 제2 펄스신호와 상기 제2 상보 펄스신호 사이의 위상차가 약 180도인 것을 특징으로 하는 D/A 컨버터 회로.
제 7 항에 있어서,

상기 복수의 제1 스위치와 상기 복수의 제2 스위치의 도전상태는, 상기 부하로 전송되는 전력을 결정하는 것을 특징으로 하는 D/A 컨버터 회로.
제 3 항에 있어서,

상기 피드백 제어루프는, 기준신호와 상기 피드백 신호를 비교하여, 제1 출력신호를 생성하는 제1 비교기와, 상기 제1 출력신호와 상기 램프신호를 비교하고, 상기 제1 출력신호 및 상기 램프신호의 교차에 의거해서 상기 제2 펄스신호를 생성하는 제2 비교기를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 9 항에 있어서,

상기 부하 피드백 신호는, 상기 부하를 통해 흐르는 전류의 크기인 것을 특징으로 하는 D/A 컨버터 회로.
제 9 항에 있어서,

상기 피드백 신호를 받아들이고, 트리거 신호를 생성하는 전류 센스회로를 더 포함하고,

상기 피드백 루프회로는, 상기 제1 및 제2 비교기 사이의 스위치 회로를 더 포함하며, 상기 스위치 회로는 상기 트리거 신호를 받아들이고, 상기 트리거 신호의 값에 의거해서 상기 제1 출력신호 또는 소정의 최소 신호를 생성하는 것을 특징으로 하는 D/A 컨버터 회로.
제 9 항에 있어서,

상기 기준신호는, 기준신호 발생기에 의해 생성되어, 상기 부하로 전송되는 소망의 전력을 표시하는 것을 특징으로 하는 D/A 컨버터 회로.
제 9 항에 있어서,

상기 피드백 신호를 받아들이고, 상기 피드백 신호의 값에 의거해서 상기 펄스 발생기를 제어하는 과전류 보호회로와;

상기 부하에 걸리는 전압신호와 상기 제1 출력신호를 받아들이고, 상기 부하에 걸리는 전압신호와 상기 제1 출력신호를 비교하며, 상기 부하에 걸리는 상기 전압신호의 값에 의거해서 상기 펄스 발생기를 제어하는 과전압 보호회로를 더 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 펄스 발생기는, 상기 컨버터 회로를 초기화 하기 위해 50%의 듀티 싸이클을 가지는 펄스 주파수로 프로그램 되어, 소정의 주파수로 시작하며, 소정의 비율 및 소정의 스텝으로 상기 주파수를 아래쪽으로 스위핑(sweeping)하는 프로그램 가능한 펄스 주파수 발생회로를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 부하는, 하나 또는 그 이상의 냉음극 형광램프(CCFLs)를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 1차측은, 인덕터 및 커패시터를 포함하는 공진 탱크회로를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
제 1 항에 있어서,

상기 2차측은, 상기 부하와 병렬하는 인덕터와 병렬하는 전압 분배회로를 포함하는 것을 특징으로 하는 D/A 컨버터 회로.
CCFL 부하로 전력을 전송하는 컨버터 회로에 있어서,

전압원과;

1차측 및 2차측을 가지는 트랜스포머와;

상기 전압원과 상기 1차측 사이에서, 각각 제1 도전경로 및 제2 도전경로를 규정하는 한쌍의 제1 스위치 및 한쌍의 제2 스위치와;

상기 2차측에 결합된 CCFL 부하회로와;

펄스신호를 생성하는 펄스 발생기와;

상기 부하에 결합되어 피드백 신호를 생성하는 피드백 회로 및;

상기 펄스신호 및 상기 피드백 신호를 받아들이고, 상기 부하로 전력을 공급하기 위해 상기 펄스신호 및 상기 피드백 신호에 의거해서 상기 한쌍의 제1 스위치 또는 한쌍의 제2 스위치를 상기 전압원 및 상기 1차측에 결합하는 구동회로를 포함하는 컨버터 회로.
제 18 항에 있어서,

상기 펄스신호는 소정의 주파수를 가지고; 상기 구동회로는 제1, 제2, 제3 및 제4 구동회로를 포함하며; 상기 한쌍의 제1 스위치는 제1 및 제2 트랜지스터를 포함하고, 상기 한쌍의 제2 스위치는 제3 및 제4 트랜지스터를 포함하며; 상기 제1, 제2, 제3 및 제4 구동회로는 각각 상기 제1, 제2, 제3 및 제4 트랜지스터의 제어선에 접속되고; 상기 펄스신호가 상기 제1 구동회로로 공급되어 상기 제1 트랜지스터가 상기 펄스신호에 따라 전환되며, 상기 제3 구동회로는 상기 구동신호에 의거해서 제1 상보 펄스신호 및 램프신호를 생성해서, 상기 제3 트랜지스터로 상기 제1 상보 펄스신호를 공급하여 상기 제3 트랜지스터가 상기 제1 상보 펄스신호에 따라 전환되고; 상기 램프신호 및 상기 피드백 신호가 비교되어 제2 펄스신호를 생성하며, 상기 제2 펄스신호가 상기 제2 구동회로로 공급되어 상기 제2 트랜지스터가 상기 제2 펄스신호에 따라 전환되고; 상기 제4 구동회로는 상기 제2 펄스신호에 의거해서 제2 상보 펄스신호를 생성한 후 상기 제4 트랜지스터로 공급하여 상기 제4 트랜지스터가 상기 제2 상보 펄스신호에 따라 전환되며;

상기 제1 및 제2 트랜지스터와, 제3 및 제4 트랜지스터의 동시 도전은, 각각상기 부하로 전송되는 전력량을 제어하는 것을 특징으로 하는 컨버터 회로.
제 18 항에 있어서,

상기 펄스신호와 제1 상보 펄스신호는 위상차가 약 180°이고, 상기 제2 펄스신호와 제2 상보 펄스신호는 위상차가 약 180°이며, 상기 펄스신호와 제2 펄스신호는 상기 제1 도전경로를 따라 전력을 전송하기 위해 제어되고, 상기 제1 상보 펄스신호와 제2 상보 펄스신호는 상기 제2 도전경로를 따라 전력을 전송하기 위해 제어되는 것을 특징으로 하는 컨버터 회로.
제 19 항에 있어서,

상기 피드백 회로는, 상기 피드백 신호와 기준신호를 비교하여, 제1 출력신호를 생성하는 제1 비교기와; 상기 제1 출력신호와 상기 램프신호를 비교하여, 상기 램프신호와 상기 제1 출력신호 사이의 교차에 의거해서 상기 제2 펄스신호를 생성하는 제2 비교기를 포함하는 것을 특징으로 하는 컨버터 회로.
제 21 항에 있어서,

상기 기준신호는, 기준전압 발생기에 의해 생성되어, 상기 부하로 전송되는 소망의 전력을 표시하는 것을 특징으로 하는 컨버터 회로.
제 21 항에 있어서,

상기 부하 및 상기 펄스 발생기에 결합된 과전압 보호회로를 더 포함하고, 상기 과전압 보호회로는, 상기 부하에 걸리는 전압을 입력으로서 받아들이고, 상기 부하에 걸리는 상기 전압의 값에 의거해서 상기 펄스 발생기를 제어하는 것을 특징으로 하는 컨버터 회로.
제 23 항에 있어서,

상기 과전압 보호회로는, 상기 부하에 걸리는 상기 전압신호 및 상기 제1 출력신호를 비교하여, 상기 펄스 발생기에 의해 전송되는 전력을 제어하기 위해 상기 펄스 발생기에 대해 제어신호를 생성하는 것을 특징으로 하는 컨버터 회로.
제 24 항에 있어서,

상기 과전압 보호회로는, 타이머 회로를 더 포함하고,

상기 제어신호는, 상기 타이머 회로에 의해 생성된 소정의 시간에 의해 제어되는 것을 특징으로 하는 컨버터 회로.
제 21 항에 있어서,

상기 펄스 발생기에 결합되어, 상기 피드백 신호를 입력으로서 받아들이고, 상기 피드백 신호에 의거해서 상기 펄스 발생기를 제어하는 과전류 보호회로를 더 포함하는 것을 특징으로 하는 컨버터 회로.
제 19 항에 있어서,

서로 결합된 상기 제1 및 제3 트랜지스터는 서로 직렬이고, 상기 전압원 및 상기 1차측에 병렬이며, 서로 결합된 상기 제2 및 제4 트랜지스터는 서로 직렬이고, 상기 전압원 및 상기 1차측에 병렬인 것을 특징으로 하는 컨버터 회로.
제 19 항에 있어서,

상기 각각의 트랜지스터와 병렬하는 고유 스위치를 더 포함하고,

상기 고유 스위치는, 상기 각각의 스위치가 전환되어 도전하기 전에, 상기 1차측으로부터 상기 제1 또는 제2 도전경로를 통해서 에너지가 흐르게 하는 것을 특징으로 하는 컨버터 회로.
제 18 항에 있어서,

상기 1차측은, 단일 공진 동작주파수를 가지는 공진 탱크회로를 규정하는 것을 특징으로 하는 컨버터 회로.
제 19 항에 있어서,

상기 제1 및 제3 구동회로는 토템 폴(totem pole) 회로를 포함하고, 상기 제2 및 제4 구동회로는 부트 스트랩 회로, 하이사이드(high-side) 구동회로 또는 레벨 변환(shifting)회로로 구성되는 그룹 중에서 선택되는 것을 특징으로 하는 컨버터 회로.
제 19 항에 있어서,

상기 제2 및 제4 구동회로는, 상기 제1 및 제2 상보 펄스신호를 각각 생성하는 인버터를 더 포함하는 것을 특징으로 하는 컨버터 회로.
제 31 항에 있어서,

상기 제2 구동회로는 상기 램프신호를 생성하는 톱니 발생회로를 더 포함하고, 상기 톱니신호는 상기 펄스신호와 정합하는 주파수를 가지는 것을 특징으로 하는 컨버터 회로.
제 21 항에 있어서,

상기 제2 펄스신호에 결합되어, 상기 제3 트랜지스터가 도전상태로 전환될 때만, 상기 제2 펄스신호를 상기 제2 구동회로로 공급하는 플립플롭 회로를 더 포함하는 것을 특징으로 하는 컨버터 회로.
제 18 항에 있어서,

상기 1차측으로부터의 제1 입력신호 및 상기 피드백 신호를 이용하는 제2 입력신호를 가지는 위상 고정루프(PLL) 회로를 더 포함하고, 상기 PLL 회로는 상기 제1 및 제2 입력 사이의 위상차에 의거해서 상기 펄스신호의 펄스 폭을 제어하기 위해 상기 펄스 발생기로 제어신호를 전송하는 것을 특징으로 하는 컨버터 회로.
부하로 전력을 전송하기 위해 0 전압 스위칭 회로를 제어하는 방법에 있어서,

직류(DC) 전압원을 공급하는 단계와;

제1 도전경로를 규정하는 제1 및 제2 트랜지스터와, 제2 도전경로를 규정하는 제3 및 제4 트랜지스터를, 상기 전압원 및 트랜스포머의 1차측에 결합하는 단계와;

소정의 펄스 폭을 가지는 펄스신호를 생성하는 단계와;

상기 트랜스포머의 2차측에 부하를 결합하는 단계와;

상기 부하로부터 피드백 신호를 생성하는 단계 및;

상기 제1, 제2, 제3 및 제4 트랜지스터의 도전상태를 결정하기 위해 상기 피드백 신호 및 상기 펄스신호를 제어하는 단계를 포함하는 0 전압 스위칭 회로의 제어방법.
제 35 항에 있어서,

상기 제1 및 제3 트랜지스터가 동시에 도전하지 않고, 상기 제2 및 제4 트랜지스터가 동시에 도전하지 않도록, 상기 트랜지스터의 도전 시간을 조절하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 35 항에 있어서,

제1 및 제2 상보신호를 생성하는 단계와;

램프신호를 생성하는 단계와;

상기 램프신호와 상기 피드백 신호를 비교하여 제2 펄스신호를 생성하는 단계와;

상기 제1 트랜지스터로 상기 펄스신호를 공급하여 그 도전상태를 제어하고, 상기 제2 트랜지스터로 상기 펄스신호를 공급하여 그 도전상태를 제어하는 단계와;

상기 제3 트랜지스터로 상기 제1 상보 펄스신호를 공급하여 그 도전상태를 제어하고, 상기 제4 트랜지스터로 상기 제2 상보 펄스신호를 공급하여 그 도전상태를 제어하는 단계 및;

상기 1차측으로 전력을 전송하기 위해, 상기 제1 및 제2 트랜지스터와, 상기 제3 및 제4 트랜지스터의 동시 도전을 제어하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 37 항에 있어서,

상기 피드백 신호와 기준신호를 비교한 후, 그것에 의거해서 제1 출력신호를 생성하는 단계 및;

상기 제1 출력신호와 상기 램프신호를 비교한 후, 상기 제2 펄스신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 35 항에 있어서,

상기 부하에 걸리는 전압신호에 의거해서 상기 펄스 발생기를 제어하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 35 항에 있어서,

상기 피드백 신호에 의거해서 상기 펄스 발생기를 제어하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 35 항에 있어서,

상기 1차측에 걸리는 전압을 표시하는 제1 신호 및 상기 부하를 통과하는 전류를 표시하는 제2 신호를 위상 고정회로로 공급하는 단계와;

상기 제1 신호 및 제2 신호 사이의 위상을 고정한 후, 그것에 의거해서 제어신호를 생성하는 단계 및;

상기 펄스신호의 펄스 폭을 조절하기 위해, 상기 제1 신호 및 제2 신호 사이의 위상차에 의거해서 상기 펄스 발생기로 상기 제어신호를 공급하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의 제어방법.
제 37 항에 있어서,

상기 제1 출력신호와 상기 램프신호를 비교한 후, 상기 제2 펄스신호를 생성하는 단계는, 상기 램프신호와 상기 제1 출력신호의 교차에 의거해서 상기 제2 펄스신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 0 전압 스위칭 회로의제어방법.