KR20020059158A - 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법 - Google Patents

비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법 Download PDF

Info

Publication number
KR20020059158A
KR20020059158A KR1020010000221A KR20010000221A KR20020059158A KR 20020059158 A KR20020059158 A KR 20020059158A KR 1020010000221 A KR1020010000221 A KR 1020010000221A KR 20010000221 A KR20010000221 A KR 20010000221A KR 20020059158 A KR20020059158 A KR 20020059158A
Authority
KR
South Korea
Prior art keywords
memory device
data
nonvolatile memory
bus
single chip
Prior art date
Application number
KR1020010000221A
Other languages
English (en)
Inventor
나상주
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000221A priority Critical patent/KR20020059158A/ko
Publication of KR20020059158A publication Critical patent/KR20020059158A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시된 발명에서는 비휘발성 메모리 소자가 내장된 데이터 처리 장치에 있어서 라이트 동작시 액세스 타임을 향상시키기 위한 방안이 제시된다. 본 발명은 이러한 비휘발성 메모리 소자가 내장된 데이터 처리 장치(SOC 또는 MCU)에서 라이트 동작시 액세스 타임을 개선한 것으로, 이를 위해 고속의 데이터 저장능력을 갖는 휘발성 소자인 캐쉬 메모리를 칩 내에 추가하여 라이트 동작시 비휘발성 메모리 소자의 해당 섹터에 데이터를 저장하는 대신 캐쉬 메모리에 데이터를 저장하는 메커니즘을 안출한 것이다. 이러한 메커니즘을 통해 비휘발성 메모리 소자가 내장된 데이터 처리 시스템에서도 라이트 동작을 원활히 수행하여 시스템 전체의 동작속도를 향상시킨 것이다.

Description

비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치 및 그 동작 방법{Single chip data processing apparatus including a non-volatile memory element and method of operating the same}
본 발명은 데이터 처리 시스템에 관한 것으로, 보다 자세하게는 비휘발성 메모리가 내장된 단일 칩 데이터 처리 시스템에 관한 것이다.
비휘발성 메모리 소자인 Flash Memory는 EEPROM에서와 같이 전기적으로 리드/라이트가 가능하며, 시스템이 오프된 상태에서도 저장 데이터가 사라지지 않는다.
이러한 이유로 현재 많은 전자제품에 프로그램 및 데이터 메모리로 사용되고 있는 비휘발성 메모리 소자들은 최근에는 고집적화의 경향에 따라 SOC(System On Chip) 및 MCU(Microcontroller Unit)에 내장되어 제품화되고 있다.
하지만, SRAM, DRAM과 같은 리드/라이트 기능 외에 ROM과 같이 시스템 오프상태에서도 데이터가 보존된다는 장점에도 불구하고 시스템 동작시 데이터 액세스 타임에 있어 약간의 문제가 존재한다.
즉, 시스템 동작에 있어 플래시 메모리는 SRAM이나 DRAM과 같은 목적으로 사용시 리드 액세스에는 별다른 문제가 없으나, 라이트 액세스시에는 SRAM이나 DRAM과 비교하여 동작속도가 수백배 이상으로 급감하는 문제가 발생한다.
왜냐하면, 한개의 트랜지스터 단위 셀 구조를 갖는 플래시 메모리는 데이터라이트시 제어게이트에 고전압을 인가해야 하고, 이를 통해 터널 전자가 터널 산화막을 통해 주입이 되어야 하기 때문이다.
상기한 단점을 갖는 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치에 대한 일반적인 블럭도를 도 1에 나타내었다.
도 1에 도시된 바와 같이, 이러한 메커니즘을 갖는 데이터 처리 시스템에서는 플래시 메모리가 갖고 있는 상기한 단점 때문에 데이터 라이트 동작시 시스템의 속도가 급격히 떨어지는 문제가 있다.
이러한 이유로 플래시 메모리는 SRAM이나 DRAM과 같이 데이터의 입/출력이 잦은 영역에서 사용되지 않고, 주로 시스템 개발시 빈번하게 변화하는 프로그램용 메모리나 플래시 메모리의 일부분만을 변화시키는 목적으로 사용된다.
본 발명의 목적은 시스템 동작시 라이트 액세스 타임을 향상시킨 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치를 제공하는 것이다.
본 발명의 다른 목적은 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치의 라이트 액세스 타임을 향상시키기 위한 방법을 제공하는 것이다.
도 1은 종래기술에 따른 비휘발성 메모리가 내장된 단일 칩 데이터 처리 시스템의 블럭도;
도 2는 본 발명의 일실시예에 따른 비휘발성 메모리가 내장된 단일 칩 데이터 처리 시스템의 바람직한 실시예를 보여주는 블럭도; 그리고
도 3은 도 2에 도시된 캐쉬 메모리 장치와 비휘발성 메모리 장치의 상세블럭도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 중앙처리장치
110: 캐쉬 메모리 장치
120: 비휘발성 메모리 장치
130: 데이터 저장장치
140: 주변장치
150: 비휘발성 메모리 셀 어레이
160, 200: 컬럼 디코더
170, 190: 로우 디코더
180: 스태틱 랜덤 액세스 메모리 어레이
(구성)
종래의 결점을 해결하기 위하여, 본 발명은 라이트 액세스 타임을 향상시킨 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치를 제공한다.
상기한 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치는 주소 버스와 데이터 버스 및 제어 버스에 접속되어 데이터 저장기능을 수행하는 데이터 저장장치(130)와; 상기한 데이터 및 주소 버스에 접속되어 외부와의 통신을 연결해주는 주변장치(140)와; 상기 시스템 버스에 접속되어 프로그램용 명령어들을 저장하는 비휘발성 메모리 장치(120)와; 상기 주소 버스와 데이터 버스 및 제어 버스에 접속되고 상기 비휘발성 메모리 소자에 저장된 명령어의 인출 및 해독 기능과 상기 데이터 저장장치에 저장된 데이터의 인출 및 처리 그리고 그 결과를 재저장하는 중앙처리장치(100)와; 그리고 상기 주소 버스, 데이터 버스, 제어 버스 및 상기 비휘발성 메모리 장치에 접속되고 상기 비휘발성 메모리 장치의 각 섹터와 일대일 매칭되어 저장기능을 수행하는 캐쉬 메모리 장치(110)를 포함한다.
상기한 비휘발성 메모리 장치(120)는 섹터당 1KByte의 메모리 용량을 갖는 64개의 섹터로 구성되는 비휘발성 메모리 셀 어레이(150)와; 주소 버스를 통해 입력되는 8bits 이진화 데이터를 디코딩하여 그 해독신호에 의해 해당 섹터를 지정하고 제어 버스를 통해 입력되는 이진화 데이터를 해독하는 기능을 수행하는 로우 디코더(170)와; 주소 버스를 통해 입력되는 16bit의 이진화 데이터를 디코딩하여 그 해독신호에 의해 해당 섹터를 지정하고 제어 버스를 통해 입력되는 이진화 데이터를 디코딩하는 기능을 수행하는 컬럼 디코더(160)를 포함한다.
상기한 캐쉬 메모리 장치(110)는 1KByte의 메모리 용량을 갖는 섹터와 일대일 매칭되는 스태틱 랜덤 액세스 메모리 셀 어레이(180)와; 주소 버스를 통해 입력되는 8bits의 이진화 데이터를 디코딩하여 그 해독신호에 의해 해당 셀을 지정하는 로우 디코더(190)와; 주소 버스를 통해 입력되는 16bits의 이진화 데이터를 디코딩하여 그 해독신호에 의해 해당 셀을 지정하고 제어 버스를 통해 입력되는 이진화 데이터를 디코딩하는 기능을 수행하는 컬럼 디코더(200)를 포함한다.
종래의 결점을 해결하기 위하여, 본 발명은 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치의 라이트 액세스를 향상시키기 위한 방법을 제공한다.
상기한 방법은 비휘발성 메모리 장치의 소정의 섹터와 일대일 매칭이 되는 캐쉬 메모리 장치를 상기 단일 칩 내에 내장하여 라이트 동작시 상기 캐쉬 메모리 장치에 데이터를 라이트 하는 단계를 포함하며; 리드 동작시 상기 캐쉬 메모리 장치에 저장된 데이터를 리드하는 단계를 포함하며; 그리고 시스템 오프시 프로그램 명령에 의해 상기 캐쉬 메모리 장치의 저장 데이터를 비휘발성 메모리 장치에 재기록하는 단계를 포함한다.
(작용)
이러한 장치 및 방법에 의하면, 비휘발성 메모리 장치를 구비한 데이터 처리 시스템은 라이트 동작시 비휘발성 메모리 영역에 데이터를 저장하지 않고 고속의 캐쉬 메모리 장치에 데이터를 저장하기 때문에 데이터 액세스에 걸리는 시간을 크게 줄일 수가 있다.
(실시예)
이하에서는 청구범위와 관련된 본 발명의 상세한 설명을 실시예를 통하여 설명한다.
첨부도면은 본 발명에 대한 이해를 한층 높이기 위해 포함된 것으로, 이 명세서의 일부를 구성한다.
도 2는 본 발명의 일실시예에 따른 비휘발성 메모리가 내장된 단일 칩 데이터 처리 시스템의 바람직한 실시예이다.
도 2를 참조하면, 플래시 메모리 장치(120)가 내장된 데이터 처리 장치(SOC 또는 MCU) 내에 소정의 메모리 용량을 갖는 캐쉬 메모리 장치(110)를 추가하여 라이트 동작시 플래쉬 메모리 장치(120)로 데이터 저장이 요구되면 플래쉬 메모리 장치(120)로 직접 데이터를 라이트하는 대신 캐쉬 메모리 장치(110)로 데이터를 라이트하는 메커니즘을 보여주고 있다.
또한, 상기한 메커니즘에서는 데이터 리드 동작시 비휘발성 플래시 메모리 장치(120)에 저장된 데이터를 리드하지 않고 캐쉬 메모리 장치(110)에 저장된 데이터를 리드하여 비휘발성 플래시 메모리 장치(120)에는 이전의 변경된 데이터가 저장되어 있지 않더라도 캐쉬 메모리 장치(110)에 저장된 데이터를 리드하므로 정상적인 데이터를 인출한다.
도 3은 도 2에 도시된 비휘발성 메모리 장치(120)와 캐쉬 메모리 장치(110)의 상세 블럭도이다.
비휘발성 플래시 메모리 장치는 섹터 단위로 데이터를 저장한다. 즉, 메모리 셀 어레이가 다수개의 섹터들로 블럭화되어 있어 데이터를 쓸 때 또는 지울 때 섹터 단위로 데이터가 저장되고 지워진다. 각 섹터의 크기는 비휘발성 플래시 메모리 소자의 구조에 따라 차이가 있지만, 일반적으로 256 Bytes, 512 bytes 및 1k bytes 정도로 구성된다.
본 발명의 바람직한 실시예로 제안한 캐쉬 메모리 장치의 스태틱 랜덤 액세스 메모리 셀 어레이(180)는 비휘발성 메모리 셀 어레이(150)를 구성하는 각 섹터와 일대일 매칭이 되도록 구성된다. 따라서 스태틱 랜덤 액세스 메모리 셀 어레이(180)의 싸이즈는 비휘발성 메모리 셀 어레이(150)를 구성하는 각 섹터의 싸이즈와 동일하다. 도 3을 참조하면 비휘발성 메모리 셀 어레이(150)의 메모리 용량을 64K bytes로 구성하면 각 섹터의 용량은 1k bytes가 되고 일대일 매칭 관계에 있는 스태틱 랜덤 액세스 메모리 셀 어레이(180)의 저장용량은 1k bytes가 된다.
비휘발성 플래시 메모리 장치가 내장된 데이터 처리 장치(SOC 또는 MCU)에 전원이 인가되면, 비휘발성 메모리 셀 어레이(150)는 초기에 소정의 프로그램 명령 데이터를 저정하고 있으나 스태틱 랜덤 액세스 메모리 셀 어레이(180)는 휘발성인 관계로 미지의(Unknown) 데이터를 저장한다.
이러한 스태틱 랜덤 액세스 메모리 셀 어레이(180)의 초기 상태를 보상하기 위해, 단일 칩 데이터 처리 장치(SOC 또는 MCU)는 펌웨어(Firmware, 프로그램 명령어)를 통해 시스템 동작중 내장된 비휘발성 메모리 셀 어레이(150)의 데이터가 변화되는 부분을 1섹터로 제한하고 해당되는 1섹터의 저장 데이터를 스태틱 랜덤 액세스 메모리 셀 어레이(180)에 복사한다. 이러한 과정을 통해 스태틱 랜덤 액세스 메모리 셀 어레이(180)는 1섹터의 저장 데이터와 동일한 데이터를 저장한다. 이러한 상황에서 비휘발성 메모리 소자를 내장한 데이터 처리 장치(SOC 또는 MCU)가 스태틱 랜덤 액세스 메모리 셀 어레이(180)와 일대일 매칭이 되는 1섹터의 저장 데이터를 액세스 하는 경우, 상기 데이터 처리 장치(SOC 또는 MCU)는 비휘발성 플래시 메모리 장치의 해당 섹터를 액세스 하지 않고 해당 섹터와 일대일 매칭이 되는 스태틱 랜덤 액세스 메모리 셀 어레이(180)에 저장되어 있는 데이터를 액세스 한다.
또한, 리드 동작시에도 스태틱 랜덤 액세스 메모리 셀 어레이(180)에 저장된 데이터를 액세스 한다. 이는 라이트시에 비휘발성 메모리 셀 어레이(150)의 해당 섹터와 일대일 매칭이 되는 스태틱 랜덤 액세스 메모리 셀 어레이(180)에 데이터를 저장하고 있어 리드시 비휘발성 메모리 셀 어레이(150)의 해당 섹터에 저장된 데이터를 리드하게 되면 변화되지 않은 잘못된 데이터를 액세스하는 결과를 가져와 시스템이 오동작할 수도 있기 때문이다.
전술한 바와 같이 플래시 메모리는 비휘발성 소자로 시스템 오프시 이전에 저장한 데이터를 그대로 유지한다. 반면에, 스태틱 랜덤 액세스 메모리로 고속의 데이터 저장능력을 갖는 캐쉬 메모리는 휘발성 소자로 시스템 오프시 이전의 데이터를 저장할 수가 없다. 시스템 동작중 라이트 동작시 액세스 타임을 빠르게 가져가기 위해 비휘발성 메모리 영역에는 데이터를 저장하지 않고 캐쉬 메모리에만 데이터를 저장하는 본 발명의 메커니즘에서는 실질적으로 비휘발성 메모리 영역에서의 데이터의 변화는 일어나지 않는다. 이런 경우 시스템이 오프상태로 들어갔다 재가동하면 캐쉬 메모리에 저장된 이전의 데이터는 모두 사라져버린다. 즉, 저장 데이터의 보존문제가 발생한다.
이러한 결점을 해결하기 위해 본 발명에서는 시스템(SOC 또는 MCU)이 가동을 중단하는 시점에 펌웨어를 통해 캐쉬 메모리에 저장되어 있는 데이터를 비휘발성인 플래시 메모리 영역으로 재기록(Write Back)하는 동작을 거치도록 하여 시스템 오프후 재가동시 정확한 데이터 값이 설정될 수 있도록 하였다.
요약하면, 본 발명에서는 시스템의 라이트 동작시 발생되는 액세스 타임을 최소화하기 위해 비휘발성 메모리 장치와 데이터를 주고 받을 수 있는 스태택 랜덤 액세스 메모리인 캐쉬 메모리를 추가하여 비휘발성 메모리 소자가 가지고 있는 단점을 개선하였다.
상술한 바와같이, 비휘발성 메모리 소자가 내장된 데이터 처리 장치에 고속의 데이터 저장능력을 갖는 캐쉬 메모리를 추가하여 라이트 동작을 수행하는 본 발명의 메커니즘에 의하면 라이트 동작시 액세스 타임이 향상되어 결국 시스템 전체의 동작속도가 크게 향상되는 잇점이 있다.

Claims (3)

  1. 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치에 있어서,
    시스템 버스에 접속되어 데이터 저장기능을 수행하는 데이터 저장장치와;
    데이터 및 주소 버스에 접속되어 외부와의 통신을 연결해주는 주변장치와;
    상기 시스템 버스에 접속되어 프로그램용 명령어들을 저장하는 비휘발성 메모리 장치와;
    상기 시스템 버스에 접속되고 상기 비휘발성 메모리 장치에 저장된 명령어의 인출 및 해독 기능과 상기 데이터 저장장치에 저장된 데이터의 인출 및 처리 그리고 그 결과를 재저장하는 중앙처리장치와; 그리고
    상기 시스템 버스 및 상기 비휘발성 메모리 장치에 접속되고 상기 비휘발성 메모리 장치의 각 섹터와 일대일 매칭되어 저장기능을 수행하는 캐쉬 메모리 장치를 포함하여 라이트 액세스를 향상시킨 단일 칩 데이터 처리 장치
  2. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치는 라이트 동작시 상기 캐쉬 메모리 장치에 데이터를 저장하고, 리드 동작시 상기 캐쉬 메모리 장치에 저장된 데이터를 액세스하며, 시스템 오프시 프로그램 명령에 의해 상기 캐쉬 메모리 장치에 저장된 데이터를 상기 비휘발성 메모리 장치로 재기록하는 것을 특징으로 하는 단일 칩 데이터 처리 장치.
  3. 비휘발성 메모리 장치가 내장된 단일 칩 데이터 처리 방법에 있어서,
    상기 비휘발성 메모리 장치의 소정의 섹터와 일대일 매칭이 되는 캐쉬 메모리 장치를 상기 단일 칩 내에 내장하여 라이트 동작시 상기 캐쉬 메모리 장치에 데이터를 라이트 하는 단계와;
    리드 동작시 상기 캐쉬 메모리 장치에 저장된 데이터를 리드하는 단계와; 그리고
    시스템 오프시 프로그램 명령에 의해 상기 캐쉬 메모리 장치의 저장 데이터를 비휘발성 메모리 장치에 재기록하는 단계를 포함하여 라이트 액세스를 향상시킨 단일 칩 데이터 처리 방법.
KR1020010000221A 2001-01-03 2001-01-03 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법 KR20020059158A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000221A KR20020059158A (ko) 2001-01-03 2001-01-03 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000221A KR20020059158A (ko) 2001-01-03 2001-01-03 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20020059158A true KR20020059158A (ko) 2002-07-12

Family

ID=27690641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000221A KR20020059158A (ko) 2001-01-03 2001-01-03 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20020059158A (ko)

Similar Documents

Publication Publication Date Title
US6000004A (en) Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block
US6654307B2 (en) DDR synchronous flash memory with virtual segment architecture
US8199587B2 (en) Memory devices and their operation with different sets of logical erase blocks
US5754567A (en) Write reduction in flash memory systems through ECC usage
KR100375217B1 (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US7573738B2 (en) Mode selection in a flash memory device
US6662262B1 (en) OTP sector double protection for a simultaneous operation flash memory
TWI446358B (zh) 固態儲存裝置中資料收集及壓縮
US20120072653A1 (en) Memory device with user configurable density/performance
US6108236A (en) Smart card comprising integrated circuitry including EPROM and error check and correction system
US5715423A (en) Memory device with an internal data transfer circuit
JP2003015929A (ja) 不揮発性メモリの制御方法
US20050286300A1 (en) Non-contiguous address erasable blocks and command in flash memory
KR100305994B1 (ko) 강유전체메모리를구비한시스템
JPH0256758B2 (ko)
US7269686B2 (en) Synchronous memory open page register
JP4442771B2 (ja) 記憶装置及びコントローラ
US6839818B2 (en) Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed
JP2002288999A (ja) 半導体メモリ
KR20020059158A (ko) 비휘발성 메모리 소자가 내장된 단일 칩 데이터 처리 장치및 그 동작 방법
KR910005316A (ko) 반도체 불휘발성 메모리장치
JPH05134928A (ja) メモリ装置
JPH0620487A (ja) 不揮発性半導体メモリ装置
JPH103434A (ja) 半導体ディスク装置及びその書き込み方式
WO2008001363A2 (en) Monolithic flash memory having integrated code and data memory portions

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination