JPH0620487A

JPH0620487A - 不揮発性半導体メモリ装置

Info

Publication number: JPH0620487A
Application number: JP17423492A
Authority: JP
Inventors: Yutaka Okamoto; 豊岡本; Yoshiyuki Tanaka; 義幸田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-07-01
Filing date: 1992-07-01
Publication date: 1994-01-28
Anticipated expiration: 2020-07-20
Also published as: JP3672576B2

Abstract

(57)【要約】【目的】本発明は、誤書き込みや再書き込みによる書
き込み回数の増大を防止してチップ寿命を向上させるこ
とを目的とする。【構成】メモリ手段１におけるブロック内のページア
ドレスと物理的な位置との対応を管理する管理手段と、
メモリ手段１の書き込み順に関する規則に従って次に使
用されるべきページの物理的な位置をポイントするポイ
ント手段と、データの書き込みに際しポイント手段でポ
イントされている位置を参照してデータを書き込む制御
手段１５とを有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気的に書き換え可能
な不揮発性半導体メモリ素子（ＥＥＰＲＯＭ）のうちの
ＮＡＮＤ型ＥＥＰＲＯＭを用いた不揮発性半導体メモリ
装置に関する。

【０００２】

【従来の技術】コンピュータの２次記憶装置には、現在
磁気ディスク装置が広く用いられているが、近年、電気
的に書き換え可能な不揮発性半導体メモリ（ＥＥＰＲＯ
Ｍ）が、その機械的強度に対する信頼性、低消費電力、
可搬性の良さ、高速アクセスといった特徴を生かして、
磁気ディスクを置き換えるような用途に使われだした。
しかし、磁気ディスク装置とＥＥＰＲＯＭには機能的な
相違点があるため、従来の磁気ディスク装置をそのまま
置き換えるためには、これを埋めるための制御が必要と
なる。

【０００３】ＥＥＰＲＯＭの一つとして、高集積化が可
能なＮＡＮＤ型ＥＥＰＲＯＭが知られている。これは、
複数のメモリセルをそれらのソース、ドレインを隣接す
るもの同士で共有する形で直列接続して一単位とし、ビ
ット線に接続するものである。メモリセルは通常、電荷
蓄積層と制御ゲートが積層されたＦＥＴＭＯＳ構造を有
する。メモリセルアレイは、ｐ型基板、又はｎ型基板に
形成されたｐ型ウェル内に集積形成される。ＮＡＮＤセ
ルのドレイン側は選択ゲートを介してビット線に接続さ
れ、ソース側はやはり選択ゲートを介して、ソース線
（基準電位配線に接続される（図１２）。メモリセルの
制御ゲートは、行方向に連続的に接続されてワード線と
なる。通常同一ワード線につながるメモリセルの集合を
１ページと呼び、一組のドレイン側及びソース側の選択
ゲートに挟まれたページの集合を１ＮＡＮＤブロック又
は単に１ブロックと呼ぶ（図１３）。通常１ブロックは
独立に消去可能な最小単位となる。

【０００４】ＮＡＮＤ型ＥＥＰＲＯＭの動作は次の通り
である。データの消去は１ＮＡＮＤブロック内のメモリ
セルに対して同時に行われる。即ち選択されたＮＡＮＤ
ブロックの全ての制御ゲートを基準電位ＶＳＳとし、ｐ
型ウェル及びｎ型基板に高電圧ＶＰＰ（例えば２０Ｖ）
を印加する。これにより、全てのメモリセルにおいて浮
遊ゲートから基板に電子が放出され、しきい値は負の方
向にシフトする。通常この状態を”１”状態と定義す
る。またチップ消去は全ＮＡＮＤブロックを選択状態に
することによりなされる。

【０００５】データの書き込み動作は、ビット線から最
も離れた位置のメモリセルから順に行われる。ＮＡＮＤ
ブロック内の選択された制御ゲートには高電圧ＶＰＰ
（例えば２０Ｖ）を印加し、他の非選択ゲートには中間
電位ＶＭ（例えば１０Ｖ）を与える。またビット線には
データに応じて、ＶＳＳ又はＶＭを与える。ビット線に
ＶＳＳが与えられたとき（”０”書き込み）、その電位
は選択メモリセルに伝達され、浮遊ゲートに電子注入が
生ずる。これによりその選択メモリセルのしきい値は正
方向にシフトする。通常この状態を”０”状態と定義す
る。ビット線にＶＭが与えられた（”１”書き込み）メ
モリセルには電子注入は起らず、従ってしきい値は変化
せず負に留まる。データの読み出し動作はＮＡＮＤブロ
ック内の選択されたメモリセルの制御ゲートをＶＳＳと
して、それ以外の制御ゲート及び選択ゲートをＶＣＣと
し選択メモリセルで電流が流れるか否かを検出すること
により行われる。

【０００６】ＮＡＮＤ型ＥＥＰＲＯＭではデータの書き
込みはソース線に近いページからドレイン側のページに
順に行なわれる必要がある。その必要性を図１４を参照
して以下に説明する。”１”書き込みは中間電位ＶＭ
（１０Ｖ程度）を選択メモリセルのドレインに転送し、
電子の注入を起こさせず消去状態（即ち負のしきい値）
を保つ。図１４は制御ゲート１が選択状態（ＶＰＰ）の
ときを示している。よって制御ゲート２は非選択でＶＭ
が与えられている。またドレインにもＶＭ（”１”書き
込み）が与えられている。図１４（ａ）はソース側から
書き込みを行なったときの図、図１４（ｂ）はドレイン
側から書き込みを行なった場合のものである。図１４
（ａ）の場合ドレイン側のセルＭａ２のしきい値は負で
あるので、ドレインの電位ＶＭは確実にソース側セルＭ
ａ１に転送される。しかしながら、図１４（ｂ）の場合
ドレイン側セルＭｂ２にすでに”０”書き込み動作がな
され、正のしきい値（たとえば３．５Ｖ）を持っていた
とすると、ソース側セルＭｂ１に”１”を書き込む際、
セルＭｂ１にはＶＭからセルＭｂ２のしきい値電圧分差
し引いた電圧しか転送されてこない。よってセルＭｂ１
では制御ゲートと基板間の電位差が大きくなって誤書き
込みが起こる可能性がある。以上のようにソース側から
順に書き込む手段は誤書き込みを防ぐ意味で重要であ
る。

【０００７】従来磁気ディスク装置では、データの読み
出しや書き込みといったアクセスの単位はセクタであっ
た。媒体の円周上に形成されるトラックは数十個のセク
タに分割されていて、このセクタには、回転方向に従っ
て順に番号（アドレス）が付いている。いま仮に１トラ
ックに５０セクタあったとして、１回目のアクセスで第
５セクタから４セクタ分のデータを書き込み、２回目の
アクセスで第１セクタから４セクタ分のデータを書き込
むといったアクセスは普通に行われる。一方、ＮＡＮＤ
型ＥＥＰＲＯＭのアクセス単位はページである。４Ｍビ
ットＮＡＮＤ型ＥＥＰＲＯＭを例に取ると、１ページは
５１２バイトで、１ブロックは８ページで構成されてい
る。よって、磁気ディスク装置をＮＡＮＤ型ＥＥＰＲＯ
Ｍで置き換えるような応用において、ディスクの１セク
タをＮＡＮＤ型ＥＥＰＲＯＭの１ページマッピングする
と変換が容易である。しかしながら、磁気ディスクと同
様に、１ブロック中のソース側から５番目のページから
４ページを書き込んでから、１番目から４ページを書き
込むといったアクセスを行うと先に述べたように、誤書
き込みが起こる可能性がある。

【０００８】これを避けるための一つの方法は、２回目
のアクセスにおいて、最初に書いた第５ページから４ペ
ージ分を１度バッファに待避してからこのブロックを消
去し、第１ページから８ページ分のデータを書き込むと
いう手順を踏むことである。しかし、この操作は、ＥＥ
ＰＲＯＭの限られた書き換え回数を浪費することにな
る。また他の方法は、ＮＡＮＤ型ＥＥＰＲＯＭのアクセ
ス単位を消去単位のブロックにしてしまうことである。
この場合には、前述のようなブロックの一部のデータを
書き換えるには、ブロック内の既に書き込まれたデータ
を一旦バッファに読み込み、書き換えるデータをバッフ
ァ上で重ね書きし、上記と同様に、このブロックを消去
して、第１ページから８ページ分のデータを書き込むと
いう手順を踏む。

【０００９】

【発明が解決しようとする課題】以上のようにＮＡＮＤ
型ＥＥＰＲＯＭでは、データのアクセスは磁気ディスク
のセクタに相当するページを単位として行われるが、磁
気ディスクのようにページ単位でランダムなデータ書き
込みを行うと、ブロック内での書き込み順が規則からは
ずれて誤書き込みをする可能性がでるという問題があっ
た。これを避けるために、バッファに先に書き込まれた
データを吸い上げてブロック消去を行った後に再書き込
みをすることは、書き換え回数を増大させて、チップの
寿命を縮めるという問題があった。また、アクセス単位
をブロックすると、データの書き込みもブロック内の全
てのページに対して１度に行われる。このとき、書き込
まれるべきデータはバッファからＮＡＮＤ型ＥＥＰＲＯ
Ｍに転送されるが、バッファ内のデータは、全てが有効
であるとは限らない。即ち、あるブロックに書き込みを
行う場合で、その書き込みがそのブロックに対する初め
ての書き込みである場合、又はそのブロックに書き込ん
であるデータを無効にする場合、書き換えに先だってブ
ロック内のデータを読み出す必要はない。よって、この
とき一部のページにだけしか書き込むデータがなけれ
ば、残りのページに対するデータは無効である。通常、
無効部分にデータはセットされないから、バッファが前
に使われた時の”消し残した”データが残っていて、こ
れがそのまま書き込まれる。従来の磁気ディスク装置で
は、データとして”１”を書き込む場合も”０”を書き
込む場合も書き込みの時間に違いはなかった。しかし、
ＮＡＮＤ型ＥＥＰＲＯＭの場合は、先に説明したように
消去状態では、全てのデータは”１”であり、”０”の
データを書き込む場合だけ電子の注入が行われる。ま
た、電子の注入にかかる時間は、ビットごとに一定して
いないので、”０”が正常に書き込まれたかどうかをベ
リファイしながら進められる。よって、もしページ内の
データが全て”１”であったなら、書き込みは瞬時にし
て終了する。さらに、電子の注入が起きないから酸化膜
に対するストレスも軽減される。このように、ＮＡＮＤ
型ＥＥＰＲＯＭの特性を考慮すると、無効なデータ部分
は全て”１”に設定しておけば、これが１ページにわた
った場合そのページの書き込みには無駄な時間をかけな
いで済むはずであるが、従来の入出力システムはこのよ
うな特性を持たない磁気ディスクのためのものであった
から、この点に関する考慮がなされていなかった。

【００１０】本発明は、上述のような問題に鑑みなされ
たもので、書き込み順の逆転による誤書き込みや再書き
込みによる書き込み回数の増大を防止し、またメモリセ
ルの絶縁膜に無駄なストレスを与えることを防止してチ
ップの寿命を向上させ、さらに書き込みに要する時間を
最小限に抑えることのできる不揮発性半導体メモリ装置
を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、複数個のページから構成される
ブロックに分割されたメモリセルアレイを備えたメモリ
手段と、前記ブロック内のページアドレスと物理的な位
置との対応を管理する管理手段と、前記メモリ手段の書
き込み順に関する規則に従って次に使用されるべき前記
ページの物理的な位置をポイントするポイント手段と、
データの読み出しに際しては前記管理手段で管理された
前記ブロック内のページアドレスと物理的な位置との対
応を参照して必要なデータをアクセスし、データの書き
込みに際しては前記ポイント手段でポイントされている
次に使用されるべき前記ページの物理的な位置を参照し
てデータを書き込み前記管理手段及びポイント手段の内
容を更新する制御手段とを有することを要旨とする。

【００１２】第２に、複数のブロックに分割されたメモ
リセルアレイを備えたメモリ手段と、前記ブロックを単
位とするデータの書き込み及び読み出しを行うためのバ
ッファと、前記ブロックへの書き込みに際し当該ブロッ
ク内に既に書き込まれたデータを前記バッファに予め読
み込んでいない場合には当該バッファ内の有効なデータ
が存在しない領域のデータを全て消去状態のデータと同
じになるように初期化する制御手段とを有することを要
旨とする。

【００１３】

【作用】上記構成において、第１に、メモリ手段へのデ
ータの書き込みに際しては、ホストシステム等からのペ
ージへのアクセス順序によらず、書き込み順に関する規
則、即ち常にブロック内のソース側等のページから書き
込みが行われる。これによりドレイン側等のページが先
に書き込まれたことに起因する誤書き込みや、ドレイン
側等に書き込まれたデータを消してから再書き込みを行
うことによる書き込み回数の増大でチップの寿命を縮め
ることが回避される。

【００１４】第２に、ブロックへのデータの書き込みに
際し、バッファ内の有効なデータが存在しない領域のデ
ータが、全て消去状態のデータと同じになるように初期
化される。これにより無効なデータのみで満たされたペ
ージの書き込みが最短時間で終了し、またメモリセルの
絶縁膜に対して無駄なストレスを与えることがなくなっ
てチップの寿命を縮めることが回避される。

【００１５】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１６】図１は、本発明の第１実施例に係る不揮発
性半導体メモリ装置の全体構成を示すブロック図であ
る。同図において１はメモリ手段としてのＮＡＮＤ型Ｅ
ＥＰＲＯＭモジュールであり、複数個のページからなる
ブロックに分割されたメモリセルアレイで構成されてい
る。ＥＥＰＲＯＭモジュール１はデータ線で結ばれたホ
ストインターフェイス３を介して図示省略のホストシス
テムに接続されている。データ線上には、マルチプレク
サ１０及びデータバッファ１１が設けられている。ま
た、ホストインターフェイス３内には、データレジスタ
４、アドレスレジスタ５、カウントレジスタ６、コマン
ドレジスタ７、ステータレジスタ８及びエラーレジスタ
９が設けられている。１２はコントロールロジック、１
３はＥＣＣ（誤差修正コード）ジェネレータ／チェッ
カ、１４はアドレスジェネレータ、１５は制御手段とし
ての機能を有するＣＰＵ、１６は後述のページ管理テー
ブル等が読み込まれる作業用ＲＡＭ、１７は制御プログ
ラムＲＯＭである。制御プログラムＲＯＭ１７には、デ
ータ書き込み等のための一連の制御プログラムが格納さ
れるようになっている。

【００１７】本実施例のメモリ装置は、不揮発性メモリ
領域であるＥＥＰＲＯＭモジュール１に記録されるデー
タに関し、そのブロック内でのページ位置を割付け、管
理するためにページ管理テーブルを使用する。このテー
ブルは、他のユーザ・データとともにＥＥＰＲＯＭモジ
ュール１に記録されるが、この装置が起動するときに自
動的に作業用ＲＡＭ１６に読み込まれる。また、このテ
ーブルはＥＥＰＲＯＭモジュール１への書き込みが行わ
れる度にその内容が更新されるが、この更新されたテー
ブルは、その都度、或いは装置の使用が終了する時点で
ＥＥＰＲＯＭモジュール１に書き戻されることとする。

【００１８】図２は、ブロック内のページアドレス（論
理ページ）と物理的な位置（物理ページ）との対応を管
理し、ＥＥＰＲＯＭモジュール１の書き込み順に関する
規則に従って次に使用されるべきページの物理的な位置
をポイントするための管理手段としてのページ管理テー
ブル２０の１例である。このページ管理テーブル２０
は、図２（ａ）に示すようにｎ個の領域に分割されてい
て、各領域１８はＥＥＰＲＯＭモジュール１の各ブロッ
クに対応している。ここでは簡単のため、メモリ装置を
構成しているＮＡＮＤ型ＥＥＰＲＯＭが４ＭビットＥＥ
ＰＲＯＭ１個であると仮定すると、ｎ即ちブロック数は
１２８である。これらの領域１８は、さらに、同図
（ｂ）に示すようにポイント手段となる１個のポインタ
２１とページ数（＝８）のフラグ領域２２から構成され
ている。ポインタ２１はブロック内のページへの書き込
みをソース側から順に行うためのものでまだ書き込みの
行われていない最もソース側のページを示すものとし、
もしこの値がブロック当たりのページ数を越えた場合
（この例では９になった場合）には、ブロック消去をし
ないと書き込みが行えないことを示すものとする。論理
ページのフラグ２２は、その論理ページがまだ書き込ま
れていない場合には”０”に設定され、書き込まれた場
合には、実際に書き込まれた物理的な位置をソース側か
ら何番目の物理ページであったかで示すものとする。

【００１９】具体的な例を用いてデータが記録される際
の動作の概要を述べる。あるブロックに、まだ何も書き
込まれていなかったとすると、そのあるブロックに対応
するページ管理テーブル２０の領域１８中のポインタ及
びフラグの内容は、図３（ａ）のようになっている。こ
のとき、このブロックの第５論理ページから３ページ分
のデータを書き込むとする。まず、ポインタ２１の値が
１であるから、第５論理ページの内容は、一番ソース側
の物理ページに書き込まれ、第５論理ページのフラグ２
２の値は１に更新され、ポインタ２１の値もソース側か
ら２番目のページを示すためにインクリメントされる。
この操作がさらに２ページ分繰り返されて、図３（ｂ）
のように更新される。次に、同じブロックに第１論理ペ
ージから５ページ分の書き込みを行うとすると、ポイン
タ２１は４番目の物理ページを指しているから、ここか
ら５ページ分の書き込みを行い、テーブルを図３（ｃ）
のように更新する。この結果、ポインタ２１は９になる
ので、このブロックへの次回の書き込みは、書き換えら
れないデータをバッファに待避してからブロック消去を
行って新たなデータとともに書き戻すといった処理が必
要になる。例えば、図３（ｃ）の状態で、第１論理ペー
ジから２ページ分のデータを書き換えるとすると、書き
換えられない第３論理ページから第７論理ページの内容
をバッファに吸い上げてブロック消去を行い、ポインタ
２１も１に初期化する。その後、バッファ内の７ページ
分のデータをブロックに書き込む。この場合の更新され
たテーブルの内容を図３（ｄ）に示す。また、ポインタ
の内容が９になっていなくても、書き込もうとするペー
ジ数が残りページ数より多い場合にも（例えば、図３
（ｂ）の状態で第３論理ページから６ページ分の書き込
み要求がきた場合）、同様の処理をする必要がある。デ
ータの読み出しに際しては、ブロック内のページアドレ
スと物理的な位置との対応をこのページ管理テーブル２
０から求め必要なデータをアクセスする。

【００２０】次に、この装置の動作をフローチャートを
用いて説明する。ホストシステムは、図１のホストイン
ターフェース３内のアドレスレジスタ５にアクセス開始
アドレスを、カウントレジスタ６にアクセスしたいデー
タのセクタ長をセットし、最後にコマンドレジスタ７に
読み出し／書き込み等の命令をセットする。ホストイン
ターフェース３のコマンドレジスタ７にアクセス命令が
書き込まれると、コントローラ内のＣＰＵ１５は、コマ
ンドレジスタ７内の命令を読み込み、制御プログラムＲ
ＯＭ１７に納められたコマンド実行のための一連の制御
プログラムを実行する。以下の説明では、簡単のためホ
ストシステムの指定してくるセクタ長とＥＥＰＲＯＭモ
ジュール１におけるページ長は一致しているものと仮定
する。

【００２１】図４は、ＥＥＰＲＯＭモジュール１からデ
ータを読み出す手順を示すフローチャートである。ま
ず、図１のＣＰＵ１５は、ホストインターフェース３に
セットされた開始アドレスとページ管理テーブル２０内
のアドレス変換テーブルを参照して読み出しを行うべき
ＥＥＰＲＯＭモジュール１の物理的なアドレスを決定す
る（ステップ１０１）。次に、ＥＥＰＲＯＭモジュール
１からデータバッファ１１にデータを読み出す（ステッ
プ１０２）。次いで、後に詳述するようなエラー処理及
びデータバッファ１１からホストシステムへのデータ転
送等を実行する（ステップ１０３〜１０５）。

【００２２】図５は、ＥＥＰＲＯＭモジュールからデー
タバッファにデータを読み出す手順を示すフローチャー
トである。ＣＰＵ１５は、ＥＥＰＲＯＭモジュール１を
マルチプレクサ１０を通してアクセスし読み出しモード
に設定し、データバッファ１１を読み出しモードに設定
する（ステップ２０１，２０２）。アドレスジェネレー
タ１４には、読み出しを行うべきＥＥＰＲＯＭモジュー
ル１の物理的なアドレスを設定する（ステップ２０
３）。そして、データバッファ１１に、読み出したデー
タを蓄えるべき領域を決定してその先頭番地をデータバ
ッファ１０への書き込みアドレスとして設定する（ステ
ップ２０４）。その後、コントロールロジック１２に対
してデータ読み出しのための定められたシーケンスを実
行するように指令を送る。

【００２３】コントロールロジック１２は、マルチプレ
クサ１０をＥＥＰＲＯＭモジュール１からの読み出しデ
ータがデータバッファ１１に流れるように設定し、アド
レスジェネレータ１４の内容をインクリメントしなが
ら、１セクタ分のデータを読み出す（ステップ２０
５）。また、ＥＣＣジェネレータ／チェッカ１３をこれ
らのデータ及びこれに付随して読み出されるＥＣＣコー
ドを使って誤りを検出するように制御する。１セクタ分
のデータが読み出されると、ＣＰＵ１５は、ＥＣＣジェ
ネレータ／チェッカ１３をチェックしデータの誤りを検
査する（ステップ２０６）。誤りが検出されなかった場
合、又は検出されても訂正が行えた場合は、データバッ
ファ１１からホストシステムにデータを転送する。も
し、訂正不可能な誤りが検出された場合には、ホストシ
ステムに対するデータ転送は行わずに、ＣＰＵ１５は、
ホストインターフェース３内のステータスレジスタ８に
エラーが起きたことを示すコードを、エラーレジスタ９
にエラーの内容を示すコードを設定し、ホストシステム
に命令の実行が異常終了したことを通知して処理を終了
する（ステップ２０７〜２１０）。

【００２４】図６は、データバッファからホストシステ
ムにデータを転送する手順を示すフローチャートであ
る。ＣＰＵ１５は、データバッファ１１に読み出したデ
ータが蓄えられた領域の先頭番地を同バッファからの読
み出しアドレスとして設定し（ステップ３０１，３０
２）、コントロールロジック１２に対して、ホストシス
テムに１セクタ分のデータの転送を行うように指令す
る。コントロールロジック１２は、データバッファ１１
とホストインターフェース３を制御してホストシステム
に対して１セクタ分のデータを転送し（ステップ３０
３）、これが終了するとアドレスレジスタ５を１セクタ
分進め、カウントレジスタ６から１を減じ、ＣＰＵ１５
に転送が終了したことを通知する。ホストシステムに転
送すべきデータが残っている限り、ＣＰＵ１５はこの制
御を繰り返す。読み出しデータが全て転送されたら、Ｃ
ＰＵ１５は、ホストインターフェース３内のステータス
レジスタ８にエラーの無かったことを示すコードを設定
し、ホストシステムに命令の実行が終了したことを通知
して処理を終了する。

【００２５】図７及び図８は、ＥＥＰＲＯＭモジュール
１へデータを書き込む手順を示すフローチャートであ
る。ＣＰＵ１５はホストインターフェース３にセットさ
れた開始アドレスから、ホストシステムが書き込みを行
おうとしているＥＥＰＲＯＭモジュール１上のブロック
を割り出す（ステップ４０１）。ホストシステムの指示
するＥＥＰＲＯＭモジュール１のブロック中の未使用ペ
ージ数が、書き込まれるページ数より少なく、かつ、ホ
ストシステムからの要求がこのブロックのデータの全て
を書き換えるものでない場合は、ブロック内の書き換え
られないデータをデータバッファに読み込む（ステップ
４０２〜４０４）。ＥＥＰＲＯＭからデータバッファ１
１にデータを読み出す手順は、先に図５のフローチャー
トを用いて説明した。ブロック内の重ね書きされない部
分のデータが全てバッファに読み込まれるまで、図５の
処理が繰り返される。ブロック中の未使用ページ数が、
書き込まれるページ数以上の場合以外は、この後にブロ
ック消去を行う（ステップ４０５）。次いで、後に詳述
するようなホストシステムからデータバッファ１１への
書き込みデータの転送、データバッファ１１からＥＥＰ
ＲＯＭモジュール１へのデータの書き込み処理及びエラ
ー処理等を実行し、さらにページ管理テーブル中のポイ
ンタを初期化する（ステップ４０６〜４１１）。

【００２６】図９は、ホストシステムからデータバッフ
ァに書き込みデータを転送する手順を示している。ＣＰ
Ｕ１５は、データバッファ１１を書き込みモードに設定
し（ステップ５０１）、ホストシステムから転送されて
くるデータが蓄えられるデータバッファ１１上のアドレ
スを同バッファへの書き込みアドレスとして設定する
（ステップ５０２）。その後、コントロールロジック１
２に対して、ホストシステムから１セクタ分のデータの
転送を行うように指令する。コントロールロジック１２
は、データバッファ１１とホストインターフェース３を
制御してホストシステムから１セクタ分のデータを受け
取り、これが終了するとＣＰＵ１５に転送が終了したこ
とを通知する（ステップ５０３）。図９の処理は、ホス
トシステムから転送すべきデータが残っていて、かつ、
データバッファ１１にＥＥＰＲＯＭモジュール１の書き
込みを行おうとしているブロックのためのデータが不足
している限り続けられる。ホストシステムからの転送が
終了したら、ＣＰＵ１５はホストインターフェース３に
セットされた開始アドレスに対応するブロックのページ
管理テーブルのポインタを参照して、先に説明したよう
に、データバッファ１１に蓄えられた１ページ分のデー
タが書き込まれるべきＥＥＰＲＯＭモジュール１上の該
当ブロックのページ位置を決定し、書き込みを行う。

【００２７】図１０は、データバッファ内のデータ１ペ
ージ分をＥＥＰＲＯＭモジュールに書き込む手順を示し
たフローチャートである。ＣＰＵ１５は、ＥＥＰＲＯＭ
モジュール１とデータバッファ１１に必要ならば初期設
定を施した後（ステップ６０１，６０２）、書き込みを
行うページの先頭アドレスをアドレスジェネレータ１４
に設定し（ステップ６０３）、データバッファ１１に
は、書き込まれるデータの先頭アドレスを同バッファの
読み出しアドレスとして設定する（ステップ６０４）。
そして、コントロールロジック１２に対してデータ書き
込みのための定められたシーケンスを実行するように指
令を送る。コントロールロジック１２は、マルチプレク
サ１０をデータバッファ１１からの書き込みデータがＥ
ＥＰＲＯＭモジュール１に流れるように設定し、アドレ
スジェネレータ１４の内容をインクリメントしながらデ
ータを書き込む（ステップ６０５）。また、ＥＣＣジェ
ネレータ／チェッカ１３をこれらのデータからＥＣＣコ
ードを生成するように制御し、データとともにこのコー
ドも記録する（ステップ６０６）。図１０の処理は、書
き込みエラーが発生するか、該当ブロックに書き込むべ
き、データを書き終えるかするまで、ページ管理テーブ
ルのポインタをインクリメントしながら続けられる。デ
ータの書き込みが正常に行えなかった場合は必要なエラ
ー処理を行い、再度、書き込みを行う（ステップ６０
７，６０８）。書き込みが正常に終了したらページ管理
テーブルの内容を更新する。ホストシステムの要求する
データを全て記録し終えるか、エラーからの回復が不可
能で処理を中断した場合は、ＣＰＵ１５は、ホストイン
ターフェース３内のステータスレジスタ８に所定のコー
ドを設定し、ホストシステムに命令の実行が終了したこ
とを通知する。

【００２８】なお、本実施例では、ＥＥＰＲＯＭモジュ
ールは、ホストインターフェースを介して、ホストシス
テムと並行して動作可能なコントローラにより制御され
る形態を取っているが、ホストシステムのＣＰＵにより
直接制御される形態を取ってもよい。

【００２９】次いで、図１１を用いて本発明の第２実施
例を説明する。ＣＰＵ１５は、インターフェース２５を
とおしてＥＥＰＲＯＭモジュール１をアクセスする。ま
た、アクセスに際しては、ＲＡＭ２６の一部に設けられ
たバッファ３０を使用するようになっている。いま、Ｅ
ＥＰＲＯＭモジュール１が、４ＭビットＮＡＮＤ型ＥＥ
ＰＲＯＭで構成されているとすると、１ブロックは４ｋ
バイトであるからバッファ３０の大きさ、即ち入出力の
単位は４ｋバイトである。バッファ３０中の３１〜３８
に相当する部分は、ＮＡＮＤ型ＥＥＰＲＯＭのブロック
中のページに相当する部分であるが、この装置では独立
したデータとしては扱われない。

【００３０】まず、ＥＥＰＲＯＭモジュール１内のある
ブロック２のデータの一部を書き換える場合を考える。
ブロック２の書き換えられない部分のデータは残さなけ
ればならないので予め読み出す必要があるが、この装置
ではアクセス単位が１ブロックであるから、ブロック２
のデータ全てがバッファ３０に転送される。次にバッフ
ァ３０上でデータの書き換えが行われ、同時にＥＥＰＲ
ＯＭモジュール１のブロック２は消去される。そして、
バッファ３０の内容が、ソース側のページから順に１ブ
ロック分書き込まれる。

【００３１】次に、ブロック２の内容は無効にして、３
ページ分のデータだけを書き込む場合を考える。この場
合ブロック２のデータは破棄するので予め読み出す必要
はない。ブロック２は即消去される。いま仮に、３ペー
ジ分のデータがページ３１〜３３の位置に書き込まれる
ものであるとすると、ＣＰＵ１５はまずこの部分にデー
タを設定する。この時点では、バッファ３０内の３４〜
３８には、このアクセスの前にＥＥＰＲＯＭモジュール
にアクセスを行った時のデータがそのまま残っている。
よって、このままバッファ３０のデータをブロック２に
書き込むと、本来意味の無いデータの入ったページ３４
〜３８の内容がベリファイまでされてそのまま書き込ま
れるため無駄な時間を浪費する。そこで、ＣＰＵ１５
は、ブロック２への書き込みに先だって、バッファ３０
内の３４〜３８にはＥＥＰＲＯＭモジュールの消去時の
データである”１”をセットする。このように、本実施
例では、データの書き込みに際し、バッファ３０内の有
効なデータが存在しない領域のデータが全て消去状態の
データと同じになるように初期化されるので、書き込み
が最短時間で終了し、かつ、ＮＡＮＤ型ＥＥＰＲＯＭの
酸化膜に対して無駄なストレスを与えることが回避され
る。

【００３２】なお、本実施例では、ＥＥＰＲＯＭモジュ
ール１はインターフェース２５を介してバス２７上のＣ
ＰＵ１５により直接制御される形態を取っているが、イ
ンターフェース２５とＥＥＰＲＯＭモジュール１の間に
介在しＣＰＵ１５と並行して動作可能なコントローラに
より制御される形態を取ってもよい。その他、本実施例
はその主旨を逸脱しない範囲で種々変形して用いること
ができる。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
第１に、メモリ手段へのデータの書き込みに際しては、
ホストシステムからのページへのアクセス順によらず、
書き込み順に関する規則、即ち常にブロック内のソース
側等のページから書き込みが行われるため、ドレイン側
等のページが先に書き込まれたことに起因する誤書き込
みや、ドレイン側等に書き込まれたデータを消してから
再書き込みを行うことによる書き込み回数の増大が防止
されてチップの寿命を向上させることができる。

【００３４】第２に、ブロックへのデータの書き込みに
際し、バッファ内の有効なデータが存在しない領域のデ
ータが、全て消去状態のデータと同じになるように初期
化されるため、無効なデータのみで満たされたページの
書き込みが最短時間で終了し、またメモリセルの絶縁膜
に対し無駄なストレスを与えることがなくなってチップ
の寿命を向上させることができる。

【図面の簡単な説明】

【図１】本発明に係る不揮発性半導体メモリ装置の第１
実施例を示すブロック図である。

【図２】第１実施例におけるページ管理テーブルの構成
を示す図である。

【図３】上記ページ管理テーブルの操作を説明するため
の図である。

【図４】第１実施例においてＥＥＰＲＯＭモジュールか
らデータの読み出し処理を説明するためのフローチャー
トである。

【図５】第１実施例においてＥＥＰＲＯＭモジュールか
らデータバッファへのデータの読み出し処理を説明する
ためのフローチャートである。

【図６】第１実施例においてデータバッファからホスト
システムへの読み出しデータの転送処理を説明するため
のフローチャートである。

【図７】第１実施例においてＥＥＰＲＯＭモジュールへ
のデータの書き込み処理を説明するためのフローチャー
トである。

【図８】第１実施例においてＥＥＰＲＯＭモジュールへ
のデータの書き込み処理を説明するためのフローチャー
トである。

【図９】第１実施例においてホストシステムからデータ
バッファへの書き込みデータの転送処理を説明するため
のフローチャートである。

【図１０】第１実施例においてデータバッファ内のデー
タをＥＥＰＲＯＭモジュールに書き込む処理を説明する
ためのフローチャートである。

【図１１】本発明の第２実施例を示すブロック図であ
る。

【図１２】ＥＥＰＲＯＭの一つのＮＡＮＤセルを示す等
価回路図である。

【図１３】ＥＥＰＲＯＭのメモリセルアレイを示す等価
回路図である。

【図１４】ＮＡＮＤ型ＥＥＰＲＯＭの書き込み動作を説
明するための図である。

【符号の説明】

１ＥＥＰＲＯＭモジュール（メモリ手段）２ブロック１５ＣＰＵ（制御手段）２０管理手段となるページ管理テーブル２１ポイント手段となるポインタ３０バッファ

Claims

【特許請求の範囲】

【請求項１】複数個のページから構成されるブロック
に分割されたメモリセルアレイを備えたメモリ手段と、
前記ブロック内のページアドレスと物理的な位置との対
応を管理する管理手段と、前記メモリ手段の書き込み順
に関する規則に従って次に使用されるべき前記ページの
物理的な位置をポイントするポイント手段と、データの
読み出しに際しては前記管理手段で管理された前記ブロ
ック内のページアドレスと物理的な位置との対応を参照
して必要なデータをアクセスし、データの書き込みに際
しては前記ポイント手段でポイントされている次に使用
されるべき前記ページの物理的な位置を参照してデータ
を書き込み前記管理手段及びポイント手段の内容を更新
する制御手段とを有することを特徴とする不揮発性半導
体メモリ装置。
【請求項２】複数のブロックに分割されたメモリセル
アレイを備えたメモリ手段と、前記ブロックを単位とす
るデータの書き込み及び読み出しを行うためのバッファ
と、前記ブロックへの書き込みに際し当該ブロック内に
既に書き込まれたデータを前記バッファに予め読み込ん
でいない場合には当該バッファ内の有効なデータが存在
しない領域のデータを全て消去状態のデータと同じにな
るように初期化する制御手段とを有することを特徴とす
る不揮発性半導体メモリ装置。