KR20020058593A - 반도체소자의 금속 배선 형성방법 - Google Patents

반도체소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR20020058593A
KR20020058593A KR1020000086706A KR20000086706A KR20020058593A KR 20020058593 A KR20020058593 A KR 20020058593A KR 1020000086706 A KR1020000086706 A KR 1020000086706A KR 20000086706 A KR20000086706 A KR 20000086706A KR 20020058593 A KR20020058593 A KR 20020058593A
Authority
KR
South Korea
Prior art keywords
contact hole
hard mask
forming
cleaning
wiring layer
Prior art date
Application number
KR1020000086706A
Other languages
English (en)
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000086706A priority Critical patent/KR20020058593A/ko
Publication of KR20020058593A publication Critical patent/KR20020058593A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

오버랩 마진을 증대시키고 신뢰성을 확보하면서 콘택홀 상부의 플러그의 손실을 줄이기에 알맞은 반도체소자의 금속 배선 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명 반도체소자의 금속 배선 형성방법은 기판의 일영역에 일정폭을 갖는 하부배선층을 형성하는 공정, 상기 하부배선층의 일영역이 드러나도록 상기 기판상에 콘택홀을 갖는 층간절연막과 하드마스크를 차례로 적층 형성하는 공정, 상기 콘택홀을 연속으로 1차, 2차 세정하는 공정, 상기 콘택홀을 포함한 상기 하드마스크상에 도전층을 형성하는 공정, 상기 도전층과 상기 하드마스크를 동시에 제거하여 상기 콘택홀 상부에 콘택플러그를 형성하는 공정, 상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 상부배선층을 형성하는 공정을 포함함을 특징으로 한다.

Description

반도체소자의 금속 배선 형성방법{METHOD FOR FABRICATING A METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 금속 배선 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 금속 배선 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래에 따른 반도체소자의 금속 배선 형성방법을 나타낸 공정단면도이다.
그리고 도 2는 종래 공정 단계에 따른 콘택홀 상부의 CD 증가율을 나타낸 그래프이다.
종래 반도체소자의 금속 배선 형성방법은 도 1a에 도시한 바와 같이 실리콘기판(1)의 일영역에 하부배선층(2)을 형성한다.
그리고 하부배선층(2)을 포함한 실리콘기판(1)상에 층간절연막(43)을 형성한다.
그리고 사진식각공정으로 하부배선층(2)의 일영역이 드러나게 콘택홀을 형성한다.
이때 콘택홀의 임계치수(Critical Dimension)를 기준점으로 정한다.
이후에 도 1b에 도시한 바와 같이 콘택홀내에 텅스텐막을 증착하기 전에 RF세정을 한다. 이에 의해서 콘택홀 상부의 층간절연막(3)이 테이퍼지게 된다.
이와 같이 RF세정후에 도 2에 도시한 바와 같이 콘택홀 상부의 CD가 급격히 증가함을 알수 있다.
다음에 콘택홀 및 층간절연막(3)상에 텅스텐막을 증착한 후 식각해서 도 1c에 도시한 바와 같이 콘택홀내에 텅스텐 플러그(4)를 형성한다. 이때 텅스텐 플러그(4)는 콘택홀 상부의 테이퍼진 부분에는 형성되지 않고 텅스텐이 모두 식각된다.
또한 텅스텐을 식각한 후의 콘택홀 상부 CD는 도 2에 도시한 바와 같이 RF세정후보다 약간 증가하였다.
그리고 도 1d에 도시한 바와 같이 텅스텐 플러그(4)를 포함한 층간절연막(3)상에 금속층을 증착한 후에 사진 식각하여 텅스텐 플러그(4)상에 상부배선층(5)을 형성한다.
이때 상부배선층(5)은 콘택홀 상부의 테이퍼진 부분 때문에 텅스텐 플러그(4)를 충분히 오버랩하지 못하고 텅스텐 플러그(4)와 접하는 부분이 언터컷(under-cut)되는 문제가 발생한다.
그리고 도 3은 종래의 콘택홀 상부의 CD 증가를 나타낸 사진으로, 도 1c에 도시한 바와 같이 콘택홀상부가 테이퍼지게 식각되어있고, 텅스텐 플러그(4)가 테이퍼진 콘택홀 상부를 제외하고 그 하부에만 형성되어있다.
상기와 같은 종래 반도체소자의 금속 배선 형성방법은 다음과 같은 문제가 있다.
01㎛이하의 서브마이크론 반도체소자의 다층 금속 배선 제조에서 0.2㎛이하의 콘택홀을 형성할 때 식각공정 마진이 감소하여 콘택홀 상부의 CD가 증가하는 문제가 발생한다.
이에 따라서 차후에 텅스텐플러그 상부에 형성되는 상부배선층의 오버랩 마진이 줄어들고 상부배선층 하부가 언더컷되는 문제가 발생하여서 콘택저항 및 EM과같은 소자의 신뢰성이 떨어지는 문제가 발생한다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 오버랩 마진을 증대시키고 신뢰성을 확보하면서 콘택홀 상부의 플러그의 손실을 줄이기에 알맞은 반도체소자의 금속 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래에 따른 반도체소자의 금속 배선 형성방법을 나타낸 공정단면도
도 2는 종래 공정 단계에 따른 콘택홀 상부의 CD 증가율을 나타낸 그래프
도 3은 종래의 콘택홀 상부의 CD 증가를 나타낸 사진
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체소자의 금속 배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
41 : 실리콘기판 42 : 하부배선층
43 : 층간절연막 44 : 하드마스크
45 : 감광막 46 : 텅스텐막
46a : 텅스텐 플러그 47 : 상부배선층
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 금속 배선 형성방법은 기판의 일영역에 일정폭을 갖는 하부배선층을 형성하는 공정, 상기 하부배선층의 일영역이 드러나도록 상기 기판상에 콘택홀을 갖는 층간절연막과 하드마스크를 차례로 적층 형성하는 공정, 상기 콘택홀을 연속으로 1차, 2차 세정하는 공정, 상기 콘택홀을 포함한 상기 하드마스크상에 도전층을 형성하는 공정, 상기 도전층과 상기 하드마스크를 동시에 제거하여 상기 콘택홀 상부에 콘택플러그를 형성하는 공정, 상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 상부배선층을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 금속 배선 형성방법에 대하여 설명하면 다음과 같다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체소자의 금속 배선 형성방법을 나타낸 공정단면도이다.
본 발명 반도체소자의 금속 배선 형성방법은 도 4a에 도시한 바와 같이 실리콘기판(41)의 일영역에 하부배선층(42)을 형성한다.
그리고 하부배선층(42)을 포함한 실리콘기판(41)상에 1000~30000Å의 두께를갖도록 층간절연막(43)을 형성한다.
이때 층간절연막(43)은 BPSG(Boron Phosphorus Silicate Glass), HDP(High Density Plasma) SiO2 또는 유전상수가 작은 PTFE, HOSP, SILK, FLARE 또는 HSQ(Hydrogen Silsesquioxan)막으로 형성할 수 있다.
이후에 층간절연막(43)상에 에치 베리어막으로 사용되는 하드마스크(44)를 500~5000Å의 두께를 갖도록 증착한다.
이때 하드마스크(44)는 폴리실리콘이나 실리콘 옥시 나이트라이드(SION)나 티타늄 나이트라이드(TiN)나, 텅스텐나이트라이드(WN)를 사용한다.
그리고 하드마스크(44)상에 감광막(45)을 도포하고 노광 및 현상공정으로 하부배선층(42)상측의 하드마스크(44)가 드러나게 선택적으로 감광막(45)을 패터닝한다.
다음에 도 4b에 도시한 바와 같이 패터닝된 감광막(45)을 마스크로 하드마스크(44)와 층간절연막(43)을 차례로 식각해서 하부배선층(42)이 드러나게 콘택홀을 형성한다. 이때 콘택홀은 0.20㎛이하의 딥(deep) 콘택홀이다.
그리고 도 4c에 도시한 바와 같이 콘택홀을 습식 세정을 실시한다. 이때 습식 세정은 BOE나 HF의 불소계 용액을 사용한다.
이에 의해서 콘택홀 측면의 층간절연막(43)이 일부 식각되고, 이때 하드마스크(44)는 식각되지 않는다. 즉, 하드마스크(44) 아래의 층간절연막(43)의 측면만 식가된다.
다음에 도 4d에 도시한 바와 같이 습식세정후에 연속으로 콘택홀을 RF세정한다. 이에 의해서 콘택홀 상부의 층간절연막(43) 즉, 하드마스크(44) 하부의 층간절연막(43) 상부가 약간 언더컷된다.
그러나 이때 습식세정과 RF세정시 콘택홀 상,하부의 폭은 거의 동일하다.
그리고 콘택홀 및 하드마스크(44)상에 텅스텐막(46)을 3000~10000Å의 두께를 갖도록 증착한다.
이때 텅스텐막(46)을 증착하기 전에 베리어 메탈층으로 티타늄 나이트라이드(TiN), 티타늄(Ti), 탄탈륨 나이트라이드(TaN), 탄탈늄(Ta), 티타늄 텅스텐(TiW)을 하나만 혹은 다층으로 형성할 수 있다.
그리고 텅스텐막(46) 대신 알루미늄이나 구리를 증착할 수도 있다.
이후에 도 4e에 도시한 바와 같이 에치백으로 텅스텐막(46)과 하드마스크(44)를 동시에(일련의 공정으로) 제거하여 콘택홀내에 텅스텐 플러그(46a)를 형성한다.
상기와 같은 공정에 의해서 콘택홀 상부의 CD의 손실을 줄일 수 있다.
이후에 텅스텐 플러그(46a)와 콘택되도록 상부배선층(47)을 형성한다.
이때 에치백 대신에 화학적 기계적 연마공정을 이용할 수도 있다.
상기와 같은 본 발명 반도체소자의 금속 배선 형성방법은 다음과 같은 효과가 있다.
콘택홀내에 형성되는 텅스텐플러그의 상부가 손상되는 것을 방지해서 콘택홀 상부의 CD가 증가하는 것을 막을 수 있다.
이에 의해서 차후에 상부배선층의 오버랩 마진을 확보하여서 소자의 신뢰성(EM) 및 수율을 증대시킬 수 있다.

Claims (5)

  1. 기판의 일영역에 일정폭을 갖는 하부배선층을 형성하는 공정,
    상기 하부배선층의 일영역이 드러나도록 상기 기판상에 콘택홀을 갖는 층간절연막과 하드마스크를 차례로 적층 형성하는 공정,
    상기 콘택홀을 연속으로 1차, 2차 세정하는 공정,
    상기 콘택홀을 포함한 상기 하드마스크상에 도전층을 형성하는 공정,
    상기 도전층과 상기 하드마스크를 동시에 제거하여 상기 콘택홀 상부에 콘택플러그를 형성하는 공정,
    상기 콘택플러그 및 그에 인접한 상기 층간절연막상에 상부배선층을 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 1차, 2차 세정공정은 각각 습식 세정과 RF세정인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 2 항에 있어서, 상기 습식세정은 BOE나 HF를 사용하여 진행함을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 하드마스크는 폴리실리콘이나, SiON이나 TiN이나 WN를 사용함을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 도전층과 상기 하드마스크의 제거는 에치백이나 화학적 기계적 연마공정으로 진행함을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020000086706A 2000-12-30 2000-12-30 반도체소자의 금속 배선 형성방법 KR20020058593A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000086706A KR20020058593A (ko) 2000-12-30 2000-12-30 반도체소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000086706A KR20020058593A (ko) 2000-12-30 2000-12-30 반도체소자의 금속 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20020058593A true KR20020058593A (ko) 2002-07-12

Family

ID=27689686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000086706A KR20020058593A (ko) 2000-12-30 2000-12-30 반도체소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20020058593A (ko)

Similar Documents

Publication Publication Date Title
JP4105023B2 (ja) 低誘電率絶縁膜を利用したデュアルダマシン配線の形成方法
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
TW200522203A (en) Method for fabricating semiconductor device
US7772112B2 (en) Method of manufacturing a semiconductor device
KR100342639B1 (ko) 반도체 구조물의 제조 방법
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
KR20020058593A (ko) 반도체소자의 금속 배선 형성방법
KR20010059539A (ko) 반도체 소자의 금속배선 형성방법
KR100578117B1 (ko) 반도체 장치의 배선 형성 방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR100321141B1 (ko) 반도체장치의제조방법
KR100598246B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR20040048042A (ko) 반도체 소자의 제조 방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100342976B1 (ko) 반도체소자의금속배선및그형성방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR101035644B1 (ko) 반도체 소자의 제조방법
KR20020054683A (ko) 반도체 소자의 제조 방법
KR20020048274A (ko) 반도체 소자의 플러그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination