KR20020058142A - 4 전극 플라즈마 디스플레이 패널의 구동방법 - Google Patents

4 전극 플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20020058142A
KR20020058142A KR1020000085367A KR20000085367A KR20020058142A KR 20020058142 A KR20020058142 A KR 20020058142A KR 1020000085367 A KR1020000085367 A KR 1020000085367A KR 20000085367 A KR20000085367 A KR 20000085367A KR 20020058142 A KR20020058142 A KR 20020058142A
Authority
KR
South Korea
Prior art keywords
electrode
discharge
sustain
scan
electrodes
Prior art date
Application number
KR1020000085367A
Other languages
English (en)
Inventor
김환유
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000085367A priority Critical patent/KR20020058142A/ko
Publication of KR20020058142A publication Critical patent/KR20020058142A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers

Abstract

본 발명은 효율이 높은 롱갭방전을 발생시 전극 사이의 거리에 따른 방전의 불안정을 없애고자 한 4 전극 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것이다.
본 발명의 4 전극 플라즈마 디스플레이 패널은 데이터가 공급되는 어드레스전극과, 어드레스 전극과 직교되는 한쌍의 서스테인전극과, 서스테인 전극쌍사이에 위치하여 다수의 전극이 망형태로 접속된 펜스구조의 스캔전극을 구비한다.
본 발명에 따른 4전극 플라즈마 디스플레이 패널에 의하면 스캔전극을 3개의 버스전극이 연결된 펜스구조로 구현하여 어드레스 전극과의 방전시 방전셀 내부의 전면에 걸친 방전의 발생으로 다음 스텝의 서스테인 방전시 전압 인하의 효과를 기대할 수 있다. 또한 버스전극의 펜스구조를 블랙메트릭스화 함으로써 컨트러스트 향상 방안을 얻을 수 있게 되고, 전극 사이의 거리에 따른 방전의 불안정을 없앨 수 있게 된다.

Description

4 전극 플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel with Four Electrodes}
본 발명은 플라즈마 디스플레이의 장치에 관한 것으로, 특히 4전극을 사용하는 플라즈마 디스플레이 장치와 구동방법에 관한 것이다.
정보처리 시스템의 발전과 보급 증가에 따라 시각정보 전달 수단으로 디스플레이 장치의 중요성이 증대되고 있다. 특히 종래 CRT(Cathod Ray Tube)는 사이즈가 크고 동작전압이 높으며 표시 일그러짐이 발생하는 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세가 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면디스플레이의 연구가 활발히 진행 중이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"이라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막 (16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층 (22), 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 방전셀은 도 2에 도시된 바와 같이 매트릭스로 형태로 배치된다. 도 2에서 방전셀(1)은 주사/서스테인전극 라인(Y1 내지 Ym), 공통서스테인전극라인(Z) 및 어드레스전극라인(X1 내지 Xn)의 교차부에 마련된다. 주사/서스테인전극라인 (Y1 내지 Ym)은 순차적으로 구동되고, 공통서스테인전극라인(Z)은 공통적으로 구동된다. 어드레스 전극라인들(X1 내지 Xn)은 기수번째 라인들과 우수번째 라인들로 분할되어 구동된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256계조로 화상이 표시되는 경우 각 방전셀(1)에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 도 3에 도시된 바와 같이 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다. 각 서브 필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간 및 서스테인기간으로 분할하고, 그 서스테인기간에 1:2:4:8:…:128의 비율로 가중치를 부여하게 된다. 여기서, 리셋기간은 방전셀을 초기화하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 리셋 기산과 어드레스기간은 각 서브필드 기간에 동일하게 할당된다.
도 4를 참조하면, 종래의 PDP 구동방법에 따라 임의의 서브필드 기간동안 도 2에 도시된 PDP에 공급되는 구동파형도가 도시되어 있다. 우선, 도시하지 않은 리셋기간에서 주사/서스테인 전극라인들(Y1 내지 Ym)과 공통서스테인 전극라인들(X1 내지 Xn)에 공통적으로 라이팅펄스를 공급하여 모든 방전셀들에서 방전이 발생되게 함으로써 모든 방전셀들을 초기화하게 된다. 이러한 리셋기간에 이어 어드레스기간에서는 주사/서스테인 전극라인들(Y1 내지 Ym)에 순차적으로 주사펄스(SP)를 공급함과 아울러 그 주사펄스(SP)에 동기되는 데이터펄스(DP)를 어드레스전극라인들 (X1 내지 Xn)에 공급함으로써 선택적인 어드레스방전이 발새되게 한다. 이어서, 방전유지기간에서 주사/서스테인 전극라인들(Y1 내지 Ym)과 공통유지 전극라인들 (X1 내지 Xn)에 교번적으로 유지펄스(SUSP)를 교번적으로 공급함으로써 상기 어드레스 방전이 발생된 방전셀들어세 방전이 소정의 기간동안 유지되게 한다.
그런데, 종래의 3 전극 PDP에서는 서스테인방전을 일으키는 주사/서스테인전극(5)과 공통서스테인전극(8) 간의 서스테인방전이 방전셀의 중앙부에서만 일어나기 때문에 방전셀의 공간을 충분히 활용하지 못했다. 이에 따라, 방전셀의 휘도는 낮아지고 발광효율을 저하되는 문제점이 있었다. 이러한 문제점을 해결하는 방안으로 서스테인방전을 일으키는 주사/서스테인전극(5)과 공통서스테인전극(8)을 방전셀의 양쪽 경계부에 설치하거나 방전전극의 폭을 넓게 하고 있다. 하지만 주사/서스테인전극(5)과 공통서스테인전극(8)의 간격이 멀어지면 방전전압이 높아지고 방전전극의 폭을 넓게하면 방전전류도 함께 증가하여 전력 소모량이 많아지는 단점이 잇다.
이와 같은 문제점을 해결하기 위해 도 5와 같이 5 전극 교류 면방전형 PDP가 개발되어 상용화되고 있다.
도 5는 5 전극 교류 면방전형 PDP를 나타내는 사시도이다.
도 5를 참조하면, 5 전극 PDP의 방전셀은 상부기판(50) 상에 주사/서스테인전극(45)과, 공통서스테인전극(58)과, 스캔전극(40) 및 트리거전극(66)들을 구비하고 하부기판(55) 상에는 어드레스전극(60)을 구비한다. 스캔전극(40) 및 트리거전극 (66)은 투명전극(44A,66A)과 버스전극(48B,64B)으로 구성된다. 주사/서스테인전극 (45)과 공통서스테인전극(58) 사이에 스캔전극(40) 및 트리거전극(66)이 좁은 간격으로 평행하게 배치되고, 이 전극들(45,40,66,58)이 형성된 상부기판(50)에는 상부 유전층(51)과 보호층(52)이 적층된다. 상부 유전층(51)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층(52)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(51)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층(52)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(60)이 형성된 하부기판(55) 상에는 하부 유전층(64), 격벽(53)이 형성되며, 하부 유전층 (64)과 격벽(53) 표면에는 형광체층(62)이 도포된다. 어드레스전극(60)은 주사/서스테인전극(45)과, 공통서스테인전극(58)과 스캔전극(40) 및 트리거전극(66)들과 교차되는 방향으로 형성된다. 격벽(53)은 어드레스전극(60)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(620은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판(50/55)과 격벽(53) 사이에 마련된 방전공간(62)에는 가스방전을 위한 불활성 가스가 주입된다.
빛이 방출되는 과정을 간략히 설명하면, 먼저 패널의 모든 방전셀들을 초기화하기 위해서 모든 방전셀들의 내부에 배치된 주사/서스테인전극(45)이나 스캔전극(40) 및 트리거전극(66)중의 하나에 리셋펄스가 공급되어 리셋방전이 일어난다. 리셋방전시에는 방전셀 별로 벽전항들이 생성되어 뒤어어지는 어드레스방전에 필요한 방전전압을 낮추게 된다. 그 다음 주사/서스테인전극(45)에 주사펄스가 공급되고, 이에 동기되어 어드레스전극(60)에 데이터 펄스가 인가됨으로써 두 전극 간에 어드레스 방전이 일어나 상/하부 유전층(50,55)에 벽전하가 형성된다. 어드레스방전에 의해 선택된 방전셀들에서는 주사/서스테인전극(45)과 공통서스테인전극(58)사이에 설치된 스캔전극(40) 및 트리거전극(66)이 서스테인 기간 중에 교류 펄스전압인 트리거 펄스전압에 응답하여 보조방전을 일으킨다. 보조방전이 일어난 직후,주사/서스테인전극(45)과 공통서스테인전극(58)에는 서스테인펄스가 공급된다. 그러면 주사/서스테인전극(45)과 공통서스테인전극(58)은 보조방전에 의해 방전셀 내에 축적된 벽전하와 서스테인 펄스에 의한 전압차에 의해 셀 내의 중앙부에서 방전을 일으킬 수 있게 된다. 이러한 서스테인방전은 서스테인펄스와 트리거펄스에 의해 연속적으로 발생되게 된다.
도 6은 도 5에서 도시된 5전극 PDP의 전극 구조를 나타낸 단면도이고, 도 7은 도 5에서 도시된 5전극 PDP의 전극 배치를 나타낸 도면이다.
도 6 내지 도 7을 참조하면, 먼저 5 전극 PDP의 방전셀은 상부기판(50) 상에 주사/서스테인전극(45)과, 공통서스테인전극(58)과, 스캔전극(40)과, 트리거전극 (66)을 구비하고 하부기판(55) 상에는 어드레스전극(60)을 구비한다. 스캔전극 (40) 및 트리거전극(66)은 투명전극(48A, 64A)과 버스전극(48B,64B)으로 구성된다. 주사/서스테인전극(45)과 공통서스테인전극(58) 사이에 스캔전극(40) 및 트리거전극(66)이 좁은 간격으로 평해하게 배치되고, 이 전극들(45,40,66,58)이 형성된 상부기판(50)에는 도시되지 않은 상부 유전층과 보호층이 적층된다. 상부 유전층에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호층은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호층으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극 (60)이 형성된 하부기판(55) 상에는 도시되지 않은 유전층 및 격벽이 형성되며, 하부 유전층과 격벽 포면에는 도시되지 않은 형광체층이 도포된다. 어드레스전극 (60)은 주사/서스테인전극(45)과, 공통서스테인전극(58)과, 스캔전극 (40) 및 트리거전극(66)들과 교차되는 방향으로 형성된다. 격벽은 어드레스전극(60)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광선이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판(50,55)과 격벽 사이에 마련된 방전공간(24)에는 가스방전을 위한 불활성 가스가 주입된다.
이와 같이 5 전극 교류 면방전 PDP구조는 방전 효율을 높이기 위해 상판의 서스테인전극을 폭이 좁은 두개로 전극으로 분할한 것이다. 이러한 구조에서 전극수가 5개나 됨으로써 전극면적은 줄어듬으로 인해 전극에 충방전 전류가 줄어들고 또한 하전입자들이 먼 거리를 이동함으로써 방전효율이 높아지게 된다. 그러나 유지 전극 폭이 작아지기 때문에 어드레스시 데이터 방전전압이 높아지게 되는 문제점이 있게 된다.
따라서, 본 발명의 목적은 데이터가 공급되는 상기 어드레스전극과, 어드레스 전극과 직교되는 한쌍의 서스테인전극과, 서스테인 전극쌍사이에 위치하여 다수의 전극이 망형태로 접속된 펜스구조의 스캔전극을 갖는 4 전극 구조로 구성되게 하여, 종래의 5전극을 갖는 PDP의 데이터 방전전압보다 낮은 방전전압을 갖도록 한 PDP의 4 전극 패널 및 그의 구동방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 전극 배치도.
도 3은 도 1에 도시된 방전셀의 서브필드 구동방법을 설명하기 위한 프레임 구성도.
도 4는 도 1에 도시된 방전셀의 구동파형도.
도 5는 종래의 5전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 6은 도 5에 도시된 플라즈마 디스플레이 패널의 단면도.
도 7은 도 5에 도시된 플라즈마 디스플레이 패널의 전극배치도.
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 기본 셀 구조를 도시한 사시도.
도 9는 도 8에 도시된 플라즈마 디스플레이 패널의 단면도.
도 10는 도 8에 도시된 플라즈마 디스플레이 패널의 구동방법에서의 구동파형도.
도 11는 도 8에 도시된 플라즈마 디스플레이 패널의 방전셀 영역의 확대도.
도 12는 본 발명에 의한 방전 메카니즘을 도시한 도면.
도 13는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널 구동방법에서의 구동파형도.
도 14는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동방법에서의 구동파형도.
도 15는 도 14에 도시된 패널에서의 방전메카니즘을 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 50 : 상부기판 12Y, Ys, 45, 46 : 주사/서스테인전극
12Z, Zs, 58, 59 : 공통서스테인 전극 14 : 상부 유전층
16 : 보호막 18, 55 : 하부기판
20X, X, 60, 63 : 어드레스 전극 22, 64 : 하부 유전층
24, 61, 71 : 격벽 26, 62 : 형광체
1 : 방전셀 30 : PDP
34A, 36A, 44A, 48A, 52A, 54A, 57A, 64A : 투명전극
34B, 36B, 44B, 48B, 52B, 54B, 57B, 64B : 버스전극
34C, 36C, 52C, 54C : 패드전극 88 : 스캔전극
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 데이터가 공급되는 상기 어드레스전극과, 어드레스 전극과 직교되는 한쌍의 서스테인전극과, 서스테인 전극쌍사이에 위치하여 다수의 전극이 망형태로 접속된 펜스구조의 스캔전극을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 8 내지 도 14를 참조하여 상세하게 설명하기로 한다.
도 8을 참조하면, 본 발명에 의한 고효율 PDP의 기본 셀 구조가 도시되어 있다. 도 8에서는 전면 기판과 배면기판으로 이루어지되, 상기 전면 기판의 배면에는 전체화면의 각 수평표시라인에 대응하는 복수개의 주사/서스테인극전극(Y1,Y2), 공통서스테인전극(Z1,Z2) 및 그 사이에 형성되고 3 개의 버스전극이 연결되고 펜스구조인 스캔전극(S1,S2)이 구비되고, 상기 배면 기판의 상면에는 전체 화면의 각 수직라인에 대응하고 전체 화면의 각 수직라인에 대응하고 상기 주사/서스테인전극, 공통서스테인전극 및 스캔전극과는 소정 공간을 사이에 두고 직교하며, 그 각각은 서로 평행하게 배열되는 복수개의 어드레스 전극(A1~A5)으로 구성된다. 주사/서스테인전극(Y2) 및 공통서스테인전극(Z1)의 폭은 400㎛로 형성된다. 또한, 주사/서그테인 전극(Y2)과 공통서스테인전극(Z2)은 800㎛의 간격으로 형성된다.
도 9는 본 발명에 의한 4 전극 플라즈마 디스플레이 장치중 하나의 셀을 나타낸 단면도이다. 이는 한 방전셀내의 모든 전극구조을 보여주기 위하여 하부기판에 대하여 상부기판을 90 °회전시켜 도시한 것이다.
이를 참조하면, 4 전극 플라즈마 디스플레이 패널에는 유리기판으로 된 전면기판과 배면기판이 일정한 간격을 두고 합착된 구조로 되어 있고, 상기 전면기판의 배면에는 전체화면의 각 수평표시라인에 대응하고 교대로 하나씩 상호 평행하게 배열된 주사/서스테인전극(46), 공통서스테인전극(59) 및 그 사이에 형성되는 스캔전극(88)이 형성되어 있고, 상기 배면 기판의 상면에는 상기 전극들과 소정 공간을 사이에 두고 직교하고 상호 평행하게 배열된 어드레스전극(63)으로 구성된다.
또한, 주사/서스테인전극(46), 공통서스테인전극(59) 및 스캔전극(88)이 형성된 전면기판과 상기 어드레스전극이 형성된 배면기판사이를 격벽(71)으로 차폐시킨 방전영역이 형성된다. 상기 격벽에 의해 차폐된 공간에는 페닝기체(PENNING GAS)가 봉입되고, 상기 방전영역에서 페닝가스의 전리에 의해 생성되는 자외선에 반응하여 형광되도록 한 형광체(62)가 상기 배면 기판의 상면과 격벽에 도포되어 있다.
도 10을 참조하면, 본 발명에 따른 기본 구동파형이 도시 되어 있다. 4 전극 플라즈마 디스플레이 패널의 구동방법은 리셋기간과, 어드레스기간과, 서스테인기간으로 이루어진다. 먼저 리셋기간에는 스캔전극에 음극성의 벽전하가 쌓이고, 주사/서스테인전극과 공통서스테인전극에 양극성의 벽전하가 쌓이도록 리셋펄스를 공통적으로 공급하여 리셋방전이 발생되게 함으로써 벽전하가 방전셀들의 내부에 오방전을 일으키지 않을 정도로 균일하게 잔류하게 한다. 이러한 리셋기간에 이어 어드레스기간에는 스캔펄스를 스캔전극에 공급함과 아울러 어드레스 전극에 데이터펄스를 공급함으로써 스캔전극과 어드레스전극과의 방전면적을 크게하여 저전압 및 고속의 안정된 어드레스 방전이 빌생하도록 한다. 이와 아울러 주사/서스테인 전극 및 공통서스테인 전극에는 스캔전극에 대해 높은 전압의 바이어스를 인가하여 어드레싱 방전시 서스테인 방전을 위한 음극성 벽전하를 형성한다. 이러한 어드레스 기간에 이어 서스테인기간에서는 주사/서스테인전극 및 스캔전극에 동위상의 서스테인펄스를 인가하고, 스캔전극 및 공통서스테인전극에 주사/서스테인전극 및 스캔전극에 인가되는 서스테인펄스와는 반대의 위상을 갖는 동 위상으 서스테인 펄스를 인가하여 주사/서스테인전극과 공통서스테인전극간 롱갭서스테인방전을 용이하게 하면서 방전전압을 낮춘다. 즉, 효율이 높은 롱갭방전을 발생시 전극사이의 거리에 따른 방전의 불안정을 없애고자 스캔전극을 어드레스 방전뿐만 아니라, 롱갭방전의 씨드 방전으로 사용하게 된다.
도 10을 각 시간에서의 방전 동작에 대한 것으로 설명해보면, T1일 때는 어드레스 방전이 A1과 스캔 1에 의해서 발생된다. 이때 스캔 1이 펜스구조를 지날때 A1과의 방전영역이 셀 전체로 넓게 일어날 확률이 높다. 이는 방전의 안정성을 추구하고, 서스테인 전압을 낮추는 효과를 기대할 수 있게된다. T2일 때는 서스테인을 시작하는 구간이고, T3 시는 서스테인 구간을 나타낸다.
도 11을 참조하면, 도 8에 도시된 방전셀을 도시한 것이다. 이는 스캔전극이 3개의 버스전극으로 연결된 펜스구조의 형태를 나타낸다. 스캔전극의 폭을 두껍게 하기 위해 각 버스전극의 간격을 넓힘으로써 어드레스 방전시 방전영역을 확대시킬 수 있음을 나타내려 하였다.
도 12를 참조하면, T1과 T2구간에서의 방전발생 상태를 도시하였다. 도 12a에서는 스캔과 공통서스테인(이하 "Z" 라 함)전극에서 유지방전이 발생하고 이 방전을 시드(SEED)로 하여 주사/서스테인( 이하 "Y"라 함)전극과 Z전극에서 롱갭방전이 발생하도록 유도한다. 즉, Y와 스캔전극이 같은 (+)극성, Z전극이 (-)극성을 갖게하여 방전이 1번에서 2번으로 확대되도록 한다. T2구간에서는 T1구간의 역으로 Y와 스캔전극사이에서 유지방전이 발생하고, 이 방전을 시드(SEED)로 하여 Y와 Z전극에서 롱갭방전이 일어나도록 한다.
도 13에서는 본 발명의 제 1 실시예에 따른 구동파형도가 도시되어 있다. 도 12에서 시드(SEED)방전으로 동작하도록 한 Z와 스캔사이의 초기 방전이 일어날 때 스캔펄스가 Y와 동일한 시간에서 인가시는 방전이 스캔과 Z사이에서 국한될 가능성도 있다. 이것을 방지하기 위하여, 시드방전 시간을 Z와 스캔전극에서 짧게 인가하여 시드방전으로서의 역할만 담당하고, 롱갭 방전으로 방전의 영역이 전 셀로 확대될 수 있도록 하여 준다. 즉, 도 13에서와 같이 시드방전이 T의 시간동안만 발생하고, T'시간에서는 Y와 Z전극사이에 롱갭 방전이 발생하도록 하는 것이다.
도 14를 참조하면, 도 13과 동일하지만 주사/서스테인전극(Y)과 공통서스테인전극(Z)의 서스테인펄스전압을 스캔전극보다 높게하여 롱갭서스테인방전을 일으키는 것을 도시하였다.
도 15을 참조하면, 스캔과 Z전극사이에 시드방전이 일어난 후 이 방전을 롱갭으로 이동시키기 위하여 스캔과 Z전극 방전후, 스캔보다 더 높은 전압을 Y전극에 인가하여 방전이 스캔과 Z전극에서, Y와 Z전극으로 확산되도록 하는 것이다.
상술한 바와 같이, 본 발명에 따른 4전극 플라즈마 디스플레이 패널에 의하면 스캔전극을 3개의 버스전극이 연결된 펜스구조로 구현하여 어드레스 전극과의 방전시 방전셀 내부의 전면에 걸친 방전의 발생으로, 다음 스텝의 서스테인 방전시 전압 인하의 효과를 기대할 수 있다. 또한 버스전극의 펜스구조를 블랙메트릭스화 함으로써 컨트러스트 향상 방안을 얻을 수 있게 된다.

Claims (5)

  1. 데이터가 공급되는 상기 어드레스전극과,
    상기 어드레스 전극과 직교되는 한쌍의 서스테인전극과,
    상기 서스테인 전극쌍사이에 위치하여 다수의 전극이 망형태로 접속된 펜스구조의 스캔전극을 구비한 4전극 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    스캔전극과 어드레스 전극사이의 발광을 차광하기 위한 블랙 매트릭스를 추가로 구비한 것을 특징으로 하는 4전극 플라즈마 디스플레이 패널.
  3. 데이터가 공급되는 상기 어드레스전극과,
    상기 어드레스 전극과 직교되는 한쌍의 서스테인전극과,
    상기 서스테인 전극쌍사이에 위치하여 다수의 전극이 망형태로 접속된 펜스구조의 스캔전극을 구비한 4전극 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 어드레스전극과, 스캔전극에 동시에 펄스를 공급하여 상기 패널에서 표시셀을 선택하기 위한 어드레싱 방전을 일으키는 어드레싱 방전단계와,
    상기 선택된 표시셀의 방전이 유지되도록 상기 서스테인전극쌍에 펄스를 공급하여 유지방전을 일으키는 유지방전단계를 포함하는 것을 특징으로 하는 4전극 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3 항에 있어서,
    상기 유지방전단계는 상기 주사/서스테인전극 및 스캔전극에 동일한 위상의 펄스를 공급하고,
    상기 공통서스테인전극 및 스캔전극에 반대위상의 펄스를 인가하는 것을 특징으로 하는 4전극 플라즈마 디스플레이 패널의 구동방법.
  5. 제 3 항에 있어서,
    상기 서스테인전극쌍에 공급되는 펄스전압을 상기 스캔전극에 인가되는 펄스전압의 크기보다 크게 하는 것을 특징으로 하는 4전극 플라즈마 디스플레이 패널의 구동방법.
KR1020000085367A 2000-12-29 2000-12-29 4 전극 플라즈마 디스플레이 패널의 구동방법 KR20020058142A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085367A KR20020058142A (ko) 2000-12-29 2000-12-29 4 전극 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085367A KR20020058142A (ko) 2000-12-29 2000-12-29 4 전극 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20020058142A true KR20020058142A (ko) 2002-07-12

Family

ID=27688587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085367A KR20020058142A (ko) 2000-12-29 2000-12-29 4 전극 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20020058142A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333636A (ja) * 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
KR19990016068A (ko) * 1997-08-13 1999-03-05 전주범 피디피(ｐｄｐ)의 4전극 구동장치
JP2000113822A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 表示用放電管の駆動方法
KR20000059281A (ko) * 1999-03-02 2000-10-05 김순택 보조 전극을 갖는 플라즈마 표시 패널 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333636A (ja) * 1997-03-31 1998-12-18 Mitsubishi Electric Corp プラズマディスプレイパネル
KR19990016068A (ko) * 1997-08-13 1999-03-05 전주범 피디피(ｐｄｐ)의 4전극 구동장치
JP2000113822A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 表示用放電管の駆動方法
KR20000059281A (ko) * 1999-03-02 2000-10-05 김순택 보조 전극을 갖는 플라즈마 표시 패널 및 그 구동 방법

Similar Documents

Publication Publication Date Title
JP3303134B2 (ja) プラズマディスプレーパネルとその駆動装置及び方法
JP4357463B2 (ja) プラズマディスプレーパネル
JP3727868B2 (ja) プラズマディスプレーパネルとその駆動方法及び装置
JP2005141257A (ja) プラズマディスプレーパネルの駆動方法
JP2001243882A (ja) プラズマディスプレーパネルとその駆動方法
US7227513B2 (en) Plasma display and driving method thereof
JPH11272232A (ja) プラズマディスプレイパネル及びそれを利用した装置
KR100421487B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3594953B2 (ja) プラズマディスプレイパネル及びその駆動方法
KR100330031B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020058142A (ko) 4 전극 플라즈마 디스플레이 패널의 구동방법
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100323972B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100336608B1 (ko) 플라즈마 디스플레이 패널과 그 구동장치 및 방법
KR100764760B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020064100A (ko) 플라즈마 디스플레이 패널
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010104080A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020004767A (ko) 5전극 플라즈마 디스플레이 패널의 구동방법
KR20020077724A (ko) 플라즈마 디스플레이의 구동방법
KR20030014884A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20020040261A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application