KR20020057802A - 반사형 ｌｃｄ 용 샘플 및 홀드 컬럼 버퍼 - Google Patents

반사형 ｌｃｄ 용 샘플 및 홀드 컬럼 버퍼 Download PDF

Info

Publication number
KR20020057802A
KR20020057802A KR1020017015224A KR20017015224A KR20020057802A KR 20020057802 A KR20020057802 A KR 20020057802A KR 1020017015224 A KR1020017015224 A KR 1020017015224A KR 20017015224 A KR20017015224 A KR 20017015224A KR 20020057802 A KR20020057802 A KR 20020057802A
Authority
KR
South Korea
Prior art keywords
rlcd
digital
column
processing system
current
Prior art date
Application number
KR1020017015224A
Other languages
English (en)
Inventor
루시안 아르. 알부
페테르 요트. 얀센
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20020057802A publication Critical patent/KR20020057802A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 잡음 및 전력 소모를 줄이기 위해 펄스로 된 전압 소스 대신, 펄스로 된 전류 소스를 사용하는 반사형(reflective) LCD(RLCD)에서 이미지를 생성하는 시스템에 관한 것이다. 전류는 전류 출력을 구비한 복수의 RAM-구동된 적분 DACs(IDAC)에 의해 공급된다. 각 IDAC는 복수의 연산 트랜스컨덕턴스 증폭기(OTA: operational transconductance amplifiers) 중의 하나와 연계하여 복수의 RLCD 컬럼(columns)을 하나 이상 구동한다. RLCD의 고유의 컬럼 커패시턴스에 의한 인가된 전류의 시간-적분은 컬럼 커패시턴스에 제어된 전압 램프(ramp)를 생성한다. 각 RAM 내의 룩-업-테이블(Look-Up-Table)은 전류값의 시간-미분과 대응하는 8 비트의 디지털 값을 복수 지닌다.

Description

반사형 ＬＣＤ 용 샘플 및 홀드 컬럼 버퍼{SAMPLE AND HOLD COLUMN BUFFER FOR REFLECTIVE LCD}
m개의 수평 로우와 n개의 수직 컬럼으로 된 매트릭스를 갖는 RLCD에서, 각 m-n 교차점은 셀이나 화상 소자(픽셀)를 형성한다. 셀의 양단에 7.5 볼트(v)와 같은 전기적 전위차를 인가함으로써, 픽셀로 하여금 입사광 편광 벡터 방위를 바꾸게 하는 위상 변화가 셀 사이트의 결정 구조 안에서 발생하는데, 그로 인해 광이 전자-광학 시스템으로부터 방출되는 것을 차단한다. 픽셀에 걸린 전압을 제거하는 것은 픽셀 구조 내의 액정으로 하여금 초기의 "밝은" 상태로 되돌아 가게 한다. 인가된 전압 레벨의 변동은 밝은 부분과 어두운 부분의 구역(dark limits) 사이에 복수의 서로 다른 그레이 음영을 생성한다.
RLCD가 구동 회로에 제공하는 로드(load)는 개개의 픽셀 용량과 컬럼 라인의합산으로 가장 잘 표현되는데, 이는 1024개의 로우를 갖는 RLCD의 개개의 컬럼에 대해 12 피코파라드(pF: picofarads)가 될 수 있다. 이러한 로드는 상기 컬럼 640개로 된 군(group)에 대해 7.68 나노파라드(nanofarads)(ηF)가 된다.
개개의 컬럼에서, 비교기와 트랙-및-홀드 트랜스퍼 게이트(track-and-hold transfer gate)는 컬럼 용량이, 특정 그레이 스케일(grayscale)을 생성하는데 필요한 미리 결정된 전압 레벨로 충전되었을 때, 개개의 컬럼 전압이 상승하는 것을 즉시 차단시키기 위해 채택된다. 각 컬럼이, 전역(global) 전압 램프(ramp)를 따라 고유의 레벨에서 종료할 때, 각 개별 컬럼에 대해 개별적인 펄스 길이 변조 신호(separate pulse-length modulating signal)가 생성된다.
미리 결정된 로우(row) 시간 구간의 끝에서, 컬럼 전압은 정해진 기준 전압으로 방전되며, 상기 절차는 그 다음 로우에 대해서 반복된다. 방전 중에, 높은 순간 전류 스파이크가 일어날 수도 있다. 1024개의 로우가 모두 7.5 v로 충전되었다고 가정하면, 대략 30 나노초(ηs) 이내의 전류 방전은 대략 2 암페어(A)의 피크 전류를 생성할 것이다. 이러한 과정은 LCD의 m개 로우 모두에 대해 반복되어 하나의 단일 프레임(frame)을 이룬다. 상기 프레임 활동의 반복은 디스플레이 된 정보에 대해 지속적인 업데이트를 하게 해주는데, 리프레시(refresh) 속도는 비디오 디스플레이에 대해 전형적으로 60 Hz이다. 상기 과정을 더 잘 인식하기 위해서는, 본 명세서에 참조로 병합된, 질레트(Gillette) 등의 미국 특허 번호 제 4,766,430호를 리뷰하는 것이 유익할 것이다.
방금 설명한 타입의, 종래의 고전류 스위칭 회로가 갖는 주된 단점은 RLCD의용량성 로드에 인가된 어떠한 고속의 전압 변화라도 예를 들면, 2 암페어의 매우 높은 순간 전류 스파이크를 생성한다는 것인데, 이는 이어서, 인근 픽셀 내에 전하 결합 에러를 발생시킨다. 덧붙여, 그러한 고전류 스위칭 디바이스는 적분 회로 안에 쉽게 구성될 수가 없다.
따라서, 순간 컬럼 스위칭 전류 및 관련 크로스토크(crosstalk) 간섭을 줄이게 되는, 기존의 전압-구동 RLCD 컬럼 드라이버 회로의 개량이 필요함이 증명되었다.
본 발명은 청구항 1의 전제부(precharacterizing part)에 명기한 이미지 처리 시스템에 관한 것이다.
본 발명은 추가로, 청구항 13에 명기한 반사형 LCD(RLCD: reflective LCD)에 관한 것이다.
본 발명은 추가로, RLCD에서 이미지를 생성하는 방법에 관한 것이다.
도 1은 아날로그 여기(excitation) 전압을 생성하는 종래의 제어 회로를 도시한 도면.
도 2는 본 발명에 따라 제작된 RLCD 컬럼의 아날로그 전류 여기 경로를 위한 제어 회로의 예시적 실시예를 도시한 도면.
도 3은 본 발명의 RLCD 컬럼에 인가된 전압의 파형(waveforms)을 묘사한 도면.
본 발명의 목적은 순간 컬럼 스위칭 전류 및 관련 크로스토크 간섭이 감소된 이미지 처리 시스템을 제공하는 것이다.
이러한 목적은 청구항 1에 명기된 본 발명에 따른 이미지 처리 시스템에 의해서 성취된다.
본 발명은 전압 펄스가 아닌 전류 펄스를 출력하는 적분 디지털-아날로그 변환기(IDAC: Integrating Digital-to-Analog Converter)로부터 이미지를 RLCD 안에서 생성하는 시스템을 제공한다. 복수의 저전류 연산 트랜스컨덕턴스 증폭기(OTAs: Operational transconductance amplifiers)와 직렬인 IDAC 출력은 RLCD 컬럼의 고유 용량에 의해 적분되고 필터링되어, 그로 인해 잡음 및 전력 소모를 줄인다. 상기 IDAC는 임의 액세스 메모리(RAM: Random Access Memory) 내에서 룩-업-테이블(Look-Up-Table)(LUT)에 의해서 구동되는데, 이는 구동 전류의 8 비트 시간-미분 디지털 값을 저장하는데 사용된다.
본 발명에 따른 이미지 처리 시스템의 추가적인 유리한 실시예는 종속 청구항에 명기된다.
본 발명의 추가의 목적은 순간 컬럼 스위칭 전류 및 관련 크로스토크 간섭이 감소된 RLCD를 제공하는 것이다.
이러한 목적은 청구항 13에 명기된 본 발명에 따른 RLCD에 의해 이루어진다.
본 발명에 따른 RLCD의 추가적 유리한 실시예는 종속 청구항에 명기된다.
본 발명의 추가적 목적은 순간 컬럼 스위칭 전류 및 관련 크로스토크 간섭이 감소된 RLCD에서 이미지를 생성하는 방법을 제공하는 것이다.
이러한 목적은 청구항 17에 명기된 본 발명에 따른 RLCD에서 이미지를 생성하는 방법에 의해 성취된다.
본 발명의 이러한 그리고 다른 양상은 다음에 설명되는 실시예로부터 자명해지고 상기 실시예를 참조하여 명료해질 것이다.
도 1은 선행 기술의 아날로그 전압 여기를 생성하는 종래의 제어 회로(10)를 도시한다. 본 발명이 상기 회로(10)의 특정 소자를 포함하기 때문에, 상기 회로의 작동에 대한 상세한 리뷰는 본 발명의 내용을 이해하는데 도움을 줄 것이다.
아날로그 여기 전압은 도시되지 않은 정밀 클록(clock)으로써 트리거된 카운터(12)로 시작하여 디지털 방식으로 생성된 조그만 전압 단계로 이루어진 시 계열(a timed series)을 포함한다. 카운터(12)의 출력은, 본 예에서 256개의 순차적 디지털 값을 갖는데, 컬럼 여기 전압 파형의 미리 결정된 단계를 나타내는 복수의 디지털 데이터 값이 저장된 RAM(14)의 LUT에 대한 주소를 제공한다. 각 디지털 데이터 값은 13 비트, 즉 8192개의 값이 가능한 분해능(resolution)을 가진다. 이러한 디지털 데이터 값은 디지털-아날로그 변환기(DAC)(16)의 입력에 순차적으로 제공되는데, 상기 디지털-아날로그 변환기는 복수의 컬럼 드라이버(18) 중 하나 이상에 인가된 아날로그 전압의 불연속(discrete) 단계로 상기 디지털 데이터 값을 변형한다.
이러한 제어된 여기 전압은 RLCD의 복수의 컬럼(20) 중 하나 이상에 충전 소스를 제공한다. 본 예에서, 대표적(representative) RLCD의 1280개의 컬럼 중 640개의 컬럼은 단일 컬럼 드라이버(18)에 의해 제공된다.
개개의 컬럼 전압이 상승하면서, 상기 전압 상승의 종료 시간에 대응하는 미리 결정된 디지털 카운터 값은 데이터 버퍼(22)에 의해 디지털 비교기(24)의 일 입력으로서 각 컬럼에 제공된다. 비교기(24)의 다른 입력으로, 카운터(12)로부터 동일한 출력 값이 제공되면, 비교기(24)는 컬럼 트랜스퍼 게이트(26)의 출력이 폐쇄되게 래치(latch)하게 할 것이며, 그로 인해 전하 전류가 각 컬럼 커패시턴스(28)로 들어가는 것을 정지시킨다. 이어서, 픽셀은 잔여 프레임 시간 구간 동안 디스플레이된다. 다른 컬럼은 그것 고유의 미리 결정된 값에 도달할 때까지 충전을 계속할 것이며, 상기 고유의 미리 결정된 값에 도달하면 턴 오프되고, 픽셀은 잔여 프레임 시간 동안 디스플레이된다.
충전 및 디스플레이 시간의 마지막에, 플라이트 백 모드(flight back mode)가 입력되는데, 이로써 고 전류 스위칭 디바이스는 대략 50 나노초 내에 미리 결정된 기준 레벨로 컬럼 용량을 다시 재빨리 방전시킬 것이다. 이러한 디바이스에서 전류는 상기 방전 작동 중에 2 암페어에 도달할 수 있다. 대표적 RLCD 디바이스는 1280개의 컬럼 및 1024개의 로우로 된 구조를 가지며, 픽셀 커패시턴스와 컬럼 사이에 위치한 패널에 집적된 픽셀 스위치(on-panel integrated pixel switch)를 구비하는데, 상기 스위치는 로우 전압 신호에 의해 제어된다.
도 2는 본 발명에 따라 제작된 복수의 RLCD 컬럼(20)의 아날로그 전류 여기 경로를 위한 제어 회로(30)의 예시적 실시예를 도시한다. 제어 회로(30)는 실리콘 다이(silicon die) 상에 컬러당 8 비트로 1280개의 컬럼 및 1024개의 로우 RLCD와 같은 고해상도 디스플레이 상에 이미지를 생성하는데 필요한 여기 신호를 생성한다. 60 Hz의 리프레시 속도로, 각 프레임은 지속 기간이 대략 5 밀리초이며, 이는 프레임 당 3색을 제공하며, 대략 5 마이크로초의 로우 활동 지속 기간을 제공한다.
회로(10)에서와 같이, 카운터(12)는 도시되지 않은 정밀 클록에 의해 트리거된다. 카운터(12)의 출력은, 본 예에서 256개의 순차적 디지털 값을 가지는데, RAM모듈(32) 내에 위치한 LUT에 주소를 제공한다. 그러나, 회로(30)에서, 회로(10)와는 다르게, 복수의 저장된 디지털 데이터 값 각각은 컬럼 여기 전류 파형의 단계의 시간 도함수를 나타내며, 각 값은 많아야 8 비트, 즉 256개의 값이 가능한 분해능을 가진다. 복수의 디지털 데이터 값 각각은 IDAC(34)의 입력에 순차적으로 제공되는데, 상기 IDAC(34)는 상기 디지털 값을 적분하고 복수의 OTA(36)의 입력에 아날로그 출력 전류를 제공한다. 복수의 OTA(36)의 각각은 RLCD의 단일 컬럼 커패시턴스(28)와 직렬로 되어 있다.
회로(10)에서와 같이, 회로(30)의 컬럼 커패시턴스(28)가 미리 결정된 값으로 충전되었을 때, 데이터 버퍼(22) 안의 미리 결정된 카운터 값에 이르게 되며, 복수의 컬럼 비교기(24)의 각각은 복수의 컬럼 OTA(36)의 각 관련된 것의 출력으로 하여금 트라이-스테이트(tri-state) 또는 고출력 임피던스 상태로 스위칭하게 할 것이며, 그로 인해 그 컬럼 커패시턴스(28)로의 전하 전류를 차단한다. 이어서, 픽셀이 잔여 프레임 시간 동안 디스플레이된다.
다른 컬럼들은 그것들 고유의 미리 결정된 값에 도달할 때까지 충전을 계속할 것이며, 상기 고유의 미리 결정된 값에 도달하면, 트라이-스테이트 모드로 스위칭될 것이다. 비록 이러한 고임피던스 상태가 OTA(36)의 체계 내에 포함되어 있지만, 명확하게 하기 위해, 개방(open) 스위치(38)로서 회로(30) 안에 제공되어 있다. 충전 및 디스플레이 시간의 마지막에는, 플라이트 백 모드가 입력되는데, 이로써 외부의 고전류 MOS 스위칭 디바이스는 대략 50 나노초 내에 컬럼 커패시턴스를 미리 결정된 기준 레벨로 다시 재빨리 방전시킨다.
디지털 비교기(24)가 컬럼 커패시턴스(28) 상의 실제 전압이 아닌, 카운터(12)의 출력으로부터 나온 업스트림 디지털 신호의 비교에 기초하여 OTA(36)의 출력을 트라이-스테이트시키므로, 출력 시 보정을 요하는 에러가 발생할 수 있다. 그러한 에러를 보상하기 위해, 도시되지 않은 저전력 피드백 회로는 각 컬러에 대해 기준 전압과 실제의 결과성 피크 컬럼 전압을 비교해서, 제어 회로(30)에 자동-스케일링(auto-scaling) 보정 신호를 제공하여 컬럼 전압에 소규모 조정을 제공한다. 덧붙여, 라인 기간(line period)의 끝에서, 각 컬럼 아날로그 전압 값은 다음 싸이클에서 교정 용도로 사용하기 위해 샘플링되어 저장된다. 각각의 값은 다음 프레임 동안에 그것의 대응하는 컬럼에 초기 기준 전압을 제공할 것이다.
제어 회로(30)는 조그만 칩 영역을 갖는 회로를 사용하는데, 이는 전압 출력을 갖는 종래의 회로에 사용되는 더 큰 구성품보다는 고밀도로 집적된 회로 칩에 구현하는 데에 더 적합하다. 게다가, 드라이버 회로를 오직 저전류 성능의 전류 소스로만 한정함으로써, 고전류 스파이크와 관계있는 인접 픽셀로의 잡음 관통(feed-through)이 최소화된다.
도 3은 회로(30)의 RLCD 컬럼에 인가된 전압에 대한 대표적 파형을 도시한다. 회로(30)의 OTA(36)이 제공한 제어된 저전류는 컬럼 커패시턴스(28)에 의해 적분되어 컬럼(20)에 제어된 전압 상승을 생성하게 되고, 잡음성 순간 전류 스파이크의 생성을 피하게 된다. 파형(40)은 완전한 로우 시간 동안 컬럼 커패시턴스(28)로 인가되는 전하 전류로부터 비롯되는 전형적인 인가된 램프 전압 파형을 나타낸다. 파형(42)은 충전되고 있는 OTA(36)에 인가된 래칭 신호를 도시하며, 파형(44)은 파형(42)과 관련된 컬럼 상의 전압에 대한 결과성 포락선(envelope)을 예시한다. 파형(42)이 일정한 진폭의 전류 펄스인 반면, 인가된 충전 전류의 실제 파형은 다양한 파형 중 어느 것이라도 될 수 있으며, RAM 모듈(32) 내의 LUT에 의해 독점적으로 제어된다. 파형(42) 상의 위치(46)에서 자동-교정(auto-calibration)이 발생하며, 파형(42)의 위치(48)에서 컬럼 방전이 발생한다.
전술한 설명에서 보아, 당업자에게는 본 발명의 대안적 실시예에 대한 다수의 변경이 자명할 것이다. 따라서, 본 설명은 오직 예시를 위한 것으로, 당업자에게 본 발명을 수행하는 최고의 방법(mode)을 훈시하기 위한 것으로 해석되어야 한다. 구조에 대한 상세 사항은 본 발명의 사상을 실질적으로 벗어남이 없이 다양해질 수 있으며, 청구항의 범위 내에 있는 모든 변경에 대해서는 독점적 사용이 유보되어 있다.
상술한 바와 같이, 본 발명은 이미지 처리 시스템 및 반사형 LCD 등에 이용된다.

Claims (18)

  1. RLCD를 위한 이미지 처리 시스템으로서,
    디지털 값을 생성하기 위한 디지털 데이터 생성 수단과,
    상기 디지털 값에 응하여 복수의 수직 컬럼(vertical columns) 중 하나 이상을 구동하기 위한 수단과,
    복수의 수직 컬럼 및 복수의 수평 로우(horizontal rows)로 구성된 RLCD 디바이스와,
    RLCD 컬럼 선택 수단과,
    RLCD 로우 선택 수단과,
    로우 시간(row time)의 끝에서 복수의 수직 컬럼 각 하나의 컬럼에서의 전압을 기준 전압으로 되돌리기 위한 방전 수단과,
    컬러 전압 레벨을 조정하기 위한 교정(calibration) 수단을
    포함하며,
    복수의 수직 컬럼 중 하나 이상을 구동하기 위한 상기 수단은 상기 디지털 값에 응하여 아날로그 전류 출력을 제공하는 복수의 적분 디지털-아날로그 변환기(IDAC)를 포함하고, 상기 적분 디지털-아날로그 변환기 전류 출력은 복수의 상기 수직 컬럼 중의 상기 하나 이상을 구동하는 것을 특징으로 하는, 이미지 처리 시스템.
  2. 제 1 항에 있어서, 상기 디지털 데이터 생성 수단은,
    상기 RLCD에서 복수의 전류 레벨 중 서로 다른(different) 하나와 대응하는 복수의 시간-미분 디지털 값을 저장하기 위한 LUT를 구비한 RAM(32)과,
    상기 RAM(32)에 주소를 제공하기 위한 디지털 카운터(12)를
    포함하는, 이미지 처리 시스템.
  3. 제 2 항에 있어서, 상기 LUT는 많아야 각 8비트 길이의 2진 단어를 갖는 256개의 디지털 값으로 구성되는, 이미지 처리 시스템.
  4. 제 2 항에 있어서, 상기 LUT는 많아야 각 6비트 길이의 2진 단어를 갖는 256개의 디지털 값으로 구성되는, 이미지 처리 시스템.
  5. 제 2 항에 있어서, 상기 RLCD 디바이스의 구조는 1280개의 컬럼(20)과 1024개의 로우로 구성되는, 이미지 처리 시스템.
  6. 제 1 항에 있어서, 상기 IDAC(34) 출력 전류는 640개를 초과하지 않는 복수의 수직 RLCD 컬럼(20) 중 하나 이상을 구동하는, 이미지 처리 시스템.
  7. 제 1 항에 있어서, 상기 컬럼 선택 수단은 복수의 OTA(36)로 구성되며, 상기 복수의 OTA(36)의 각각은 상기 복수의 컬럼(20)의 각각의 하나와 직렬로 연결되어있는, 이미지 처리 시스템.
  8. 제 7 항에 있어서, OTA(36) 도통(conduction)은 로우 시간 기간의 시작 시에 시작하여, 래치(latching) 입력 신호에 응해서 끝나는, 이미지 처리 시스템.
  9. 제 8 항에 있어서, 상기 래치 신호는 디지털 카운터(12) 출력 값과, 상기 복수의 컬럼(20) 중 특정한 하나에 대해 원하는 픽셀 전압과 대응하는 저장된 카운터 데이터 값 간의 디지털 비교의 결과로서 생성되는, 이미지 처리 시스템.
  10. 제 1 항에 있어서, 상기 컬럼 선택 수단은 상기 RLCD 컬럼 전압으로 하여금, 상기 고유의 컬럼 커패시턴스(28) 상에 인가된 전류의 용량성 충전 작용을 통해 제어된 방식으로 미리 결정된 레벨로 단조롭게 증가하게 하는, 이미지 처리 시스템.
  11. 제 1 항에 있어서, 상기 방전 수단은 외부의 MOS 스위치인, 이미지 처리 시스템.
  12. 제 1 항에 있어서, 상기 교정 수단은,
    샘플링된 컬럼 전압을 미리 결정된 기준 전압 레벨과 비교하기 위한 아날로그 비교기와,
    상기 보정된 컬럼 전압을 조정하여 게속 유지하기 위한 보정 수단을
    포함하는, 이미지 처리 시스템.
  13. 복수의 픽셀 위치 중 각기 서로 다른 곳에서 집적된 로우 스위치와,
    복수의 수직 컬럼 및 복수의 수평 로우로 구성된 매트릭스 구조와,
    컬럼 선택 수단과,
    로우 선택 수단을
    포함하는 RLCD 디바이스로서,
    상기 컬럼 선택 수단은 논리 입력 신호에 응하여 복수의 컬럼 중 각기 서로 다른 것으로 전류 흐름을 시작하여 끝내도록 배열되는 것을 특징으로 하는, RLCD 디바이스.
  14. 제 13 항에 있어서, 상기 매트릭스 구조는 1280개의 컬럼(20) 및 1024개의 로우로 구성되는, RLCD 디바이스.
  15. 제 13 항에 있어서, 상기 컬럼 선택 수단은 집적된 OTA(36)를 포함하는, RLCD 디바이스.
  16. 제 13 항에 있어서, 상기 로우 선택 수단은 상기 로우 스위치에 인가된 디지털 입력 신호를 포함하는, RLCD 디바이스.
  17. RLCD에서 이미지를 생성하기 위한 방법으로서,
    a) LUT에서 복수의 디지털 값 중 첫번째 것을 취하는 단계와,
    b) 상기 디지털 값의 시간-적분 단계와,
    c) 상기 디지털 값을 아날로그 전류 값으로 변환시키는 단계와,
    d) 상기 아날로그 전류 값의 시간-적분 단계와,
    e) 미리 결정된 종료(terminating) 디지털 카운터(12) 값에 도달할 때까지 상기 LUT 내의 상기 복수의 디지털 값 중 서로 다른 것에 대해 a-d 단계를 반복하는 단계를
    포함하는, RLCD에서의 이미지 생성 방법.
  18. 제 17 항에 있어서,
    상기 LUT 내에 저장된 상기 복수의 디지털 값은 상기 RLCD의 고유의 컬럼 커패시턴스(28)와 함께 적분될 때 단조롭게 증가하는 전압 램프를 생성하는데 요구되는 복수의 전류값의 시간-미분 값인, RLCD에서의 이미지 생성 방법.
KR1020017015224A 2000-03-29 2001-03-19 반사형 ｌｃｄ 용 샘플 및 홀드 컬럼 버퍼 KR20020057802A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/537,824 US6496173B1 (en) 2000-03-29 2000-03-29 RLCD transconductance sample and hold column buffer
US09/537,824 2000-03-29
PCT/EP2001/002998 WO2001073742A1 (en) 2000-03-29 2001-03-19 Sample and hold column buffer for reflective lcd

Publications (1)

Publication Number Publication Date
KR20020057802A true KR20020057802A (ko) 2002-07-12

Family

ID=24144256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015224A KR20020057802A (ko) 2000-03-29 2001-03-19 반사형 ｌｃｄ 용 샘플 및 홀드 컬럼 버퍼

Country Status (6)

Country Link
US (1) US6496173B1 (ko)
EP (1) EP1279158A1 (ko)
JP (1) JP2003529103A (ko)
KR (1) KR20020057802A (ko)
CN (1) CN1381036A (ko)
WO (1) WO2001073742A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714758B2 (en) 2007-05-30 2010-05-11 Samsung Electronics Co., Ltd. Digital-to-analog converter and method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717564B2 (en) * 2000-03-29 2004-04-06 Koninklijke Philips Electronics N.V. RLCD transconductance sample and hold column buffer
US20020145584A1 (en) * 2001-04-06 2002-10-10 Waterman John Karl Liquid crystal display column capacitance charging with a current source
KR100840316B1 (ko) * 2001-11-26 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
US7289149B1 (en) 2002-03-29 2007-10-30 Sensata Technologies, Inc. Operational transconductance amplifier for high-speed, low-power imaging applications
CN110376269A (zh) * 2005-07-20 2019-10-25 安晟信医疗科技控股公司 确定输入信号持续时间的方法
WO2011088419A1 (en) * 2010-01-14 2011-07-21 Cypress Semiconductor Corporation Digital driving circuits, methods and systems for liquid crystal display devices
DE102012201596A1 (de) * 2012-02-03 2013-08-08 Robert Bosch Gmbh Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses
US11735085B1 (en) * 2022-04-15 2023-08-22 Ying-Neng Huang Output buffer capable of reducing power consumption of a display driver

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7903515A (nl) * 1979-05-04 1980-11-06 Philips Nv Modulatorschakeling voor een matrixweergeefinrichting.
US4766430A (en) 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US5006739A (en) 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
JP3018344B2 (ja) * 1989-04-21 2000-03-13 セイコーエプソン株式会社 アクティブマトリクス・パネルの駆動回路及びアクティブマトリクス・パネル
US4996530A (en) * 1989-11-27 1991-02-26 Hewlett-Packard Company Statistically based continuous autocalibration method and apparatus
WO1993004461A1 (en) * 1991-08-15 1993-03-04 Metheus Corporation High speed ramdac with reconfigurable color palette
GB2313223A (en) * 1996-05-17 1997-11-19 Sharp Kk Liquid crystal device
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100192429B1 (ko) * 1996-10-24 1999-06-15 구본준 액정표시소자의 구동장치
US6256010B1 (en) * 1997-06-30 2001-07-03 Industrial Technology Research Institute Dynamic correction of LCD gamma curve
JPH11288241A (ja) * 1998-04-02 1999-10-19 Hitachi Ltd ガンマ補正回路
US6288841B1 (en) * 1999-12-30 2001-09-11 National Science Council Optical mechanism for precisely controlling the angle of an incident light beam within a large incident angle range

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714758B2 (en) 2007-05-30 2010-05-11 Samsung Electronics Co., Ltd. Digital-to-analog converter and method thereof

Also Published As

Publication number Publication date
US6496173B1 (en) 2002-12-17
JP2003529103A (ja) 2003-09-30
WO2001073742A1 (en) 2001-10-04
CN1381036A (zh) 2002-11-20
EP1279158A1 (en) 2003-01-29

Similar Documents

Publication Publication Date Title
EP0597315B1 (en) Switched capacitor D/A converter
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6930665B2 (en) Display device for D/A conversion using load capacitances of two lines
US8780142B2 (en) Active matrix display devices and methods of driving the same
KR970067074A (ko) 표시 패널의 구동 방법 및 표시 장치
US5014048A (en) Matrix display systems
US5313222A (en) Select driver circuit for an LCD display
US6822644B1 (en) Method and circuit for driving capacitive load
US6271783B1 (en) Digital-to-analogue converters with multiple step movement
KR100545120B1 (ko) 디지털-아날로그 컨버터 및 그의 작동 방법
US8228317B2 (en) Active matrix array device
US6466189B1 (en) Digitally controlled current integrator for reflective liquid crystal displays
US11450293B2 (en) Phase modulator and phase modulation method for reflecting incident light at desired angle
JPH07281635A (ja) 表示装置
KR20020057802A (ko) 반사형 ｌｃｄ 용 샘플 및 홀드 컬럼 버퍼
US8077133B2 (en) Driving circuit
KR100462084B1 (ko) 매트릭스디스플레이의그레이스케일변조방법및장치
US6717564B2 (en) RLCD transconductance sample and hold column buffer
JP2000286707A (ja) デジタル−アナログ変換器およびこれを用いた液晶ディスプレイ装置
JP2000003160A (ja) 表示装置
JP2656465B2 (ja) マトリクス表示装置の駆動回路
KR20040089246A (ko) 선택적 주사에 의한 전계발광 디스플레이 패널의 구동방법 및 장치
JPH06124067A (ja) 表示装置用駆動装置及びその駆動回路及びｄ／ａ変換器
KR20010039024A (ko) 전계방출디스플레이(ｆｅｄ) 및 그 구동방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid