KR20010039024A - 전계방출디스플레이(ｆｅｄ) 및 그 구동방법 - Google Patents

Abstract

본 발명에 따른 전계방출 디스플레이는 구조상 게이트와 캐소드간에 큰 값의 캐패시턴스가 존재하고 모든 캐소드 라인에 연결된 전계방출 디스플레이의 게이트와 캐소드 간의 캐패시턴스는 병렬로 연결되어 있다. 본 발명에서는 전력소모를 줄이기 위해 전계방출 디스플레이의 화소와 게이트 라인 사이에 NMOS로 이루어진 스위칭 트랜지스터를 연결하여, 스위치의 제어단인 NMOS 트랜지스터의 게이트에 데이터 구동회로를 연결하고, 입력부분인 NMOS 트랜지스터의 드레인에 게이트 스캔 구동회로를 연결하여, 전계 방출 소자의 게이트라인과 데이터 라인의 캐패시턴스를 낮추어 게이트 구동회로와 데이터 구동회로의 전력소모를 줄이고 고속동작을 하도록 한다.

Description

전계방출디스플레이(ＦＥＤ) 및 그 구동방법{Field Emission Display and Driving Method thereof}

본 발명은 전계 방출 디스플레이(FED : Field Emission Display) 및 그 구동방법에 관한 것으로, 보다 구체적으로 말하자면, FED각각의 게이트와 게이트 라인 사이에 NMOS트랜지스터를 연결하고, 게이트 구동회로와 데이터 구동회로를 NMOS트랜지스터에 연결하여 고속 동작이 가능하고 전력소모를 줄이는 전계방출디스플레이 및 그 구동 방법에 관한 것이다.

일반적으로, FED의 구동방법은 각각의 화소를 제어하기 위해서 게이트 라인과 캐소드 라인을 직교하도록 배치하여 각 라인에 적정한 신호를 인가함으로써 교차하는 위치에 있는 화소를 개별적으로 선택하여 제어할 수 있는 방식인 매트릭스 방식을 사용한다. 이와 같이 매트릭스 방식은 스캔 구동회로와 데이터 구동회로가 필요하게 된다.

도 1은 기생 캐패시턴스 성분을 도시한 FED 팁의 단면도를 나타낸다. 여기서 가장 큰 캐패시턴스는 게이트와 캐소드간의 캐패시턴스인 Cgc이고 수천개의 팁이 모여서 한 개의 화소를 이룬다. 이때 화소당 Cgc 의 캐패시턴스는 1pF 정도가 된다.

도 1을 참조하면, 구조상 n X m 행렬 배열된 게이트와 캐소드간에 큰 값의 캐패시턴스가 존재하고, 모든 게이트라인(Row1, Row2, ..Rown)과 캐소드 라인(Col1, col2, col3,...Coln)에 연결된 전계방출 소자의 게이트와 캐소드 간의 캐패시턴스(Cgc)는 병렬로 연결되어 있다.

예로 들어 도 2의 FED 구동회로를 가진 전계방출디스플레이가 적용되는 경우를 나타내면 다음과 같다. 도 3은 일반적인 전압구동 방식을 설명하기 위한 전체 구동회로의 등가 회로를 나타내고 있다. FED 패널과 캐소드를 구동하는 PWM 방식의 데이터 구동회로(230)와 게이트 구동회로인 스캔구동회로(270)와, 이들 회로에 필요한 제어신호와 데이터를 보내고 외부의 비디오 및 PC장치(215)에 연결된 FED 제어기(210)로 구성되어 있다.

도 2에 있어서, 전계방출 디스플레이의 구조상 게이트와 캐소드간에 일정한 값의 캐패시턴스가 존재한다. 그리고 게이트 로오라인(Row1, Row2, ..Rown)과 캐소드 컬럼라인(Col1, Col2, ...Col N)에 연결된 전계방출디스플레이 혹은 전계방출소자의 게이트와 캐소드 간의 캐패시턴스(Cgc)는 병렬로 연결되어 있다. FED를 구동할 때 캐소드에 데이터를 인가하는 경우에 캐소드 데이터 구동회로(330)는 병렬로 연결된 모든 캐패시턴스를 충전-방전하면서 캐소드 라인(Col1, col2, col3,...Coln)에 전압을 인가한다. 이러한 인가된 캐패시턴스는 매우 큰 값이며 충전-방전시 큰 값의 전류가 필요하므로 소비전력이 크게 되며 구동회로의 동작속도가 저하되게 된다.

이 캐패시턴스를 충전-방전하는데 필요한 전력소모량의 산출식은 다음과 같다.

P_d= N·Cgc·V² _HVDD·f_clk.....(1)

여기서 N은 게이트 라인의 수이고, Cgc는 게이트와 캐소드 간의 캐패시턴스이고, V_HVDD는 캐소드에 인가되는 고전압이며, f_clk는 데이터 구동회로의 동작 주파수를 나타낸다.

상기한 전력 소모량의 산출식(1)에 의하면, 하나의 화소에 대한 일반적인 캐패시턴스(Cgc)값은 1pF 정도가 된다.

도 3은 도 2에 대한 전계방출소자의 전압구동방식을 예시한 등가회로도이며, 일반적인 전압구동 방식을 나타내고 있다.

160X120의 해상도를 갖는 FED는, 게이트 라인의 수가 120을 나타내고, 캐소드 라인의 수가 160 를 나타낸다. Color FED인 경우는 캐소드 라인의 수는 160X3인 480라인이 된다. 160X120의 해상도를 갖는 FED를 구동시 캐소드에 데이터를 인가하는 경우에 캐소드 구동회로는 120pF의 캐패시턴스를 충전-방전하면서 캐소드 라인에 전압을 인가한다. 이러한 캐패시턴스는 매우 큰 값이며 충전-방전시 큰 값의 전류가 필요하므로 소비전력이 크게 되며 구동회로의 동작속도가 저하되게 된다.

본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, FED 화소의 NMOS의 게이트에 게이트 구동회를 연결하고, 게이트 부분에 데이터를 인가하여 전계방출소자의 게이트와 캐소드 사이에 존재하는 캐패시턴스인 Cgc가 데이터 구동회로에 영향을 주지 않도록 하며, 데이터 구동회로에 연결되는 캐패시턴스를 줄여서 데이터 구동회로의 캐패시턴스를 충전,방전하는데 필요한 전력소모를 줄인다. 그리고, NMOS트랜지스터의 드레인에 게이트 구동회로를 연결하여 FED의 게이트와 캐소드 사이에 존재하는 캐패시턴스 Cgc가 데이터 구동회로에 영향을 주지 않도록 하여 데이터 구동회로가 캐패시턴스를 충전-방전하는데 필요한 전력소모를 줄이고, 데이터 구동회로에는 데이터가 인가된 화소에만 NMOS트랜지스터의 스위치가 온 상태를 유지하여 FED의 게이트가 연결되도록 하고, 게이트 구동회로의 출력부에 연결되는 캐패시턴스값Cgc을 낮추어 전력소모를 줄이고 고속동작을 하는 전계방출디스플레이 및 그 구동방법을 제공함에 그 목적이 있다.

도 1은 통상적인 기생 캐패시턴스 성분을 도시한 FED 팁의 단면을 나타낸 단면도,

도 2은 통상적인 전계방출 디스플레이의 경우의 기능블럭도,

도 3은 도 2에 대한 전계방출의 전압구동방식을 예시한 등가회로도,

도 4은 본 발명에 따라 전계방출디스플레이로 사용될 때의 구동방법을 제안한 FED 구동회로도,

도 5는 로오라인(Row1)에 고전압이 인가되고 캐소드 라인에 Vcathode라는 일정한 전압을 인가하는 구동회로의 등가 회로도.

＜ 도면의 주요부분에 대한 부호의 설명 ＞

410 : 제어기 430 : 데이터 구동회로

433 : 디모듈레이터 435 : 시프트 레지스터

470 : 스캔 구동회로 473 : 버퍼

475 : NMOS 트랜지스터

상기한 목적을 달성하기 위해 본 발명에 따르면, 전계 방출 디스플레이에 있어서, 데이터신호를 출력하는 캐소드 데이터 회로와,

FED화소의 게이트와 게이트라인 사이에 다수의 NMOS트랜지스터로 이루어지는 스위칭 수단을 구비하고, 이 NMOS트랜지스터의 입력부분인 드레인에 게이트 구동회로를 연결하고, 스위치의 제어단인 NMOS트랜지스터의 게이트에 데이터 구동회로를 연결하고, 상기 캐소드 데이터 회로로부터의 데이터신호에 의해 패널에 발광되는 전자량을 제어하는 게이트 스캔 구동회로와,

FED 화소의 게이트에 연결되며, FED 패널내에서 스캔 신호와 데이터를 인가하도록, 상기 데이터 회로로부터의 데이터신호 인가에 따라 스위칭전압을 전달하는 다수의 NMOS트랜지스터를 갖는 스위치를 포함한다.

또, 일정한 정전압을 인가하는 FED 캐소드, NMOS 트랜지스터의 드레인에 연결되어 FED게이트의 스캔펄스를 인가하는 FED 게이트 구동회로, 및 데이터를 인가하는 NMOS의 제어단을 포함한다

또한, 전계 방출 디스플레이의 구동 방법은, 전력소모를 줄이기 위해 FED 화소의 게이트에 연결된 NMOS의 제어단인 게이트에 데이터를 인가하여, 데이터 구동회로의 동작시, 데이터 라인과 게이트와 캐소드간에 존재하는 캐패시턴스(Cgc)에 영향을 받지 않도록 한다.

또 전계 방출 디스플레이의 구동 방법은 FED 캐소드에는 일정한 정전압을 인가하고, FED 게이트에는 연결된 NMOS 트랜지스터의 입력부분인 드레인에 게이트의 스캔펄스를 인가하고, NMOS트랜지스터의 제어단에는 데이터를 인가한다.

이하, 본 발명의 실시예에 대해 첨부된 도면를 참조하여 보다 상세히 설명한다.

전계방출소자를 구동하는 경우에 NMOS 트랜지스터의 입력부분인 드레인에 스캔펄스를 인가하는 NMOS트랜지스터의 제어단인 NMOS트랜지스터의 게이트에 데이터 구동회롤 연결하여 데이터가 인가되면, NMOS트랜지스터는 턴온 상태를 유지하고, 데이터가 인가되지 않으면, NMOS트랜지스터는 턴오프 상태를 유지한다.

또한 본 발명의 전계 방출 디스플레이를 예시한 도 4에 있어서, FED를 구동하는 경우에, 게이트 구동회로(470)에 연결된 로오라인(Row1)을 통하여 NMOS 트랜지스터의 입력부에는 스캔 펄스 인가되고, 전계방출 소자의 캐소드에 게이트 전압보다 낮은 정전압을 인가하거나 또는 접지를 한다. 이 상태에서 NMOS트랜지스터의 제어단인 NMOS의 게이트에 연결된 데이터 구동회로에 데이터가 인가되면 NMOS트랜지스터로 이루어진 스위치는 턴온 상태를 유지하고, 게이트 구동회로의 스캔펄스는 전계방출소자의 게이트에 인가된다.

데이터 구동 회로(430)는 패널의 각 데이터 라인에 연결되어 소정비트(예컨대 4비트)의 데이터 신호를 받아 구동된다. 이 데이터 신호는 비디오 장치(415)에서 기초된 비디오 신호가 된다. 데이터 구동회로(430)는 FED제어기(410)에서 출력되는 신호를 순차 전달하여 일시 저장하는 시프터 레지스터 및 래치(435)와, 디모듈레이터(433)를 구비한다.

게이트(스캔) 구동회로(470)는 FED제어기(410)로부터의 입력되는 제어신호를 받아 패널의 다수개의 게이트가 연결된 다수의 로오라인(Row1,Row2, Row3, ... Row n-1, Row n)을 구동한다. 이 게이트 스캔 구동회로(470)는 스캔 신호를 순차 출력한다.

게이트(스캔) 구동회로(470)는 데이터가 인가된 화소의 게이트에만 연결되므로, 게이트 구동회로(470)에 병렬로 연결된 캐패시턴스 값은 줄어들게 된다. 이 결과 이 캐패시턴스를 충전, 방전하는데 필요한 전력소모는 줄어들게 된다.

도 4에서 FED 게이트에 연결되는 스캔 구동회로(470)는 일정한 고전압으로 스캔을 하고, 데이터 구동회로(430)는 스위치 역활을 하는 NMOS트랜지스터의 게이트에 연결되어 데이터를 인가한다. 또, 데이터 구동회로(430)는 전계방출소자의 캐소드에 대하여 독립적이므로, FED의 캐소드와 게이트 사이의 캐패시턴스에 영향을 받지 않고 동작한다.

도 5는 도 4에서 데이터를 인가할 때의 캐패시턴스로 모델링된 전압구동방식을 예시한 회로도이며, 게이트 로오라인(Row1)에 고전압이 인가되고 데이터를 인가하는 경우에 대해서 전압구동 방법을 개략적으로 나타내고 있다.

도 5는 다수의 로오라인(Row1,Row2, Row3, ... Row n-1, Row n)에 게이트라인이 연결되어 스캔 신호를 순차 출력하는 스캔 구동 회로(570)와 연결된 도 4과의 등가회로임을 이해할 수있다. 이 구동회로(570)는 도 4의 회로에 의하여 작동되는 방법을 설명한다.

도 5는 로오라인(Row1)에 고전압이 인가되고 모든 캐소드 라인에는 Vcathode라는 일정한 전압을 인가한다. 컬럼 라인(Col1)에만 데이터가 인가되면 일정한 레벨의 고전압이 출력되고, 이 컬럼 라인(Col1)에 연결된 NMOS트랜지스터는 온 상태를 유지하고, 데이터가 인가되지 않은 나머지 컬럼라인(Col2,...Col N)은 오프상태를 유지한다.

도 5에서 나타낸 것과 같이 다수의 로오라인(Row1,Row2, Row3, ... Row n-1, Row n)이 선택되어 데이터가 인가되는 화소인 하나의 컬럼 라인(Col1)에만 게이트와 캐소드 사이의 캐패시턴스가 존재한다. 따라서 게이트 구동회로가 동작할 경우, 일반적으로는 NMOS트랜지스터의 캐패시턴스Cgc가 M개로 존재하는 반면, 본 발명은 데이터가 인가됨에 따라 캐패시턴스Cgc가 M개 이하로 되므로, 게이트 구동회로가 스캔파형의 전압을 게이트에 인가할 때, 캐패시턴스 Cgc를 충전-방전하는데 필요한 전력소모를 줄이게 된다. 이때 소모되는 전력소모(Pd)를 수식으로 나타내면 다음과 같다.

P_d= C_Dataline·V² _HVDD·f_clk

여기서 C_Dataline은 데이터 라인의 캐패시턴스이고 V_HVDD는 캐소드에 인가되는 고전압이며 f_clk는 데이터 구동회로의 동작 주파수를 나타낸다. 또한 충전-방전하는 캐패시턴스 C_Dataline는 수 pF 정도이므로 기존 방식에 비해서 전력소모를 줄일 수 있으며 충전-방전하는 캐패시턴스의 값이 값이 줄게되므로 고속동작을 하게 된다.

이상 설명한 바와 같은 본 발명에 의하면, 본 발명을 사용하면 기존의 방식에 비해서, 게이트 구동회로와 데이터 구동회로의 전력소모를 낮출 수 있고, 데이터 구동회로가 고속 동작이 가능하게 하므로 그레이 스캐일을 높일 수 있어 잔상 효과를 없앨 수 있다. 또한, 전압제어 방식을 하는 PWM(Pulse Width Modulation) 방식과 FRC(Frame Rate Control)방식 등과 같은 모든 전압제어 방식에 사용할 수 있다.

한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (4)

1. 전계 방출 디스플레이에 있어서,

   데이터신호를 출력하는 캐소드 데이터 회로와,

   상기 캐소드회로로 흐르는 전류량을 공급하면서 상기 데이터 회로로부터의 데이터신호에 의해 패널에 발광되는 전자량을 제어하는 게이트 스캔 구동회로와,

   상기 디스플레이의 화소와 게이트 라인 사이에 위치한 다수의 NMOS트랜지스터로 이루어진 스위칭 수단을 포함하며,

   상기 NMOS 트랜지스터의 게이트 부분에 상기 데이터 구동회로를 연결하고, 상기 스위칭 트랜지스터의 입력부분인 NMOS 트랜지스터의 드레인 부분에 게이트 스캔 구동회로를 연결함으로써, 전계 방출 소자의 게이트라인과 데이터 라인의 캐패시턴스를 낮추어 게이트 스캔 구동회로와 데이터 구동회로가 고속동작을 하도록 한 것을 특징으로 하는 전계 방출 디스플레이.
2. 제 1항에 있어서,

   일정한 정전압을 인가하는 FED 캐소드, NMOS 트랜지스터의 입력부분인 드레인에 연결되어 게이트의 스캔펄스를 인가하는 FED 게이트 구동회로, 및 스위치 역활을 하는 NMOS트랜지스터의 제어단인 NMOS트랜지스터의 게이트에 데이터 구동회로를 연결하는 것을 특징으로 하는 전계 방출 디스플레이.
3. 데이터신호를 순차적으로 출력하는 캐소드 데이터 회로와, 게이트 스캔 구동회로를 구비하고, FED 화소의 캐소드에 연결되는 다수의 NMOS트랜지스터를 갖는 스위치에 의하여 상기 데이터 회로로부터의 데이터신호 인가여부에 따라 기준전압을 전달하는 단계와,

   전력소모를 줄이기 위해 FED 화소의 게이트에 연결된 NMOS의 제어단에 데이터를 인가하여 데이터 라인과 게이트와 캐소드 사이에 존재하는 캐패시턴스(Cgc)를 데이터 라인과 분리한 후 데이터를 인가하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이의 구동 방법.
4. 제 3항에 있어서,

   FED 캐소드에는 일정한 정전압을 인가하고, FED 게이트에는 연결된 NMOS 트랜지스터의 입력부분인 드레인에 게이트의 스캔펄스를 인가하고, NMOS트랜지스터의 제어단에는 데이터를 인가하는 것을 특징으로 하는 전계 방출 디스플레이의 구동 방법.